CN111294017A - 低功耗时钟产生电路 - Google Patents

低功耗时钟产生电路 Download PDF

Info

Publication number
CN111294017A
CN111294017A CN202010198696.9A CN202010198696A CN111294017A CN 111294017 A CN111294017 A CN 111294017A CN 202010198696 A CN202010198696 A CN 202010198696A CN 111294017 A CN111294017 A CN 111294017A
Authority
CN
China
Prior art keywords
inverter
power consumption
input end
output end
clock generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010198696.9A
Other languages
English (en)
Inventor
黄志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inner Mongolia Xianhong Science Co ltd
Original Assignee
Inner Mongolia Xianhong Science Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inner Mongolia Xianhong Science Co ltd filed Critical Inner Mongolia Xianhong Science Co ltd
Priority to CN202010198696.9A priority Critical patent/CN111294017A/zh
Publication of CN111294017A publication Critical patent/CN111294017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种低功耗时钟产生电路，包括反相器I1、反相器I2、反相器I11、反相器I12、反相器I5、反相器I6、反相器I7、反相器I8，其中，所述反相器I1、反相器I2、反相器I11、反相器I12构成震荡环路，所述反相器I1的输出端分别连接所述反相器I2的输入端、反相器I6的输入端、反相器I5的输出端，所述反相器I2的输出端分别连接所述I7的输出端、所述反相器I11的输入端、所述反相器I8的输入端，所述反相器I11的输出端分别连接所述反相器I12的输入端、反相器I5的输入端、反相器I6的输出端，所述反相器I12的输出端分别连接所述反相器I1的输入端、反相器I7的输入端、反相器I8的输出端。相对于现有技术，本发明降低了时钟产生电路的功耗，能电源管理电路对功耗的要求。

Description

低功耗时钟产生电路
技术领域
本发明涉及时钟产生电路技术领域，尤其涉及一种低功耗时钟产生电路。
背景技术
在野外的工作环境中，通常需要对微弱电荷的采集并对相关电路模块进行充电，从而保证电路可以长期稳定的工作。其电源管理电路对功耗的要求及其苛刻，其工作电流需要工作在几十纳安电流以下。
而目前的时钟产生电路，功耗难以满足要求。
发明内容
本发明的主要目的在于提出一种低功耗时钟产生电路，旨在降低时钟产生电路的功耗。
为实现上述目的，本发明提供一种低功耗时钟产生电路，包括反相器I1、反相器I2、反相器I11、反相器I12、反相器I5、反相器I6、反相器I7、反相器I8，其中，所述反相器I1、反相器I2、反相器I11、反相器I12构成震荡环路，所述反相器I1的输出端分别连接所述反相器I2的输入端、反相器I6的输入端、反相器I5的输出端，所述反相器I2的输出端分别连接所述I7的输出端、所述反相器I11的输入端、所述反相器I8的输入端，所述反相器I11的输出端分别连接所述反相器I12的输入端、反相器I5的输入端、反相器I6的输出端，所述反相器I12的输出端分别连接所述反相器I1的输入端、反相器I7的输入端、反相器I8的输出端。
本发明进一步的技术方案是，每个反相器包括电阻R、PMOS管M1、NMOS管M2，其中，所述反相器的输入连接在所述PMOS管M1的栅极和NMOS管M2的栅极，所述电阻R连接在电源和所述PMOS管M1的源极之间，所述PMOS管M1的漏极和所述NMOS管M2的漏极连接在一起作为所述反相器的输出端，所述NMOS管M2的漏极连接地线。
本发明进一步的技术方案是，所述低功耗时钟产生电路采用级联的结构实现不同的周期信号。
本发明的有益效果是，本发明通过上述技术方案，相对于现有技术，降低了时钟产生电路的功耗，能电源管理电路对功耗的要求。
附图说明
图1是本发明低功耗时钟产生电路较佳实施例的电路结构示意图；
图2是本发明低功耗时钟产生电路较佳实施例反相器的电路结构示意图；
图3是本发明低功耗时钟产生电路较佳实施例的二级级联结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图1，图1是本发明低功耗时钟产生电路较佳实施例的电路结构示意图。
如图1所示，本实施例中，该低功耗时钟产生电路包括反相器I1、反相器I2、反相器I11、反相器I12、反相器I5、反相器I6、反相器I7、反相器I8。
其中，所述反相器I1、反相器I2、反相器I11、反相器I12构成震荡环路，所述反相器I1的输出端分别连接所述反相器I2的输入端、反相器I6的输入端、反相器I5的输出端，所述反相器I2的输出端分别连接所述I7的输出端、所述反相器I11的输入端、所述反相器I8的输入端，所述反相器I11的输出端分别连接所述反相器I12的输入端、反相器I5的输入端、反相器I6的输出端，所述反相器I12的输出端分别连接所述反相器I1的输入端、反相器I7的输入端、反相器I8的输出端。
其中，所述反相器I5和反相器I6使得A和A1电压相反，一个输出高电平，一个输出低电平，所述反相器I7和反相器I8迫使B和B1电压相反，一个输出高电平，一个输出低电平，而B的输出经过反相器I11和反相器I12，迫使B1的电压同B相同，从而形成周期性震荡。
如图2所示，为了满足低功耗的要求，本实施例中，每个反相器均采用将功耗的结构。
本实施例中，每个反相器包括电阻R、PMOS管M1、NMOS管M2，其中，所述反相器的输入连接在所述PMOS管M1的栅极和NMOS管M2的栅极，所述电阻R连接在电源和所述PMOS管M1的源极之间，所述PMOS管M1的漏极和所述NMOS管M2的漏极连接在一起作为所述反相器的输出端，所述NMOS管M2的漏极连接地线。
每个反相器的功耗决定系统的功耗，反相器的动态功耗如下式所示：
Pd＝Vdd*Vdd*Cload*f
其中，Vdd为电源电压，Cload为负载电容，f为工作频率。本结构在没改变外部电源电压的情况下，有效降低了反相器的工作电压。另外，当反相器的尖峰电流过大时，该高阻值产生式瞬间的压降：
△V＝△I×R
从而进一步降低反相器的电压，从而降低系统的功耗。
请参照图3，在其他实施例中，该低功耗时钟产生电路还可以采用级联的结构实现不同的周期信号，甚至还可以级联更多的级联方式，实现更长周期的时钟信号。
本发明的有益效果是，本发明通过上述技术方案，相对于现有技术，降低了时钟产生电路的功耗，能电源管理电路对功耗的要求。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (3)

1.一种低功耗时钟产生电路，其特征在于，包括反相器I1、反相器I2、反相器I11、反相器I12、反相器I5、反相器I6、反相器I7、反相器I8，其中，所述反相器I1、反相器I2、反相器I11、反相器I12构成震荡环路，所述反相器I1的输出端分别连接所述反相器I2的输入端、反相器I6的输入端、反相器I5的输出端，所述反相器I2的输出端分别连接所述I7的输出端、所述反相器I11的输入端、所述反相器I8的输入端，所述反相器I11的输出端分别连接所述反相器I12的输入端、反相器I5的输入端、反相器I6的输出端，所述反相器I12的输出端分别连接所述反相器I1的输入端、反相器I7的输入端、反相器I8的输出端。
2.根据权利要求1所述的低功耗时钟产生电路，其特征在于，每个反相器包括电阻R、PMOS管M1、NMOS管M2，其中，所述反相器的输入连接在所述PMOS管M1的栅极和NMOS管M2的栅极，所述电阻R连接在电源和所述PMOS管M1的源极之间，所述PMOS管M1的漏极和所述NMOS管M2的漏极连接在一起作为所述反相器的输出端，所述NMOS管M2的漏极连接地线。
3.根据权利要求1所述的低功耗时钟产生电路，其特征在于，所述低功耗时钟产生电路采用级联的结构实现不同的周期信号。
CN202010198696.9A 2020-03-20 2020-03-20 低功耗时钟产生电路 Pending CN111294017A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010198696.9A CN111294017A (zh) 2020-03-20 2020-03-20 低功耗时钟产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010198696.9A CN111294017A (zh) 2020-03-20 2020-03-20 低功耗时钟产生电路

Publications (1)

Publication Number Publication Date
CN111294017A true CN111294017A (zh) 2020-06-16

Family

ID=71029423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010198696.9A Pending CN111294017A (zh) 2020-03-20 2020-03-20 低功耗时钟产生电路

Country Status (1)

Country Link
CN (1) CN111294017A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206547080U (zh) * 2017-01-22 2017-10-10 广州芯世物信息科技有限公司 一种时钟产生模块
CN111367351A (zh) * 2020-03-19 2020-07-03 内蒙古显鸿科技股份有限公司 低功耗的电源管理电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206547080U (zh) * 2017-01-22 2017-10-10 广州芯世物信息科技有限公司 一种时钟产生模块
CN111367351A (zh) * 2020-03-19 2020-07-03 内蒙古显鸿科技股份有限公司 低功耗的电源管理电路

Similar Documents

Publication Publication Date Title
CN102349236B (zh) 电力闩锁
CN105471410A (zh) 具有低时钟功率的触发器
CN101257289A (zh) 一种低功耗双电容驰张型cmos振荡器
CN102097923B (zh) 一种具有零关断电流的驱动电路及其驱动方法
CN103825554A (zh) 晶体振荡器以及产生振荡信号的方法
CN110311562A (zh) 一种直流-直流变换器
CN102709883A (zh) 一种开关电源的欠压保护电路
CN210431389U (zh) 振荡电路和集成电路
CN101577537B (zh) 一种驰张振荡器
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN111294017A (zh) 低功耗时钟产生电路
CN106339025A (zh) 一种应用于物联网节点的低电压高精度带隙基准电路
CN112187253B (zh) 低功耗的强锁存结构电平转换器电路
CN112468136A (zh) 一种超低功耗驱动电路
CN115276615A (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
Ji et al. A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response
CN114640324A (zh) 一种低功耗周期脉冲产生电路
CN111367351A (zh) 低功耗的电源管理电路
CN108599745B (zh) 单电容占空比可控振荡器
CN202616756U (zh) 一种开关电源的欠压保护电路
CN217904390U (zh) 用于射频前端的负压产生电路和射频开关芯片
CN202748694U (zh) 一种实时时钟电路
KR101963581B1 (ko) 광대역 출력을 갖는 이완 발진기 회로 구조
CN204316485U (zh) 超低功耗的时钟系统
CN110380602A (zh) 一种基于软启动的直流-直流变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination