CN111277279B - 一种数据处理方法及装置 - Google Patents

一种数据处理方法及装置 Download PDF

Info

Publication number
CN111277279B
CN111277279B CN201811474907.6A CN201811474907A CN111277279B CN 111277279 B CN111277279 B CN 111277279B CN 201811474907 A CN201811474907 A CN 201811474907A CN 111277279 B CN111277279 B CN 111277279B
Authority
CN
China
Prior art keywords
predistortion
data sequence
data
control signal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474907.6A
Other languages
English (en)
Other versions
CN111277279A (zh
Inventor
刘欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811474907.6A priority Critical patent/CN111277279B/zh
Priority to PCT/CN2019/123081 priority patent/WO2020114435A1/zh
Publication of CN111277279A publication Critical patent/CN111277279A/zh
Application granted granted Critical
Publication of CN111277279B publication Critical patent/CN111277279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种数据处理装置，包括：第一滤波器单元，用于基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；以及用于停止对所述输入的数据序列的滤波处理；预失真计算单元，用于基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；第二滤波器单元，用于基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还用于停止对各个第一数据序列的滤波处理。

Description

一种数据处理方法及装置
技术领域
本申请涉及但不限于无线通信技术领域，尤其涉及一种数据处理方法及装置。
背景技术
随着无线通信技术的发展，为了提高通信性能，如何使功率放大器始终工作在线性状态成为行业热门问题。相关技术中，通过固定的一个非线性函数模型，对预失真电路的硬件进行固化，以使功率放大器工作在线性状态。
上述方式对预失真电路的硬件进行固化，仅能对固定通道输入的固定频带的数据序列进行预失真处理，也就是说，支持的通道数量和频带宽度是固定的，无法既实现对多通道输入的数据序列进行预失真处理，又实现在对单通道输入的数据序列进行预失真处理时提高数据序列的频带宽度。
发明内容
为解决现有存在的技术问题，本申请实施例提供一种数据处理方法及装置。
本申请实施例提供一种数据处理方法，所述方法包括：
控制单元，用于判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；
第一滤波器单元，用于响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；以及用于响应所述第二控制信号，停止对所述输入的数据序列的滤波处理；
预失真计算单元，用于基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；
第二滤波器单元，用于响应所述第一控制信号，基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还用于响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
上述方案中，所述装置还包括：
前路由单元，用于响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；还用于响应所述第二控制信号，接通承载数据序列的输入通道与所述预失真计算单元，以输出所述多路数据序列。
上述方案中，所述装置还包括：
合路器，用于对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
上述方案中，所述装置还包括：
后路由单元，用于响应所述第一控制信号，接通所述第二滤波器单元与输出通道，以输出所述第三数据序列；还用于响应所述第二控制信号，接通所述预失真计算单元与输出通道，以输出对应的第二数据序列。
上述方案中，所述装置还包括：
预失真函数系数计算单元，用于响应所述第一控制信号，向所述预失真计算单元输出所述第一预失真系数；还用于响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。
上述方案中，所述第一滤波器单元包括N个子滤波单元，所述预失真计算单元包括M个子计算单元；每个子滤波单元与每个子计算单元对应；
其中，N小于或等于M，N、M均为正整数。
本申请实施例提供一种数据处理方法，所述方法包括：
数据处理装置中的控制单元判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；
所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；还响应所述第二控制信号，停止对所述输入的数据序列的滤波处理；
所述数据处理装置中的预失真计算单元基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；
所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
上述方案中，所述方法还包括：
所述数据处理装置中的前路由单元响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；还响应所述第二控制信号，接通承载数据序列的输入通道与所述预失真计算单元，以输出所述多路数据序列。
上述方案中，所述方法还包括：
所述数据处理装置中的合路器对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
上述方案中，所述方法还包括：
所述数据处理装置中的后路由单元响应所述第一控制信号，接通所述第二滤波器单元与输出通道，输出所述第三数据序列；还响应所述第二控制信号，接通所述预失真计算单元与输出通道，输出对应的第二数据序列。
上述方案中，所述方法还包括：
所述数据处理装置中的预失真函数系数计算单元响应所述第一控制信号，向所述数据处理装置中的预失真计算单元输出所述第一预失真系数；还响应所述第二控制信号，向所述数据处理装置中的预失真计算单元输出所述第二预失真系数
本申请实施例提供的数据处理方法及装置，数据处理装置中的控制单元判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；还响应所述第二控制信号，停止对所述输入的数据序列的滤波处理；所述数据处理装置中的预失真计算单元基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还响应所述第二控制信号，停止对各个第一数据序列的滤波处理。本申请实施例提供的方案，当工作在第一模式时，通过所述数据处理装置中的第一滤波器单元、预失真计算单元、第二滤波器单元，实现对单通道输入的数据序列的预失真处理；当工作在第二模式时，通过预失真计算单元，实现对多通道输入的多路数据序列的预失真处理。采用本申请实施例的方案，既能实现对多通道输入的多路数据序列进行预失真处理，又能实现在对单通道输入的一路数据序列进行预失真处理时提高预失真处理的数据序列的频带宽度。
附图说明
图1为本申请实施例数据处理装置的组成结构示意图；
图2为本申请实施例数据处理系统的组成结构示意图；
图3为本申请实施例数字预失真处理模块的组成结构示意图一；
图4为本申请实施例数字预失真处理模块的组成结构示意图二；
图5为本申请实施例数据处理方法的具体实现流程示意图；
图6为本申请实施例数据处理方法的实现流程示意图一；
图7为本申请实施例数据处理方法的实现流程示意图二；
图8为本申请实施例数据处理装置的组成结构示意图。
具体实施方式
下面结合附图及实施例对本申请再作进一步详细的描述。
目前，随着无线通信技术的不断发展，当前所采用的通信制式信号的峰均比越来越大，而功率放大器(以下描述中简称功放)具有一定的非线性区域，高峰均比信号通过功放时更易使得功率放大器进入非线性状态。而功放的非线性状态会使得信号在带外引起频谱扩展，导致临道干扰和互调失真，在带内引起传输信号的失真，令误码率上升，最终造成通信性能的下降。
目前，为了使功放始终工作在线性状态，可以采用功率回退法，将输入功放的信号功率降低，令功功放始终工作在线性状态。但缺点一是找到满足要求的功放线性极限点比较困难；二是降低了功放的效率，增加成本；三是当功率回退到一定程度时，继续回退将不再改善功放的线性度。因此在线性度要求很高的场合，仅采用功率回退技术是不够的。
另外，还可以采用数字预失真(DPD，Digital Pre-Distortion)技术使功放始终工作在线性状态。具体地，对功放的输入信号和输出信号进行数据采集，通过分析采集数据进而分析功放的非线性数学模型，制作相应的DPD数字预失真电路。通信信号先通过DPD数字预失真电路，再进入功放时无需回退功率就可以减少功放在非线性区域运行时产生的失真，功放效率可以大幅度提升。但由于传统的DPD数字预失真电路一旦硬件固化，其能够支持的通道数量、功率放大器(PA，Power Amplifier)数量和频段宽度是固定的。而随着第五代移动通信技术(5G，5fifth Generation)的不断发展，无线运营商的通信网络呈现出多频段并存格局，采用传统数字预失真电路的DPD装置已经无法满足多通道DPD和宽频段DPD兼容的需求。
基于此，在本申请的各种实施例中，数据处理装置中的控制单元判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；还响应所述第二控制信号，停止对所述输入的数据序列的滤波处理；所述数据处理装置中的预失真计算单元基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
本申请实施例提供一种数据处理装置，如图1所示，该装置包括：
控制单元11，用于判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；
第一滤波器单元12，用于响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；还用于响应所述第二控制信号，停止对所述输入的数据序列的滤波处理；
预失真计算单元13，用于基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；
第二滤波器单元14，用于响应所述第一控制信号，基于所述输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还用于响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
其中，所述第一模式可以为单通道高频带模式，所述第二模式可以为多通道模式。在所述单通道高频带模式下，不仅能够对单通道输入的数据序列进行预失真处理，而且可以提高待预失真处理的数据序列的频带宽度；在所述多通道模式下，可以对多通道输入的数据序列进行预失真处理。
实际应用时，所述控制单元11可以由数字信号处理器(DSP，Digital SignalProcessor)、或现场可编程门阵列(FPGA，Field Programmable Gate Array)等处理器实现，这样，可以通过软件编程配置所述第一模式和第二模式。
这里，通过所述第一滤波器单元12，可以将单通道输入的1倍采样率的数据序列转换为N倍采样率的数据序列，从而可以提高数据序列的采样率，进而能够增加待预失真处理的数据序列的频带宽度。
对于N的取值，假设单通道输入的数据序列的采样率为Fs，奈奎斯特区间为[-Fs/2,Fs/2]，数据序列的带宽为B，频域范围为[-B/2，B/2]。通过N倍插值滤波器，对单通道输入的数据序列进行N倍插值处理后，2N+1阶频谱分量以N×Fs为周期在频域进行复制，如果保证在[-Fs/2，Fs/2]的奈奎斯特区间内没有第2N+1阶频谱分量的混叠，那么N必须满足的条件表达式如(1)所示：
Figure BDA0001891948290000071
将上述条件表达式进行变换后，得到表达式(2)。
Figure BDA0001891948290000072
其中，B为单通道输入的一路数据序列的带宽，Fs为单通道输入的一路数据序列的采样率。
需要说明的是，在硬件实现时，N值通常取满足表达式(2)的最小正整数，这样可以简化硬件设计，降低设备成本。
实际应用时，所述第一滤波器单元12包括多个子滤波单元，这样，可以通过多个子滤波单元对所述输入的数据序列分别进行滤波，得到多个分支的数据序列。预失真计算单元13可以包括多个子计算单元，通过相应的子计算单元对相应子滤波单元输出的数据序列进行预失真处理。
基于此，在一实施例中，所述第一滤波器单元12包括N个子滤波单元，每个子滤波器的系数可以不同；所述预失真计算单元13可以包括M个子计算单元；每个子滤波单元与每个子计算单元对应；其中，N小于或等于M，N、M均为正整数。
具体地，在所述第一模式下，子计算单元1可以对所述通道输入的一路数据序列滤波得到的第1个分支的数据序列进行预失真处理，子计算单元2可以对第2个分支的数据序列进行预失真处理，以此类推，子计算单元M可以对第N个分支的数据序列进行预失真处理。其中，M、N均为大于1的正整数，且N等于M。需要说明的是，当N小于M时，多出的(M-N)个子计算单元可以不使用。
在所述第二模式下，子单元1可以对通道1输入的数据序列进行预失真处理，子计算单元2可以对通道2输入的数据序列进行预失真处理，以此类推，子计算单元M可以对通道P输入的数据序列进行预失真处理。其中，M、P均为大于1的正整数，且P等于M。
实际应用时，对所述通道输入的数据序列滤波得到的多个分支的数据序列和所述多路数据序列可以同时输入到所述预失真计算单元13，这样，当工作在所述第一模式时，所述预失真计算单元13需要对所述多个分支的数据序列进行预失真处理；当工作在所述第二模式时，所述预失真计算单元13需要对所述多路数据序列进行预失真处理。
基于此，在一实施例中，所述装置还可以包括：前路由单元；
所述前路由单元，用于响应所述第一控制信号，接通所述第一滤波器单元12与所述预失真计算单元，以输出所述多个分支的数据序列；还用于响应所述第二控制信号，接通承载数据序列的输入通道与所述预失真计算单元，以输出所述多路数据序列。
这里，所述前路由单元可由多个二路选择器实现，每个二路选择器的输入可以与所述第一滤波器单元12中的每个子滤波单元以及所述多通道中的一个输入通道相连，每个二路选择器的输出可以与所述预失真计算单元中对应的子计算单元相连。在所述第一控制信号作用下，每个二路选择器接通子滤波单元与相应的子计算单元，以输出所述多个分支的数据序列中的一个分支的数据序列，在所述第二控制信号作用下，每个二路选择器接通输入通道与相应的子计算单元，以输出所述多路数据序列中的一路数据序列。
实际应用时，经过所述预失真计算单元13处理后的数据序列需要送入数模转换器，以供数模转换器进行数模转换处理。
基于此，在一实施例中，所述装置可以还包括：合路器；
所述合路器，用于对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
实际应用时，经过数模转换处理得到的模拟序列，可以送入功放。
基于此，在一实施例中，所述装置还可以包括：后路由单元；
所述后路由单元，用于响应所述第一控制信号，接通所述第二滤波器单元14与输出通道，以在当前通道输出所述第三数据序列，在其他通道输出零序列；还用于响应所述第二控制信号，接通所述预失真计算单元与输出通道，以在相应通道输出对应的第二数据序列。
其中，所述第二滤波器单元14包括N个子滤波单元，每个子滤波器的系数可以不同。
这里，当通道的数量为P个时，所述当前通道可以是指第一个通道，或者，根据实际情况，从P个通道中选取一个通道作为所述当前通道。
实际应用时，确定预失真系数的函数模型可以有多种，因而可以使用不同的函数模型分别确定两种模式对应的预失真系数，所述函数模型可以包括Wiener模型、并联Wiener模型、神经网络模型等等。
基于此，在一实施例中，所述装置还可以包括：预失真函数系数计算单元；
所述预失真函数系数计算单元，用于响应所述第一控制信号，向所述预失真计算单元13输出所述第一预失真系数；还用于响应所述第二控制信号，向所述预失真计算单元13输出所述第二预失真系数。
实际应用时，通过预失真技术对功率放大器的输入数据进行处理，可以使工作在非线性区域的功率放大器仍能满足无线通信系统对线性化的要求，这样，可以将所述预失真计算单元13处理后的数据序列作为功放的输入数据；并对所述预失真计算单元13处理后的数据序列进行数模转换、功率放大处理，得到输出数据，且能够使功放的输出数据与输入数据满足线性关系。
基于此，在一实施例中，所述装置还可以包括：功率放大单元；
所述功率放大单元，用于对所述第二数据序列进行数模转换处理，得到数模转换处理后的第二数据序列；对数模转换处理后的第二数据序列进行功率放大处理，得到第一输出序列；或者，对所述第三数据序列进行数模转换处理，得到数模转换处理后的第三数据序列；对数模转换处理后的第三数据序列进行功率放大处理，得到第二输出序列；其中，所述第一输出序列与所述第二数据序列满足线性关系，所述第二输出序列与所述第三数据序列满足线性关系。
本申请实施例提供的数据处理装置，当工作在第一模式时，可以实现对单通道输入的数据序列的预失真处理；当工作在第二模式时，可以实现对多通道输入的多路数据序列的预失真处理。采用本申请实施例的方案，既支持对多通道输入的多路数据序列进行预失真处理，又支持对单通道输入的一路数据序列进行预失真处理，还能提高待预失真处理的数据序列的频带宽度。
另外，本申请实施例中，所述预失真计算单元13不是固定对应某一个通道，而是在第一模式下对单通道输入的数据序列进行预失真处理，同时提高待预失真处理的数据序列的频带宽度；在第二模式下，对多通道输入的数据序列进行预失真处理，显然，能够支持的通道数量和频带宽度不是固定的，既可以支持多通道的预失真处理，又可以支持单通道宽频带的预失真处理，进而能节省硬件开销，提高产品的竞争力。
下面结合应用实施例对本申请再作进一步详细的描述。
在本应用实施例中，如图2所示，数字处理系统包括：数字预失真处理模块、控制单元、数模转换器、上变频器、功率放大器、数字预失真函数系数计算单元、模数转换器、下变频器、衰减器。如图3所示，所述数字预失真处理模块包括：N倍插值多相滤波器、前路由单元、数字预失真计算单元1至数字预失真计算单元N、N倍抽取多相滤波器、后路由单元；如图4所示，所述数字预失真处理模块包括：N倍插值多相滤波器、前路由单元、数字预失真计算单元1至数字预失真计算单元N、N倍抽取多相滤波器、后路由单元、加法器；所述N倍插值多相滤波器包括N个子滤波器，每个子滤波器的系数可以不同；所述N倍抽取多相滤波器包括N个子滤波器，每个子滤波器的系数可以不同。
其中，单通道宽频带模式对应上述的第一模式，多通道模式对应上述的第二模式；所述控制单元对应上述的控制单元11，所述N倍插值多相滤波器对应上述的第一滤波器单元12，所述N倍抽取多相滤波器对应上述的第二滤波器单元14，数字预失真计算单元1至数字预失真计算单元M对应上述的预失真计算单元13中的子计算单元1至子计算单元M；加法器对应上述的合路器。
另外，本应用实施例中的应用场景为：工作在单通道宽频带模式时，通过控制单元、N倍插值多相滤波器、前路由单元、数字预失真计算单元1至数字预失真计算单元N、N倍抽取多相滤波器、后路由单元，对单通道输入的数据序列进行预失真处理。
第一步，通过软件配置所述单通道宽频带模式和多通道模式。
这里，所述控制单元可以由DSP、FPGA等处理器实现，这样，可以通过软件编程配置所述数字预失真模块支持的工作模式。当需要所述数字预失真模块支持对单通道输入的数据序列进行预失真处理且能够提高频带宽度时，可以配置为单通道宽频带模式；当需要所述数字预失真模块支持对多通道输入的数据序列进行预失真处理时。可以配置为多通道模式。
第二步，所述控制单元判断当前的工作模式，当确定工作在单通道宽频带模式时，生成第一控制信号。
这里，所述第一控制信号可以对N倍插值多相滤波器、前路由单元、N倍抽取多相滤波器及后路由单元进行控制。
第三步，N倍插值多相滤波器响应所述第一控制信号，将通道1输入的1倍采样率的一路数据序列通过N倍插值转换为N倍采样率的数据序列，得到多个分支的数据序列，即第1相至第N相的数据序列。
第四步，前路由单元响应所述第一控制信号，接通所述N倍插值多相滤波器与所述预失真计算单元，以输出经过插值处理后的N个分支的数据序列。
第五步，数字预失真计算单元1至数字预失真计算单元M对经过插值后的N个分支的数据序列进行预失真处理。
其中，数字预失真计算单元1对第1相数据序列进行预失真处理，数字预失真计算单元2对第2相数据序列进行预失真处理，以此类推，数字预失真计算单元M对第N相数据序列进行预失真处理。其中，M、N均为大于1的正整数，且N等于M。需要说明的是，当N小于M时，多出的(M-N)个数字预失真计算单元可以不使用。
第六步，N倍抽取多相滤波器响应所述第一控制信号，对经过插值、预失真处理后的N相数据序列进行滤波，得到滤波处理后的第一数据序列。通过加法器，对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
第七步，后路由单元响应所述第一控制信号接通所述第二滤波器单元与输出通道，以在通道1输出所述第三数据序列，在其他通道输出零序列。
需要说明的是，本应用实施例中，当工作在单通道宽频带模式时，N倍插值多相滤波器、前路由单元、数字预失真计算单元1至数字预失真计算单元M、N倍抽取多相滤波器、后路由单元之间的数据处理是有关联而非独立的。
工作在多通道模式时，通过控制单元、前路由单元、数字预失真计算单元1至数字预失真计算单元N、后路由单元，对多通道输入的多路数据序列进行预失真处理。
第一步，通过软件配置所述单通道宽频带模式和多通道模式。
这里，所述控制单元可以由DSP、FPGA等处理器实现，这样，可以通过软件编程配置所述数字预失真模块支持的工作模式。当需要所述数字预失真模块支持对单通道输入的数据序列进行预失真处理且能够提高频带宽度时，可以配置为单通道宽频带模式；当需要所述数字预失真模块支持对多通道输入的数据序列进行预失真处理时。可以配置为多通道模式。
第二步，所述控制单元判断当前的工作模式，当确定工作在多通道模式时，生成第二控制信号。
这里，所述第二控制信号可以对前路由单元、后路由单元进行控制。
第三步，前路由单元响应所述第二控制信号，接通输入通道与对应的数字预失真计算单元，以输出P个通道输入的多路数据序列。
第四步，数字预失真计算单元1至数字预失真计算单元M对所述多路数据序列进行预失真处理，得到第二数据序列。
其中，数字预失真计算单元1对通道1输入的一路数据序列进行预失真处理，数字预失真计算单元2对通道2输入的一路数据序列进行预失真处理，以此类推，数字预失真计算单元M对通道P输入的一路数据序列进行预失真处理。其中，M、P均为大于1的正整数。
第五步，后路由单元响应所述第二控制信号，接通数字预失真计算单元与输出通道，以在相应通道输出对应的第二数据序列。
这里，在通道1输出数字预失真计算单元1处理后的第二数据序列，在通道2输出数字预失真计算单元2处理后的第二数据序列，以此类推，在通道M输出数字预失真计算单元M处理后的第二数据序列。
需要说明的是，在本应用实施例中，当工作在第二模式时，N倍插值滤波器12、前路由单元、N个数字预失真计算单元13、N倍抽取滤波器14、后路由单元之间的数据处理是独立的。
图5是本申请实施例数据处理方法的具体实现流程示意图，结合上述的数字预失真处理模块的结构示意图，如图5所示，所述方法包括：
步骤501：控制单元判断当前是否工作在单通道宽频带模式。当确定工作在单通道宽频带模式时，执行步骤502；当确定工作在多通道模式时，执行步骤507。
步骤502：N倍插值多相滤波器按照通道1输入的一路数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列，并执行步骤503。
步骤503：前路由单元接通所述N倍插值多相滤波器与所述预失真计算单元，以输出所述多个分支的数据序列，并执行步骤504。
步骤504：数字预失真计算单元1至数字预失真计算单元M基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列，并执行步骤505。
步骤505：N倍插值多相滤波器基于所述一路数据序列的采样率，对预失真处理后的第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；通过加法器对滤波处理后的多个第一数据序列进行合路得到的第三数据序列，并执行步骤506。
步骤506：后路由单元接通所述N倍抽取多相滤波器与输出通道，在通道1输出第三数据序列，在其他通道输出零序列。
步骤507：前路由单元接通输入通道与数字预失真计算单元，以输出所述多路数据序列，并执行步骤508。
步骤508：数字预失真计算单元1至数字预失真计算单元M基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列，并执行步骤509。
步骤509：后路由单元接通数字预失真计算单元与输出通道，以在相应通道输出对应的第二数据序列。
基于上述数据处理装置，本申请实施例还提供了一种数据处理方法，如图6所示，该方法包括：
步骤601：数据处理装置中的控制单元判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号。
步骤602：所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于通道输入的数据序列的采样率的N倍采样率，对所述输入的数据序列进行滤波，得到多个分支的数据序列；还响应所述第二控制信号，停止对所述输入的数据序列的滤波处理。
步骤603：所述数据处理装置中的预失真计算单元基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列。
步骤604：所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述输入的数据序列的采样率，对预失真处理后的第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
其中，所述第一模式可以为单通道高频带模式，所述第二模式可以为多通道模式。在所述单通道高频带模式下，不仅能够对单通道输入的数据序列进行预失真处理，而且可以提高待预失真处理的数据序列的频带宽度；在所述多通道模式下，可以对多通道输入的数据序列进行预失真处理。
实际应用时，所述控制单元可以由DSP、FPGA等处理器实现，这样，可以通过软件编程配置所述第一模式和第二模式。
这里，通过所述第一滤波器单元，可以将单通道输入的1倍采样率的数据序列转换为N倍采样率的数据序列，从而可以提高数据序列的采样率，进而能够增加待预失真处理的数据序列的频带宽度。
实际应用时，所述第一滤波器单元包括多个子滤波单元，这样，可以通过多个子滤波单元对所述输入的数据序列分别进行滤波，得到多个分支的数据序列。预失真计算单元可以包括多个子计算单元，通过相应的子计算单元对相应子滤波单元输出的数据序列进行预失真处理。
基于此，在一实施例中，所述第一滤波器单元包括N个子滤波单元，所述预失真计算单元可以包括M个子计算单元；每个子滤波单元与每个子计算单元对应；其中，N小于或等于M，N、M均为正整数。
具体地，在所述第一模式下，子计算单元1可以对所述通道输入的一路数据序列滤波得到的第1个分支的数据序列进行预失真处理，子计算单元2可以对第2个分支的数据序列进行预失真处理，以此类推，子计算单元M可以对第N个分支的数据序列进行预失真处理。其中，M、N均为大于1的正整数，且N等于M。需要说明的是，当N小于M时，多出的(M-N)个子计算单元可以不使用。
在所述第二模式下，子单元1可以对通道1输入的数据序列进行预失真处理，子计算单元2可以对通道2输入的数据序列进行预失真处理，以此类推，子计算单元M可以对通道P输入的数据序列进行预失真处理。其中，M、P均为大于1的正整数，且P等于M。
实际应用时，对所述通道输入的数据序列滤波得到的多个分支的数据序列和所述多路数据序列可以同时输入到所述预失真计算单元，这样，当工作在所述第一模式时，所述预失真计算单元需要对所述多个分支的数据序列进行预失真处理；当工作在所述第二模式时，所述预失真计算单元需要对所述多路数据序列进行预失真处理。
基于此，在一实施例中，所述方法还包括：所述前路由单元响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；还响应所述第二控制信号，接通承载数据序列的输入通道与与所述预失真计算单元，以输出所述多路数据序列。
这里，所述前路由单元可由多个二路选择器实现，每个二路选择器的输入可以与所述第一滤波器单元中的每个子滤波单元以及所述多通道中的一个输入通道相连，每个二路选择器的输出可以与所述预失真计算单元中对应的子计算单元相连。在所述第一控制信号作用下，每个二路选择器接通子滤波单元与相应的子计算单元，以输出所述多个分支的数据序列中的一个分支的数据序列，在所述第二控制信号作用下，每个二路选择器接通输入通道与相应的子计算单元，以输出所述多路数据序列中的一路数据序列。
实际应用时，经过所述预失真计算单元处理后的数据序列可以进行数模转换处理，得到模拟序列，以作为功放的输入序列。
基于此，在一实施例中，所述方法还包括：所述数据处理装置的合路器对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
实际应用时，经过数模转换处理得到的模拟序列，可以送入功放。
基于此，在一实施例中，所述方法还包括：所述后路由单元响应所述第一控制信号，接通所述第二滤波器单元与输出通道，以在当前通道输出所述第三数据序列，在其他通道输出零序列；还响应所述第二控制信号，接通所述预失真计算单元与输出通道，以在相应通道输出对应的第二数据序列。
这里，当通道的数量为P个时，所述当前通道可以是指第一个通道，或者，根据实际情况，从P个通道中选取一个通道作为所述当前通道。
实际应用时，确定预失真系数的函数模型可以有多种，因而可以使用不同的函数模型分别确定两种模式对应的预失真系数，所述函数模型可以包括Wiener模型、并联Wiener模型、神经网络模型等等。
基于此，在一实施例中，所述方法还包括：所述数据处理装置的预失真函数系数计算单元响应所述第一控制信号，向所述预失真计算单元输出所述第一预失真系数；还响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。
实际应用时，通过预失真技术对功率放大器的输入数据进行处理，可以使工作在非线性区域的功率放大器仍能满足无线通信系统对线性化的要求，这样，可以将所述预失真计算单元处理后的数据序列作为功率放大器的输入数据；并对所述预失真计算单元处理后的数据序列进行数模转换、功率放大处理，得到输出数据，且能够使功率放大器的输出数据与输入数据满足线性关系。
基于此，在一实施例中，所述方法还包括：所述数据处理装置的功率放大单元对所述第二数据序列进行数模转换处理，得到数模转换处理后的第二数据序列；对数模转换处理后的第二数据序列进行功率放大处理，得到第一输出序列；或者，对所述第三数据序列进行数模转换处理，得到数模转换处理后的第三数据序列；对数模转换处理后的第三数据序列进行功率放大处理，得到第二输出序列；其中，所述第一输出序列与所述第二数据序列满足线性关系，所述第二输出序列与所述第三数据序列满足线性关系。
那么从控制单元的角度来说，如图7所示，该方法包括
步骤701：判断当前工作的模式。
步骤702：当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；
这里，所述第一控制信号用于控制N倍插值多相滤波器按照当前通道输入的一路数据序列的采样率的N倍采样率，对所述一路数据序列进行滤波，得到多个分支的数据序列；所述多个分支的数据序列用于供预失真计算单元基于第一预失真系数进行预失真处理，得到预失真处理后的第一数据序列；所述第一控制信号还用于供N倍抽取多相滤波器按照所述一路数据序列的采样率，对预失真处理后的第一数据序列进行滤波处理，得到滤波处理后的第一数据序列。
所述第二控制信号用于控制N倍插值多相滤波器停止对所述一路数据序列的滤波处理，并控制N倍抽取多相滤波器停止对各个第一数据序列的滤波处理，以便于预失真计算单元基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；所述第二控制信号还用于控制后路由单元在相应通道输出对应的第二数据序列。
这里，所述第一模式可以为单通道高频带模式，所述第二模式可以为多通道模式。在所述单通道高频带模式下，不仅能够对单通道输入的数据序列进行预失真处理，而且可以提高待预失真处理的数据序列的频带宽度；在所述多通道模式下，可以对多通道输入的数据序列进行预失真处理。
这里，当工作在所述第一模式时，可以通过N倍插值多相滤波器、前路由单元、N倍抽取多相滤波器、后路由单元，实现对单通道输入的一路数据序列进行滤波，得到多个分支的数据序列；通过前路由单元，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；通过预失真计算单元，基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；通过N倍抽取多相滤波器，按照所述一路数据序列的采样率，对预失真处理后的第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；通过后路由单元，接通所述第二滤波器单元与输出通道，以在当前通道输出第三数据序列，在其他通道输出零序列；所述第三数据序列为对滤波处理后的多个第一数据序列进行合路得到的数据序列。
当工作在所述第二模式时，所述第二控制信号可以对前路由单元、后路由单元进行控制。通过前路由单元，向所述预失真计算单元输出所述多路数据序列；通过预失真计算单元，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；通过后路由单元，接通所述预失真计算单元与输出通道，以在相应通道输出对应的第二数据序列。
在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器82，上述计算机程序可由数据处理装置80的处理器81执行，以完成前述相应方法所述步骤。计算机可读存储介质可以是磁性随机存取存储器(FRAM，ferromagnetic random access memory)、只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可运动路线的展示可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可运动路线的展示可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)等存储器。
另外，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (11)

1.一种数据处理装置，其特征在于，包括：
控制单元，用于判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；其中，所述第一模式为单通道高频带模式，所述第二模式为多通道模式；
第一滤波器单元，用于响应所述第一控制信号，基于单通道输入的数据序列的采样率的N倍采样率，对所述单通道输入的数据序列进行滤波，得到多个分支的数据序列；以及用于响应所述第二控制信号，停止对多通道输入的多路数据序列的滤波处理；
预失真计算单元，用于基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；
第二滤波器单元，用于响应所述第一控制信号，基于所述单通道输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还用于响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
2.根据权利要求1所述的装置，其特征在于，所述装置还包括：
前路由单元，用于响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；还用于响应所述第二控制信号，接通承载数据序列的输入通道与所述预失真计算单元，以输出所述多路数据序列。
3.根据权利要求1所述的装置，其特征在于，所述装置还包括：
合路器，用于对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
4.根据权利要求3所述的装置，其特征在于，所述装置还包括：
后路由单元，用于响应所述第一控制信号，接通所述第二滤波器单元与输出通道，以输出所述第三数据序列；还用于响应所述第二控制信号，接通所述预失真计算单元与输出通道，以输出对应的第二数据序列。
5.根据权利要求1所述的装置，其特征在于，所述装置还包括：
预失真函数系数计算单元，用于响应所述第一控制信号，向所述预失真计算单元输出所述第一预失真系数；还用于响应所述第二控制信号，向所述预失真计算单元输出所述第二预失真系数。
6.根据权利要求1所述的装置，其特征在于，
所述第一滤波器单元包括N个子滤波单元，所述预失真计算单元包括M个子计算单元；每个子滤波单元与每个子计算单元对应；
其中，N小于或等于M，N、M均为正整数。
7.一种数据处理方法，其特征在于，所述方法包括：
数据处理装置中的控制单元判断当前工作的模式；当确定工作在第一模式时，生成第一控制信号；当确定工作在第二模式时，生成第二控制信号；其中，所述第一模式为单通道高频带模式，所述第二模式为多通道模式；
所述数据处理装置中的第一滤波器单元响应所述第一控制信号，基于单通道输入的数据序列的采样率的N倍采样率，对所述单通道输入的数据序列进行滤波，得到多个分支的数据序列；还响应所述第二控制信号，停止对多通道输入的多路数据序列的滤波处理；
所述数据处理装置中的预失真计算单元基于第一预失真系数，对所述多个分支的数据序列分别进行预失真处理，得到预失真处理后的第一数据序列；或者，基于第二预失真系数，对通过多通道输入的多路数据序列分别进行预失真处理，得到预失真处理后的第二数据序列；
所述数据处理装置中的第二滤波器单元响应所述第一控制信号，基于所述单通道输入的数据序列的采样率，对所述第一数据序列进行滤波处理，得到滤波处理后的第一数据序列；还响应所述第二控制信号，停止对各个第一数据序列的滤波处理。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
所述数据处理装置中的前路由单元响应所述第一控制信号，接通所述第一滤波器单元与所述预失真计算单元，以输出所述多个分支的数据序列；还响应所述第二控制信号，接通承载数据序列的输入通道与所述预失真计算单元，以输出所述多路数据序列。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
所述数据处理装置中的合路器对滤波处理后的多个第一数据序列进行合路，得到第三数据序列。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
所述数据处理装置中的后路由单元响应所述第一控制信号，接通所述第二滤波器单元与输出通道，输出所述第三数据序列；还响应所述第二控制信号，接通所述预失真计算单元与输出通道，输出对应的第二数据序列。
11.根据权利要求7所述的方法，其特征在于，所述方法还包括：
所述数据处理装置中的预失真函数系数计算单元响应所述第一控制信号，向所述数据处理装置中的预失真计算单元输出所述第一预失真系数；还响应所述第二控制信号，向所述数据处理装置中的预失真计算单元输出所述第二预失真系数。
CN201811474907.6A 2018-12-04 2018-12-04 一种数据处理方法及装置 Active CN111277279B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811474907.6A CN111277279B (zh) 2018-12-04 2018-12-04 一种数据处理方法及装置
PCT/CN2019/123081 WO2020114435A1 (zh) 2018-12-04 2019-12-04 数据处理方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811474907.6A CN111277279B (zh) 2018-12-04 2018-12-04 一种数据处理方法及装置

Publications (2)

Publication Number Publication Date
CN111277279A CN111277279A (zh) 2020-06-12
CN111277279B true CN111277279B (zh) 2022-10-14

Family

ID=70974474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474907.6A Active CN111277279B (zh) 2018-12-04 2018-12-04 一种数据处理方法及装置

Country Status (2)

Country Link
CN (1) CN111277279B (zh)
WO (1) WO2020114435A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257481A (zh) * 2008-04-22 2008-09-03 中兴通讯股份有限公司 一种预处理不连续配置多载波的削峰系统和方法
CN103685099A (zh) * 2012-09-25 2014-03-26 京信通信系统（中国）有限公司 一种对信号进行变频调整的方法和设备
CN103929388A (zh) * 2014-04-23 2014-07-16 大唐移动通信设备有限公司 一种数据处理系统及处理方法
CN104301268A (zh) * 2013-07-19 2015-01-21 中兴通讯股份有限公司 多通道预失真方法及装置
CN106506417A (zh) * 2017-01-03 2017-03-15 电子科技大学 一种窄带反馈的数字预失真系统与方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8560592B2 (en) * 2010-07-30 2013-10-15 National Instruments Corporation Performing multiplication for a multi-channel notch rejection filter
CN102571657B (zh) * 2010-12-10 2015-10-21 中兴通讯股份有限公司 一种变换采样率的数字预失真处理系统和方法
US8537041B2 (en) * 2011-05-12 2013-09-17 Andrew Llc Interpolation-based digital pre-distortion architecture
CN102361476B (zh) * 2011-07-29 2013-01-30 上海交通大学 宽带多频段功放数字预失真装置及其方法
TWI536731B (zh) * 2013-08-20 2016-06-01 瑞昱半導體股份有限公司 預失真方法、預失真裝置以及機器可讀媒體
US9628119B2 (en) * 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
CN104580044B (zh) * 2014-12-29 2018-12-18 大唐移动通信设备有限公司 一种预失真处理方法和系统
US9768985B2 (en) * 2016-01-26 2017-09-19 Nxp B.V. Equalization from presence change transients

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257481A (zh) * 2008-04-22 2008-09-03 中兴通讯股份有限公司 一种预处理不连续配置多载波的削峰系统和方法
CN103685099A (zh) * 2012-09-25 2014-03-26 京信通信系统（中国）有限公司 一种对信号进行变频调整的方法和设备
CN104301268A (zh) * 2013-07-19 2015-01-21 中兴通讯股份有限公司 多通道预失真方法及装置
CN103929388A (zh) * 2014-04-23 2014-07-16 大唐移动通信设备有限公司 一种数据处理系统及处理方法
CN106506417A (zh) * 2017-01-03 2017-03-15 电子科技大学 一种窄带反馈的数字预失真系统与方法

Also Published As

Publication number Publication date
CN111277279A (zh) 2020-06-12
WO2020114435A1 (zh) 2020-06-11

Similar Documents

Publication Publication Date Title
US20080095284A1 (en) Peak factor reduction unit and baseband signal processing device
JPWO2011105505A1 (ja) 干渉波抑圧装置、中継装置、中継システムおよび干渉波抑圧方法
US20070067376A1 (en) Complimentary discrete fourier transform processor
JP7024420B2 (ja) 歪補償装置及び歪補償方法
US20070036251A1 (en) Method and system for clipping a baseband input signal
AU2010364181A1 (en) Joint process estimator with variable tap delay line for use in power amplifier digital predistortion
US20170117852A1 (en) Digital upconversion for multi-band multi-order power amplifiers
US20150318880A1 (en) Digital Pre-Distortion for High Bandwidth Signals
CN104170008A (zh) 用减少的带宽传送数据样本的方法
Sudharman et al. Design of a power-efficient low-complexity reconfigurable non-maximally decimated filter bank for high-resolution wideband channels
CN105704075A (zh) 校正处理方法及装置
CN102291347B (zh) 一种基于多频段频谱的dpd处理方法和设备
CN111277279B (zh) 一种数据处理方法及装置
WO2012075785A1 (zh) 一种数字预失真处理系统和方法
EP2899935B1 (en) Peak elimination device and method for multicarrier baseband
Sudharman et al. Design of reconfigurable FRM channelizer using resource shared non-maximally decimated masking filters
Dolecek et al. Two-stage CIC-based decimator with improved characteristics
CN108449058B (zh) 非线性补偿功率放大电路和极坐标发射机
CN112865747B (zh) 数字滤波器、数字信号处理链路和无线通信系统
KR20090040298A (ko) 디지털 입력 신호 처리 방법 및 디지털 필터 회로
Garai et al. Group delay reduction in FIR digital filters
JP2010068033A (ja) Ｆｍ送信回路及びオーバーサンプリング処理回路
Amir et al. Reconfigurable filter bank structures for low complexity digital channelizer using fractional interpolation and MFIR filters with cosine modulation
KR100879971B1 (ko) 영차 업샘플링 인터폴레이션 ｃｉｃ 필터
Smitha et al. A reconfigurable multi-stage frequency response masking filter bank architecture for software defined radio receivers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant