CN111276952B - 一种esd保护电路 - Google Patents

一种esd保护电路 Download PDF

Info

Publication number
CN111276952B
CN111276952B CN202010057738.7A CN202010057738A CN111276952B CN 111276952 B CN111276952 B CN 111276952B CN 202010057738 A CN202010057738 A CN 202010057738A CN 111276952 B CN111276952 B CN 111276952B
Authority
CN
China
Prior art keywords
resistor
nmos
esd
inverter
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010057738.7A
Other languages
English (en)
Other versions
CN111276952A (zh
Inventor
吕斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010057738.7A priority Critical patent/CN111276952B/zh
Publication of CN111276952A publication Critical patent/CN111276952A/zh
Application granted granted Critical
Publication of CN111276952B publication Critical patent/CN111276952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of dc component by short circuits in ac networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种ESD保护电路，包括：频率侦测电路、ESD NMOS管、第一电阻；频率侦测电路包括第二电阻、电容、NMOS反相器和PMOS反相器；第二电阻两端并联一NMOS管，该NMOS管的栅极与NMOS反相器栅极连接POC控制模块；电容的一端与第二电阻一端、PMOS反相器栅极连接；电容另一端与NMOS反相器源极、第一电阻一端以及ESD NMOS的源极接地；PMOS反相器的漏极与NMOS反相器漏极、第一电阻另一端以及ESD NMOS管栅极连接；PMOS反相器源极与ESD NMOS管漏极以及第一电阻另一端连接至IO PAD端。本发明的所述ESD保护电路不会受瞬间切换或者输入周期性变化的波形的影响，从而保证输入信号的稳定性和准确性。

Description

一种ESD保护电路
技术领域
本发明涉及电路设计领域，特别是涉及一种ESD保护电路。
背景技术
如图1所示，图1显示为现有技术中的中频率触发的静电释放钳位电路图，其由电阻R0、电容C0和反相器(MP0和MN0)组成频率侦测电路来控制最后一级ESD NMOS(BigNMOS)的gate端，来决定其导通和关闭。此电路对外加信号的频率响应比较迅速，能够及时将ESD泄放NMOS打开，起到很好的ESD保护效果。但是此电路对信号的上升斜率比较敏感，一般会把它用在电源和地之间的ESD保护，很少用在(输入/输出)IO信号pad端。
如图2所示，图2显示为现有的IO pad信号电路结构图；在芯片电源正常的上电工作状态下，对IO pad上的信号进行切换瞬间或者输入周期性变化的波形时候，触发电路对信号的上升速率(slew rate)会有响应。会导致在正常工作的时候pad上有漏电流，使得输入的信号失真、功能异常。如果输入为强信号，会因漏电流过大而导致器件被烧毁。
因此，需要提出一种新的ESD保护电路来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种ESD保护电路，用于解决现有技术中对IO pad上信号进行切换瞬间或输入周期性变化波形时导致器件被烧毁的问题。
为实现上述目的及其他相关目的，本发明提供一种ESD保护电路，该电路至少包括：
频率侦测电路、ESD NMOS管、第一电阻；所述频率侦测电路包括第二电阻、电容、NMOS反相器和PMOS反相器；所述第二电阻两端并联一NMOS管，该NMOS管的栅极与所述NMOS反相器的栅极共同连接POC控制模块；所述电容的一端与所述第二电阻一端、所述PMOS反相器的栅极连接；所述电容的另一端与所述NMOS反相器的源极、所述第一电阻的一端以及ESDNMOS管的源极共同接地；所述PMOS反相器的漏极与所述NMOS反相器的漏极、所述第一电阻的另一端以及所述ESD NMOS管的栅极相互连接；
所述PMOS反相器的源极与所述ESD NMOS管的漏极以及所述第一电阻的另一端共同连接至IO PAD端。
优选地，所述第一电阻的阻值为10KΩ。
优选地，所述NMOS管的漏极连接于所述第二电阻的所述一端；所述NMOS管的源极连接于所述第二电阻的所述另一端。
优选地，所述POC控制模块用于检测芯片中的电源电路是否为正常工作状态。
优选地，所述电源电路正常工作，所述POC控制模块的信号输出为高电平。
优选地，所述电源电路正常工作时，所述NMOS反相器和所述NMOS管处于导通状态，所述ESD NMOS管关闭。
优选地，所述电源电路不正常工作，所述POC控制模块的信号输出为低电平。
优选地，当所述POC控制模块的信号输出为低电平时，所述NMOS反相器和所述NMOS管处于关闭状态，所述ESD NMOS管导通。
优选地，所述IO PAD端连接进行切换的信号。
优选地，所述IO PAD端连接周期性变化的信号。
如上所述，本发明的ESD保护电路，具有以下有益效果：本发明的所述ESD保护电路不会受瞬间切换或者输入周期性变化的波形的影响，从而保证输入信号的稳定性和准确性。
附图说明
图1显示为现有技术中的中频率触发的静电释放钳位电路图；
图2显示为现有的IO pad信号电路结构图；
图3显示为本发明的ESD保护电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种ESD保护电路，如图3所示，图3显示为本发明的ESD保护电路图。
该电路至少包括：
频率侦测电路、ESD NMOS管(即图3中的Big NMOS)、第一电阻(即图3中的R1)；所述频率侦测电路包括第二电阻(即图3中的R0)、电容(即图3中的C0)、NMOS反相器(即图3中的MN0)和PMOS反相器(即图3中的MP0)；所述第二电阻R0两端并联一NMOS管(即图3中的MN1)，该NMOS管MN1的栅极与所述NMOS反相器MN0的栅极共同连接POC控制模块(即图3中的Poweron control)；所述电容C0的一端与所述第二电阻R0一端、所述PMOS反相器MP0的栅极连接；所述电容C0的另一端与所述NMOS反相器MN0的源极、所述第一电阻R1的一端以及所述ESDNMOS管的源极共同接地；所述PMOS反相器MP0的漏极与所述NMOS反相器MN0的漏极、所述第一电阻R1的另一端以及所述ESD NMOS管的栅极相互连接；
所述ESD保护电路中的所述PMOS反相器MP0的源极与所述ESD NMOS管的漏极以及所述第一电阻R1的另一端共同连接至IO PAD端(即图3中的PAD)。
本发明进一步地，所述第一电阻的阻值为10KΩ。再进一步地，所述NMOS管的漏极连接于所述第二电阻的所述一端；所述NMOS管的源极连接于所述第二电阻的所述另一端。
本实施例中所述POC控制模块用于检测芯片中的电源电路是否为正常工作状态。本发明的所述ESD保护电路可以为应用在输入/输出(IO)pad端对信号的切换和对周期性变化信号不敏感的高效ESD保护电路。如图3所示，由第二电阻R0，电容C0和反相器(MP0和MN0)组成频率侦测电路来控制最后一级的所述ESD NMOS管的栅极(gate)端，来决定其导通和关闭。所述ESD NMOS管的栅极(Gate)端默认接一个10K左右的下拉电阻，即所述第一电阻R1。第二电阻R0两端并联一个NMOS管MN1。NMOS反相器MN0和NMOS管MN1的栅极gate端由POC(power on control)信号控制。POC控制模块是用来检测芯片电源状态的一个模块。
本发明进一步地，所述电源电路正常工作，所述POC控制模块的信号输出为高电平。亦即当芯片电路中的电源有电，电路正常工作的时候POC控制模块输出信号为“1”。所述电源电路正常工作时，所述NMOS反相器和所述NMOS管处于导通状态，所述ESD NMOS管关闭。也就是说，当芯片在PCB上正常工作或者在测试板上进行正常测试的时候，电源处于有电状态。此时POC控制模块输出信号为“1”，MN0和MN1处于导通状态，MN1和R0并联的等效电阻值远远小于所述第二电阻R0的阻值，RC滞后常数就大大减小，触发电路对信号的上升速率(slew rate)灵敏度会极大地降低，由于NMOS反相器MN0也处在导通状态，ESD NMOS管的栅极gate被强制拉低，ESD NMOS管被强制关闭。
本发明进一步地，所述电源电路不正常工作，所述POC控制模块的信号输出为低电平。当所述POC控制模块的信号输出为低电平时，所述NMOS反相器和所述NMOS管处于关闭状态，所述ESD NMOS管导通。也就是说，当芯片在生产、制造、运输或安装等过程当中，遇到ESD事件，由于POC控制模块输出信号为“0”，MN0和MN1处于关闭状态，MN1和R0并联的等效电阻值约为所述第二电阻R0的阻值，ESD NMOS管的栅极gate端能够迅速被拉高，ESD NMOS管迅速导通，充分泄放ESD电流，可以进行有效的ESD保护。
本发明进一步地，所述IO PAD端连接进行切换的信号。或者所述IO PAD端连接周期性变化的信号。亦即在芯片电路正常工作时，本发明的所述ESD保护电路不会受瞬间切换或者输入周期性变化的波形的影响，从而保证输入信号的稳定性和准确性。
综上所述，本发明的所述ESD保护电路不会受瞬间切换或者输入周期性变化的波形的影响，从而保证输入信号的稳定性和准确性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种ESD保护电路，其特征在于，该电路至少包括：
频率侦测电路、ESD NMOS管、第一电阻；所述频率侦测电路包括第二电阻、电容、NMOS反相器和PMOS反相器；所述第二电阻两端并联一NMOS管，该NMOS管的栅极与所述NMOS反相器的栅极共同连接POC控制模块；所述电容的一端与所述第二电阻一端、所述PMOS反相器的栅极连接；所述电容的另一端与所述NMOS反相器的源极、所述第一电阻的一端以及ESD NMOS管的源极共同接地；所述PMOS反相器的漏极与所述NMOS反相器的漏极、所述第一电阻的另一端以及所述ESD NMOS管的栅极相互连接；
所述PMOS反相器的源极与所述ESD NMOS管的漏极以及所述第二电阻的另一端共同连接至IO PAD端。
2.根据权利要求1所述的ESD保护电路，其特征在于：所述第一电阻的阻值为10KΩ。
3.根据权利要求1所述的ESD保护电路，其特征在于：所述NMOS管的漏极连接于所述第二电阻的所述一端；所述NMOS管的源极连接于所述第二电阻的所述另一端。
4.根据权利要求1所述的ESD保护电路，其特征在于：所述POC控制模块用于检测芯片中的电源电路是否为正常工作状态。
5.根据权利要求4所述的ESD保护电路，其特征在于：所述电源电路正常工作，所述POC控制模块的信号输出为高电平。
6.根据权利要求5所述的ESD保护电路，其特征在于：所述电源电路正常工作时，所述NMOS反相器和所述NMOS管处于导通状态，所述ESD NMOS管关闭。
7.根据权利要求4所述的ESD保护电路，其特征在于：所述电源电路不正常工作，所述POC控制模块的信号输出为低电平。
8.根据权利要求7所述的ESD保护电路，其特征在于：当所述POC控制模块的信号输出为低电平时，所述NMOS反相器和所述NMOS管处于关闭状态，所述ESD NMOS管导通。
9.根据权利要求1所述的ESD保护电路，其特征在于：所述IO PAD端连接进行切换的信号。
10.根据权利要求1所述的ESD保护电路，其特征在于：所述IO PAD端连接周期性变化的信号。
CN202010057738.7A 2020-01-19 2020-01-19 一种esd保护电路 Active CN111276952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010057738.7A CN111276952B (zh) 2020-01-19 2020-01-19 一种esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010057738.7A CN111276952B (zh) 2020-01-19 2020-01-19 一种esd保护电路

Publications (2)

Publication Number Publication Date
CN111276952A CN111276952A (zh) 2020-06-12
CN111276952B true CN111276952B (zh) 2022-03-08

Family

ID=71000767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010057738.7A Active CN111276952B (zh) 2020-01-19 2020-01-19 一种esd保护电路

Country Status (1)

Country Link
CN (1) CN111276952B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047665A (zh) * 2009-09-10 2015-11-11 株式会社半导体能源研究所 半导体装置和显示装置
CN105048783A (zh) * 2015-08-14 2015-11-11 中国商用飞机有限责任公司北京民用飞机技术研究中心 一种基于窄脉冲解调的自储能igbt驱动电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518841B2 (en) * 2004-11-02 2009-04-14 Industrial Technology Research Institute Electrostatic discharge protection for power amplifier in radio frequency integrated circuit
US7570468B2 (en) * 2006-07-05 2009-08-04 Atmel Corporation Noise immune RC trigger for ESD protection
JP2011119356A (ja) * 2009-12-01 2011-06-16 Sanyo Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047665A (zh) * 2009-09-10 2015-11-11 株式会社半导体能源研究所 半导体装置和显示装置
CN105048783A (zh) * 2015-08-14 2015-11-11 中国商用飞机有限责任公司北京民用飞机技术研究中心 一种基于窄脉冲解调的自储能igbt驱动电路

Also Published As

Publication number Publication date
CN111276952A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US7142400B1 (en) Method and apparatus for recovery from power supply transient stress conditions
CN101783343B (zh) 静电放电防护电路及集成电路
US6819539B1 (en) Method for circuit recovery from overstress conditions
KR102015295B1 (ko) 로드 스위치 집적 회로 및 전자 디바이스
CN107589340B (zh) 负载插入的检测电路及插接端口和电器
US20110110008A1 (en) Over current protection circuit
CN211429601U (zh) 一种开路和短路检测电路及led开关电源控制系统
US20080316663A1 (en) Esd Protection for Pass-Transistors in a Voltage Regulator
US11444448B2 (en) Leakage current detection and protection device, and power connector and electrical appliance employing the same
US20040057172A1 (en) Circuit for protection against electrostatic discharge
CN104577996A (zh) 基于集成电路的供电过流保护电路
CN106300248B (zh) 一种电流控制方式的欠压保护电路
TWI509927B (zh) 靜電放電防護電路
KR101724551B1 (ko) 반도체 테스트 디바이스 인터페이스 보드
CN111276952B (zh) 一种esd保护电路
US10164425B2 (en) Electrostatic discharge protection
CN209821822U (zh) 一种pcie设备热插拔的控制电路及计算机
CN114597856B (zh) 传感器麦克风及其内置校准电路的保护电路、方法
CN114301045B (zh) 静电保护电路、显示面板和静电保护方法
KR101145501B1 (ko) 2 와이어 터치 센서 인터페이스
US6864702B1 (en) System for oxide stress testing
CN101515717A (zh) 具瞬间高电压防护的马达驱动电路
CN113252967A (zh) 电源突波监测电路
TWI736190B (zh) 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
KR0154824B1 (ko) 히스테리시스 특성을 갖는 전류제한 보호회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant