CN111273726A - 占空比偏差补偿电路、方法及芯片 - Google Patents

Abstract

本公开涉及占空比偏差补偿电路、方法及芯片。占空比偏差补偿电路设置于芯片中，所述电路包括：偏差方向和偏差值检测电路，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；偏差补偿电路，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。能够对芯片的待输出信号的占空比偏差进行补偿，纠正占空比偏差，有效避免级联芯片中占空比偏差的累积，保证了系统的可靠性。

Description

占空比偏差补偿电路、方法及芯片

技术领域

本公开涉及电子电路领域，尤其涉及占空比偏差补偿电路、方法及芯片。

背景技术

由于每颗芯片延迟会有所差异，造成信号经由芯片处理后，信号的上升沿延时和下降沿延时会有所偏差，导致信号的占空比变化。

当某些应用场景需要处理大量数据时，往往就会采用多芯片级联的方式来处理数据。芯片级联方式一般是主控芯片需要对多条链路同时进行控制，而每条链路上同时又由多个高性能计算芯片串联而成。在高性能计算芯片互联连接的时候，上述占空比变化会随着数据的传递导致误差积累越来越大。如此下去，后面的级联芯片的占空比可能会越来越低，高电平越来越少，从而通信速率降低，甚至最后出现高电平消失，整个系统完全失效的情况。

发明内容

有鉴于此，本公开提出了占空比偏差补偿电路、占空比偏差补偿方法及含有占空比偏差补偿电路的芯片，以解决占空比偏差问题。

一方面，提出了一种占空比偏差补偿电路，所述电路设置于芯片中，所述电路包括：

偏差方向和偏差值检测电路，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；

偏差补偿电路，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。

在一种可能的实现方式中，所述偏差补偿电路包括多条补偿路径，每条补偿路径对应不同的偏差值和/或偏差方向。

在一种可能的实现方式中，每条补偿路径包括延时器、缓冲器和反相器中的一个或多个。

在一种可能的实现方式中，所述偏差补偿电路包括第一多路选择器，所述第一多路选择器配置为根据所检测到的偏差方向和偏差值，选择所述多条补偿路径中的补偿路径，

被选中的补偿路径对输入所述偏差补偿电路的待输出信号进行偏差补偿，输出偏差补偿后的信号。

在一种可能的实现方式中，所述偏差补偿电路还包括第二多路选择器和第三多路选择器；

所述第二多路选择器的输入端接收所述待输出信号，输出端连接所述第一多路选择器的输入端，所述第二多路选择器配置为根据第一选择信号选择第一路径和第二路径中的一个路径传输所述待输出信号，所述第一路径将所述待输出信号输出至所述第二多路选择器的输出端，所述第二路径将所述待输出信号反相后输出至所述第二多路选择器的输出端；

所述第三多路选择器的输入端连接所述第一多路选择器的输出端，所述第三多路选择器配置为根据第二选择信号选择第三路径和第四路径中的一个路径传输所述第一多路选择器的输出信号，所述第三路径将所述输出信号输出至所述第三多路选择器的输出端，所述第四路径将所述输出信号反相后输出至所述第三多路选择器的输出端。

在一种可能的实现方式中，偏差方向和偏差值检测电路，包括：

电平长度测量电路，配置为测量原始信号在周期中的第一高电平长度和第一低电平长度，以及待输出信号在所述周期中的第二高电平长度，所述原始信号为输入至所述占空比偏差补偿电路所在的芯片的信号；

计算电路，配置为根据所述第一高电平长度、所述第一低电平长度和所述第二高电平长度，得到所述偏差方向和所述偏差值。

在一种可能的实现方式中，所述计算电路进一步配置为：

计算第一高电平长度和第一低电平长度的平均长度；

计算第二高电平长度与所述平均长度的差值；

根据所述差值得到所述偏差方向和偏差值。

另一方面，提出了一种包含如上所述的占空比偏差补偿电路的芯片，所述占空比偏差补偿电路布置于芯片内部，

所述芯片的待输出信号输入到占空比偏差补偿电路，得到经过占空比偏差补偿后的信号，作为所述芯片的输出信号。

另一方面，提出了一种占空比偏差补偿方法，所述方法包括：

使用时序分析工具分析芯片占空比的偏差方向和偏差值；

根据所述偏差方向和偏差值在所述芯片中布置相应的器件来补偿所述占空比的偏差方向和偏差值。

在一种可能的实现方式中，根据所述偏差方向和偏差值在所述芯片中布置相应的器件来补偿所述占空比的偏差方向和偏差值，包括：

选择占空比的偏差方向与所分析的偏差方向相反的器件，来补偿所述占空比的偏差方向和偏差值。

在一种可能的实现方式中，所述器件包括延时器、缓冲器和反相器中的一个或多个。

根据本公开的各方面的占空比偏差补偿电路、包含占空比偏差补偿电路的芯片、占空比偏差补偿方法能够对芯片的待输出信号的占空比偏差进行补偿，纠正占空比偏差，有效避免级联芯片中占空比偏差的累积，保证了系统的可靠性。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出根据本公开一实施例的占空比偏差补偿电路的框图。

图2示出了占空比的偏差方向和偏差值的示意图。

图3示出了利用计数器测量占空比的偏差方向和偏差值的示意图。

图4示出了根据本公开实施例的占空比偏差补偿电路的框图。

图5示出了根据本公开实施例的占空比偏差补偿电路的框图。

图6示出了根据本公开实施例的包含占空比偏差补偿电路的芯片的框图。

图7a示出了根据本公开实施例的多个芯片级联的示意图。

图7b示出了出现占空比误差累积的信号的示意图。

图7c示出了经过占空比偏差补偿后的信号的示意图。

图8示出了一种占空比偏差补偿方法的流程图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

图1示出根据本公开一实施例的占空比偏差补偿电路的框图。该电路可设置于芯片中，如图1所示，该电路100包括：

偏差方向和偏差值检测电路101，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；

偏差补偿电路102，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。

根据本公开的各方面的占空比偏差补偿电路能够对芯片的待输出信号的占空比偏差进行补偿，纠正占空比偏差，有效避免级联芯片中占空比偏差的累积，保证了系统的可靠性。

芯片的待输出信号可以是在芯片中不包含本实施例的占空比偏差补偿电路的情况下，芯片要输出的信号，本实施例的占空比偏差补偿电路对该待输出信号进行偏差补偿，得到偏差补偿后的信号，偏差补偿后的信号可作为芯片的输出，例如输出至与该芯片级连的下一级芯片。

偏差方向和偏差值检测电路101可以是能够检测芯片的待输出信号的占空比的偏差方向和偏差值的任意结构。例如，偏差方向和偏差值检测电路101可以基于计数器、模拟采集、FPGA等各种适当手段来测量占空比的偏差方向和偏差值。

占空比定义为一个周期内，高电平信号的长度与周期长度的比值。可以定义占空比减小时，偏差方向为左偏，占空比增大时，偏差方向为右偏，占空比增大或减小的量为偏差值，本领域技术人员应理解，也可以以其他方式来定义偏差方向和偏差值，只要其能够体现占空比的变化方向和变化量即可。

图2示出了占空比的偏差方向和偏差值的示意图。如图2所示，信号a为输入至芯片的信号，称为原始信号，信号b、信号c为两种芯片针对该原始信号进行处理后得到的输出信号。对于信号b，其上升沿相对于原始信号延时2ns，下降沿相对于原始信号延时1ns，导致信号b相对于原始信号占空比缩小，即发生左偏，左偏的量，即偏差值，为1ns。对于信号c，其上升沿相对于原始信号延时1ns，下降沿相对于原始信号延时2ns，导致信号c相对于原始信号占空比增大，即发生右偏，右偏的量，即偏差值，为1ns。

在一种可能的实现方式中，偏差方向和偏差值检测电路101可以包括：

电平长度测量电路，配置为测量原始信号在周期中的第一高电平长度LH1和第一低电平长度LL1，以及待输出信号在所述周期中的第二高电平长度LH2，所述原始信号为输入至所述占空比偏差补偿电路所在的芯片的信号；

计算电路，配置为根据所述第一高电平长度LH1、所述第一低电平长度LL1和所述第二高电平长度LH2，得到所述偏差方向和所述偏差值。

在一种可能的实现方式中，可计算第一高电平长度和第一低电平长度的平均长度，即LH1+LL1/2

计算第二高电平长度与所述平均长度的差值，即LH2-(LH1+LL1)/2，根据该差值可确定偏差方向和偏差值。例如，该差值的符号可表示偏差方向，例如，该差值为正，代表占空比增大，为负，代表占空比减小。该差值的绝对值可作为偏差值。

以利用计数器来测量为例，图3示出了利用计数器测量占空比的偏差方向和偏差值的示意图。如图3所示，可以设置用于计数的基准信号，可设置基准信号的频率远高于被测量的原始信号频率和待输出信号频率，防止出现采不到信号、导致计算出来的占空比误差过大的情况。可利用基准信号对原始信号CHIPO进行采样，对采集到高电平的基准信号周期数进行计数得到计数值cnt00，对采集到低电平的基准信号周期数进行计数得到计数值cnt01。可利用基准信号对待输出信号进行采样，对采集到高电平的基准信号周期数进行计数得到计数值cntn0(图中未示出)，偏差值和偏差方向的计算公式可以是：

T×(cntn0-(cnt00+cnt01)/2)，其中T为基准信号周期长度。

在一种可能的实现方式中，可以针对原始信号和待输出信号的多个周期进行测量，取测量值在该多个周期中的平均值，作为高低电平长度(或计数值)，以避免测量误差的影响，使测量更准确。

偏差补偿电路102可以是能够根据所述的偏差方向和偏差值对输入所述偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号的任意适当结构。可通过延时器、缓冲器和反相器等器件来实现偏差补偿电路，可通过设置这些器件的占空比偏差方向和偏差值，以及器件的数量和组合方式，来实现所需要的补偿效果。

在一种可能的实现方式中，所述偏差补偿电路可包括多条补偿路径，每条补偿路径对应不同的偏差值和/或偏差方向。每条补偿路径可包括延时器、缓冲器和反相器中的一个或多个。

由于不同的器件的性质不同，会对经过该器件传输的信号产生不同的偏差方向和偏差值，因此，可以选择不同类型的器件或者不同数量的器件构成不同的补偿路径，每条路径具有不同的偏差值和/或偏差方向，这样就可以根据偏差方向和偏差值检测电路101检测到的芯片的待输出信号的占空比的偏差方向和偏差值，选择适当的补偿路径进行补偿。本领域技术人员可以根据实际需要，设置每条路径的偏差方向和偏差值，也可以对每条路径上的器件进行选择来实现该路径的偏差方向和偏差值，本公开对此不作限制。

图4示出了根据本公开实施例的占空比偏差补偿电路的框图。在一种可能的实现方式中，如图4所示，所述偏差补偿电路102包括第一多路选择器1021，所述第一多路选择器1021配置为根据所检测到的偏差方向和偏差值，选择所述多条补偿路径P中的补偿路径，被选中的补偿路径对输入所述偏差补偿电路的待输出信号进行偏差补偿，输出偏差补偿后的信号。

这里，不限制补偿路径的数目。

举例来说，偏差方向和偏差值检测电路101可以将检测的待输出信号的占空比的偏差方向和偏差值转换为第一多路选择器的选择信号S1。例如，可预先设置偏差方向和偏差值(或偏差值的范围)与选择信号S1之间的对应关系。如左偏0-1ns，选择信号为001，左偏1ns-2ns，选择信号为010，等等。第一多路选择器在接收到该选择信号S1后，可选通相应的通路，例如选择信号001，对应路径P1导通，选择信号010，对应路径P2导通，等等，而每条路径预先设置了适当的偏差方向和偏差值，例如路径P1为右偏0.5ns，可对左偏0-1ns的信号进行补偿，路径P2为右偏1.5ns，可对左偏1ns-2ns的信号进行补偿，等等。待输出信号可输入至第一多路选择器的输入端，经由被选通的路径，输出至第一多路选择器的输出端，从而使得待输出信号的偏差方向和偏差值得到了补偿。

以上只是举例，本领域技术人员可根据实际需要设置所检测的偏差方向和变差值与被选择路径的对应关系，以及每条路径的补偿方式等等。

图5示出了根据本公开实施例的占空比偏差补偿电路的框图。在一种可能的实现方式中，所述偏差补偿电路102还包括第二多路选择器1022和第三多路选择器1023；

所述第二多路选择器的输入端接收所述待输出信号，输出端连接所述第一多路选择器的输入端，所述第二多路选择器配置为根据第一选择信号S2选择第一路径P11和第二路径P12中的一个路径传输所述待输出信号，所述第一路径将所述待输出信号输出至所述第二多路选择器的输出端(不经过反相)，所述第二路径将所述待输出信号反相后输出至所述第二多路选择器的输出端；

所述第三多路选择器的输入端连接所述第一多路选择器的输出端，所述第三多路选择器配置为根据第二选择信号S3选择第三路径P33和第四路径P34中的一个路径传输所述第一多路选择器的输出信号，所述第三路径将所述输出信号输出至所述第三多路选择器的输出端(不经过反相)，所述第四路径将所述输出信号反相后输出至所述第三多路选择器的输出端。

当待输出信号需要反相后输出时，可通过第二、第三多路选择器对待输出信号进行反相。此外，可以将第一多路选择器的全部路径设置为同一偏差方向，例如全部为左偏，或者全部为右偏，以全部为左偏为例，这样，如果待输出信号为右偏，则可选择第二多路选择器的第一路径P11，将待输出信号直接输出至第一多路选择器，选择偏差值适当的路径，对该右偏的待输出信号进行左偏方向的补偿，并根据输出信号相位的要求，选择第三多路选择器中的一个路径进行输出。如果待输出信号为左偏，则可选择第二多路选择器的第二路径P12，将待输出信号反相后输出至第一多路选择器，反相后到达第一多路选择器的待输出信号，由于其高低电平反转，因此变为右偏，仍可通过第一多路选择器中的一个路径进行补偿，并根据输出信号相位的要求，选择第三多路选择器中的一个路径进行输出。由此，不但可以提供两种相位的输出信号，还拓展了占空比偏差补偿电路能够补偿的偏差方向的范围。

根据本公开实施例，还提出了一种包含上述占空比偏差补偿电路的芯片，所述占空比偏差补偿电路布置于芯片内部，图6示出了该芯片的框图。如图6所示，所述芯片的待输出信号输入到占空比偏差补偿电路，得到经过占空比偏差补偿后的信号，作为所述芯片的输出信号。

在系统中级联有多个芯片时，可以在级连的各个芯片中均采用上述占空比偏差补偿电路，以避免误差累积带来的危害。

图7a示出了根据本公开实施例的多个芯片级联的示意图，如图7a所示，级联中的芯片CHIP0～CHIPn可以各自包括根据本公开实施例的占空比偏差补偿电路，使得每个芯片的输出信号的占空比偏差得以补偿，避免误差累积。图7b示出了出现占空比误差累积的信号的示意图，图7c示出了经过占空比偏差补偿后的信号的示意图。如图7b所示，在未采用占空比偏差补偿电路的情况下，信号经过级联的各级芯片CHIP0、CHIP1、CHIP2……CHIPn依次传输后，由于各级芯片均发生占空比左偏，高电平长度在每一级逐渐缩短，如此下去，后级芯片的占空比会越来越低，高电平越来越少，导致通信速率降低，甚至最后出现高电平消失，整个系统完全失效的情况。采用了根据本公开实施例的占空比偏差补偿电路之后，如图7c所示，各级芯片的占空比偏差得以补充，信号在逐级传输中占空比保持稳定，保证了系统的可靠性。

需要说明的是，信号的传输方式是多种多样的，例如UART、IIC等，本领域技术人员应理解，本公开实施例适用于各种传输方式。

图8示出了一种占空比偏差补偿方法的流程图，如图8所示，所述方法包括：

S801，使用时序分析工具分析芯片占空比的偏差方向和偏差值；

其中，时序分析工具可以是各种静态或动态时序分析工具，本公开对此不作限制。步骤S801可在芯片仿真阶段进行。

S802，根据所述偏差方向和偏差值在所述芯片中布置相应的器件来补偿所述占空比的偏差方向和偏差值。例如，可选择占空比的偏差方向与所分析的偏差方向相反的器件，来补偿所述占空比的偏差方向和偏差值。

举例来说，可以根据分析的偏差方向和偏差值选择适当的器件或器件组合，使得器件或器件组合总体偏差方向与所分析的偏差方向相反，总体偏差值与所分析的偏差值相似。

通过这种方式，可以根据时序分析的结果，针对芯片的占空比的偏差方向和偏差值在芯片中设置合适的器件进行补偿。

所选择的器件可以包括延时器、缓冲器和反相器中的一个或多个。其器件的选取和组合方式可以根据实际的需要进行，本公开对此不做限制。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (11)

1.一种占空比偏差补偿电路，其特征在于，所述电路设置于芯片中，所述电路包括：

偏差方向和偏差值检测电路，配置为检测所述芯片的待输出信号的占空比的偏差方向和偏差值；

偏差补偿电路，配置为根据所述的偏差方向和偏差值对输入所述占空比偏差补偿电路的所述待输出信号进行偏差补偿，输出偏差补偿后的信号。

2.根据权利要求1所述的电路，其特征在于，所述偏差补偿电路包括多条补偿路径，每条补偿路径对应不同的偏差值和/或偏差方向。

3.根据权利要求2所述的电路，其特征在于，每条补偿路径包括延时器、缓冲器和反相器中的一个或多个。

4.根据权利要求2所述的电路，其特征在于，所述偏差补偿电路包括第一多路选择器，所述第一多路选择器配置为根据所检测到的偏差方向和偏差值，选择所述多条补偿路径中的补偿路径，

被选中的补偿路径对输入所述偏差补偿电路的待输出信号进行偏差补偿，输出偏差补偿后的信号。

5.根据权利要求4所述的电路，其特征在于，所述偏差补偿电路还包括第二多路选择器和第三多路选择器；

所述第二多路选择器的输入端接收所述待输出信号，输出端连接所述第一多路选择器的输入端，所述第二多路选择器配置为根据第一选择信号选择第一路径和第二路径中的一个路径传输所述待输出信号，所述第一路径将所述待输出信号输出至所述第二多路选择器的输出端，所述第二路径将所述待输出信号反相后输出至所述第二多路选择器的输出端；

所述第三多路选择器的输入端连接所述第一多路选择器的输出端，所述第三多路选择器配置为根据第二选择信号选择第三路径和第四路径中的一个路径传输所述第一多路选择器的输出信号，所述第三路径将所述输出信号输出至所述第三多路选择器的输出端，所述第四路径将所述输出信号反相后输出至所述第三多路选择器的输出端。

6.根据权利要求1所述的电路，其特征在于，偏差方向和偏差值检测电路，包括：

电平长度测量电路，配置为测量原始信号在周期中的第一高电平长度和第一低电平长度，以及待输出信号在所述周期中的第二高电平长度，所述原始信号为输入至所述占空比偏差补偿电路所在的芯片的信号；

计算电路，配置为根据所述第一高电平长度、所述第一低电平长度和所述第二高电平长度，得到所述偏差方向和所述偏差值。

7.根据权利要求6所述的电路，其特征在于，所述计算电路进一步配置为：

计算第一高电平长度和第一低电平长度的平均长度；

计算第二高电平长度与所述平均长度的差值；

根据所述差值得到所述偏差方向和偏差值。

8.一种包含权利要求1-7任一项所述的占空比偏差补偿电路的芯片，所述占空比偏差补偿电路布置于芯片内部，其特征在于，

所述芯片的待输出信号输入到占空比偏差补偿电路，得到经过占空比偏差补偿后的信号，作为所述芯片的输出信号。

9.一种占空比偏差补偿方法，其特征在于，所述方法包括：

使用时序分析工具分析芯片占空比的偏差方向和偏差值；

根据所述偏差方向和偏差值在所述芯片中布置相应的器件来补偿所述占空比的偏差方向和偏差值。

10.根据权利要求9所述的方法，其特征在于，根据所述偏差方向和偏差值在所述芯片中布置相应的器件来补偿所述占空比的偏差方向和偏差值，包括：

选择占空比的偏差方向与所分析的偏差方向相反的器件，来补偿所述占空比的偏差方向和偏差值。

11.根据权利要求9或10所述的方法，其特征在于，所述器件包括延时器、缓冲器和反相器中的一个或多个。

Images