CN111262598B - 一种复杂基带信号重构处理方法及装置 - Google Patents

一种复杂基带信号重构处理方法及装置 Download PDF

Info

Publication number
CN111262598B
CN111262598B CN202010127813.2A CN202010127813A CN111262598B CN 111262598 B CN111262598 B CN 111262598B CN 202010127813 A CN202010127813 A CN 202010127813A CN 111262598 B CN111262598 B CN 111262598B
Authority
CN
China
Prior art keywords
component
phase
interpolation
signal
reconstruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010127813.2A
Other languages
English (en)
Other versions
CN111262598A (zh
Inventor
蒋千军
汤茂林
王延芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jiuzhou Electric Group Co Ltd
Original Assignee
Sichuan Jiuzhou Electric Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Jiuzhou Electric Group Co Ltd filed Critical Sichuan Jiuzhou Electric Group Co Ltd
Priority to CN202010127813.2A priority Critical patent/CN111262598B/zh
Publication of CN111262598A publication Critical patent/CN111262598A/zh
Application granted granted Critical
Publication of CN111262598B publication Critical patent/CN111262598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种复杂基带信号重构处理方法及装置，所述方法包括：采用重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；所述数字基带数据生成模块生成指定符号速率的数据，该数据经多级内插滤波器升采样至系统时钟频率，再由N相DUC组件对升采样后的数据内插得到并行的N路基带信号，该N路基带信号经N相信号合并组件进行信号合并后输出至D/A转换组件，由D/A转换组件转换成模拟信号并输出。本发明中所有滤波器系数均可实现用户配置，可根据需要配置相应的参数，能实现动态配置重构。

Description

一种复杂基带信号重构处理方法及装置
技术领域
本发明涉及信号处理技术领域，尤其是一种复杂基带信号重构处理方法及装置。
背景技术
电子战装备的作战对象是迅速发展变化着的敌方电子技术、军事电子系统及电子化的武器装备。电子战装备的测试验证，评估电子战装备的电子战能力和作战效能显得尤为重要。对于战场复杂CNI(通信、导航、识别)信号环境的信号类型来说，主要包括了卫星通信信号、战术通信信号、数据链信号、导航信号及识别信号等。对于电子战装备CNI系统内部存在大量的多源交互信息，具体体现在信号发送时刻和发送频率各不相同。为了适应未来电子战装备测试验证需求，如何实现复杂基带信号的上变频处理是关键。
现阶段的数字基带信号的实现，只能针对特定类型的基带信号，用户不能实现动态配置，信道是独占的。所有系数均不可实现用户配置，不可根据需要配置相应的参数，更不能实现动态配置重构。
发明内容
本发明所要解决的技术问题是：针对上述存在的问题，提供一种复杂基带信号重构处理方法及装置。
本发明提供的一种复杂基带信号重构处理方法，包括：采用重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；所述数字基带数据生成模块生成指定符号速率的数据，该数据经多级内插滤波器升采样至系统时钟频率，再由N相DUC组件对升采样后的数据内插得到并行的N路基带信号，该N路基带信号经N相信号合并组件进行信号合并后输出至D/A转换组件，由D/A转换组件转换成模拟信号并输出。
进一步地，所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制的步骤如下：
S1：读取预置在FPGA内的重构控制参数；所述重构控制参数包括但不限于多级内插滤波器的参数，以及N相DUC组件参数；
S2：重构控制模块对各待配置组件产生配置开始信号，各待配置组件准备；
S3：重构控制模块根据读取出的各重构控制参数，通过组件端口分别对应进行参数交互；
S4：各待配置组件根据传输的重构控制参数进行对应配置；
S5：各待配置组件配置完成后，产生配置完成信号；
S6：重构控制模块接收完各组件返回的配置完成信号，整个重构配置过程完成。
S7：当需要通过重构控制模块重新进行重构时，重新进行步骤S1-S6即可。
进一步地，所述多级内插滤波器包括依次连接的内插组件0、内插组件1和内插组件2；所述内插组件0采用成形滤波器形式；所述内插组件1采用FIR内插滤波器；所述内插组件2采用小数倍内插滤波器。
进一步地，所述内插组件0采用的成形滤波器为升余弦滤波器。
进一步地，所述内插组件1采用的FIR内插滤波器的截止频率取为1/upsample_rate,并设置滤波器群延时为m；upsample_rate表示新的采样率。
进一步地，所述内插组件2采用基于时变滤波器系数的小数倍内插滤波器，其阶数为D阶：
D＝K*P
其中，K表示D/A转换组件的单路数据为K位；P为2的幂次方，表示需要实现P倍内插。
进一步地，所述N相DUC组件设置在多级内插滤波器的最后一级中，用于实现将XMSa/s的数据流Y倍内插至ZMSa/s，其中X、Y、Z需满足Z＝X*Y；所述N相DUC组件采用Y相滤波器组实现。
进一步地，所述N相信号合并组件进行信号合并的方法为：将N相DUC组件输出的N路基带信号分别与Y个相位的正弦波相乘并完成I、Q求和。
进一步地，所述数字基带数据生成模块、内插组件0、内插组件1、内插组件2、N相DUC组件、N相信号合并组件、以及重构控制模块均基于可编程逻辑器件FPGA采用VHDL语言编程实现。
本发明还提供一种复杂基带信号重构处理装置，包括依次连接的获取模块、信号处理模块和显示模块；
所述获取模块用于接收外部的用户指令；
所述信号处理模块包括重构控制模块，以及依次设置的数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件；所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；
所述显示模块用于配合获取模块实现所述复杂基带信号重构处理装置的人机交互。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1、本发明中，所有滤波器系数均可实现用户配置，可根据需要配置相应的参数，能实现动态配置重构。
2、本发明中的所有组件，即数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件、以及重构控制模块均可基于可编程逻辑器件FPGA采用VHDL语言编程实现，实现全流水线方式，可并行执行，速率快，满足使用要求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明的复杂基带信号重构处理方法的系统架构图。
图2为本发明的多级内插滤波器内插处理示例。
图3为本发明的复杂基带信号重构处理装置的结构图。
附图标记：501-获取模块、502-信号处理模块、503-显示模块。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
如图1所示，本实施例提供的一种复杂基带信号重构处理方法，所述方法包括：采用重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；所述数字基带数据生成模块生成指定符号速率的数据，该数据经多级内插滤波器升采样至系统时钟频率，再由N相DUC组件对升采样后的数据内插得到并行的N路基带信号，该N路基带信号经N相信号合并组件进行信号合并后输出至D/A转换组件，由D/A转换组件转换成模拟信号并输出。
1、多级内插滤波器
所述多级内插滤波器实现变速率内插的方法，用于将指定符号速率的数据升采样至系统时钟频率，在工程实例中一般采用三级。各级内插滤波器系数可由重构控制模块根据用户输入符号速率在后台自动计算产生，并下发至各级内插滤波器组件，存储于相应的RAM中。在本实施例中所述多级内插滤波器包括依次连接的内插组件0、内插组件1和内插组件2。
(1)内插组件0
所述内插组件0采用成形滤波器形式，可在消除码间干扰和实现最佳检测的前提下，压缩信号带宽，提高频谱利用率。一般工程上，在通信系统中，所述内插组件0采用的成形滤波器为升余弦滤波器。
(2)内插组件1
所述内插组件1采用FIR内插滤波器，截止频率取为1/upsample_rate,并设置滤波器群延时为m，一般取m＝7；upsample_rate表示新的采样率，也就是需要升采样达到的系统时钟频率。
(3)内插组件2,
考虑到数据的符号速率往往与基带处理单元的系统工作时钟不构成整数倍关系，因此所述内插组件2采用小数倍内插滤波器。
进一步地，考虑到为了保证信号质量，所述内插组件2采用基于时变滤波器系数的小数倍内插滤波器。考虑到D/A转换组件的单路数据为K位，需要实现P倍内插，因此选择的基于时变滤波器系数的小数倍内插滤波器阶数为D阶：
D＝K*P
其中，K表示D/A转换组件的单路数据为K位；P为2的幂次方，表示需要实现P倍内插。内插组件2可以采用大规模可编程逻辑器件FPGA实现，可将D阶系数存储于RAM区，访问时间快，实时性强。
如图2所示的多级内插滤波器内插处理示例：五角星表示整数倍内插滤波输出的采样值，圆点表示将该采样值进行高倍(P＝14倍)内插后的采样值，方形点为系统钟采样时刻对应的理想采样值。近似处理就是利用接近方形点采样值的圆形点采样值进行等效，得到的实际信号与理想信号存在一定误差，但随着高倍内插的内插倍数增加，其误差越小。
2、N相DUC组件
所述N相DUC组件设置在多级内插滤波器的最后一级(内插组件2)中，也就是基带信号内插处理的最后一级中，用于实现将XMSa/s(单位为MSa/s)的数据流Y倍内插至ZMSa/s，其中X、Y、Z需满足Z＝X*Y。由于内插后速率已超出大规模可编程逻辑器件FPGA支持的工作速率，因此，所述N相DUC组件采用Y相(与Y倍对应)滤波器组实现。假设内插滤波器抽头系数为：h(0)，h(1)，…，h(4m+3)(滤波器抽头数不足Ym+5，最后以0补足)，每组Y相滤波器工作速率仅为内插前数据速率XMSa/s。
3、N相信号合并组件
所述N相信号合并组件进行信号合并的方法为：将N相DUC组件输出的N路基带信号分别与Y个(与Y倍对应)相位的正弦波相乘并完成I、Q求和。经过N相信号合并组件进行信号合并后，通过大规模可编程逻辑器件FPGA芯片的SERDES接口拼接为ZMHz的数据输出至D/A转组件。拼接后的数据排列顺序为Z(n)，Z(n+1)，Z(n+2)，Z(n+3)……,n为自然数。
4、D/A转换组件
所述D/A转换组件采用高速、高带宽、高精度的D/A转换组件，满足系统使用。
5、重构控制模块
所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理。
具体步骤如下：
S1：读取预置在FPGA内的重构控制参数；所述重构控制参数包括但不限于多级内插滤波器的参数，以及N相DUC组件参数；
S2：重构控制模块对各待配置组件产生配置开始信号，各待配置组件准备；
S3：重构控制模块根据读取出的各重构控制参数，通过组件端口分别对应进行参数交互；
S4：各待配置组件根据传输的重构控制参数进行对应配置；
S5：各待配置组件配置完成后，产生配置完成信号；
S6：重构控制模块接收完各组件返回的配置完成信号，整个重构配置过程完成。
S7：当需要通过重构控制模块重新进行重构时，重新进行步骤S1-S6即可。
在本实施例中，数字基带数据生成模块、内插组件0、内插组件1、内插组件2、N相DUC组件、N相信号合并组件、以及重构控制模块均基于可编程逻辑器件FPGA采用VHDL语言编程实现，实现全流水线方式，可并行执行，速率快，满足使用要求。
如图3所示，本实施例还提供一种复杂基带信号重构处理装置，包括依次连接的获取模块501、信号处理模块502和显示模块503；
所述获取模块501用于接收外部的用户指令；
所述信号处理模块502包括重构控制模块，以及依次设置的数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件；所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；
所述显示模块503用于配合获取模块实现所述复杂基带信号重构处理装置的人机交互。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种复杂基带信号重构处理方法，其特征在于，所述方法包括：采用重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；所述数字基带数据生成模块生成指定符号速率的数据，该数据经多级内插滤波器升采样至系统时钟频率，再由N相DUC组件对升采样后的数据内插得到并行的N路基带信号，该N路基带信号经N相信号合并组件进行信号合并后输出至D/A转换组件，由D/A转换组件转换成模拟信号并输出。
2.根据权利要求1所述的复杂基带信号重构处理方法，其特征在于，所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制的步骤如下：
S1：读取预置在FPGA内的重构控制参数；所述重构控制参数包括但不限于多级内插滤波器的参数，以及N相DUC组件参数；
S2：重构控制模块对各待配置组件产生配置开始信号，各待配置组件准备；
S3：重构控制模块根据读取出的各重构控制参数，通过组件端口分别对应进行参数交互；
S4：各待配置组件根据传输的重构控制参数进行对应配置；
S5：各待配置组件配置完成后，产生配置完成信号；
S6：重构控制模块接收完各组件返回的配置完成信号，整个重构配置过程完成；
S7：当需要通过重构控制模块重新进行重构时，重新进行步骤S1-S6即可。
3.根据权利要求1所述的复杂基带信号重构处理方法，其特征在于，所述多级内插滤波器包括依次连接的内插组件0、内插组件1和内插组件2；所述内插组件0采用成形滤波器形式；所述内插组件1采用FIR内插滤波器；所述内插组件2采用小数倍内插滤波器。
4.根据权利要求3所述的复杂基带信号重构处理方法，其特征在于，所述内插组件0采用的成形滤波器为升余弦滤波器。
5.根据权利要求3所述的复杂基带信号重构处理方法，其特征在于，所述内插组件1采用的FIR内插滤波器的截止频率取为1/upsample_rate,并设置滤波器群延时为m；upsample_rate表示新的采样率。
6.根据权利要求3所述的复杂基带信号重构处理方法，其特征在于，所述内插组件2采用基于时变滤波器系数的小数倍内插滤波器，其阶数为D阶：
D＝K*P
其中，K表示D/A转换组件的单路数据为K位；P为2的幂次方，表示需要实现P倍内插。
7.根据权利要求1所述的复杂基带信号重构处理方法，其特征在于，所述N相DUC组件设置在多级内插滤波器的最后一级中，用于实现将XMSa/s的数据流Y倍内插至ZMSa/s，其中X、Y、Z需满足Z＝X*Y；所述N相DUC组件采用Y相滤波器组实现。
8.根据权利要求1所述的复杂基带信号重构处理方法，其特征在于，所述N相信号合并组件进行信号合并的方法为：将N相DUC组件输出的N路基带信号分别与Y个相位的正弦波相乘并完成I、Q求和。
9.根据权利要求1-8任一项所述的复杂基带信号重构处理方法，其特征在于，所述数字基带数据生成模块、内插组件0、内插组件1、内插组件2、N相DUC组件、N相信号合并组件、以及重构控制模块均基于可编程逻辑器件FPGA采用VHDL语言编程实现。
10.一种复杂基带信号重构处理装置，其特征在于，包括依次连接的获取模块、信号处理模块和显示模块；
所述获取模块用于接收外部的用户指令；
所述信号处理模块包括重构控制模块，以及依次设置的数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件；所述重构控制模块实现数字基带数据生成模块、多级内插滤波器、N相DUC组件、N相信号合并组件和D/A转换组件的交互控制，通过接收外部的用户指令，再控制相应的组件，使系统达到复杂基带信号重构处理；
所述显示模块用于配合获取模块实现所述复杂基带信号重构处理装置的人机交互。
CN202010127813.2A 2020-02-28 2020-02-28 一种复杂基带信号重构处理方法及装置 Active CN111262598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010127813.2A CN111262598B (zh) 2020-02-28 2020-02-28 一种复杂基带信号重构处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010127813.2A CN111262598B (zh) 2020-02-28 2020-02-28 一种复杂基带信号重构处理方法及装置

Publications (2)

Publication Number Publication Date
CN111262598A CN111262598A (zh) 2020-06-09
CN111262598B true CN111262598B (zh) 2021-01-26

Family

ID=70954855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010127813.2A Active CN111262598B (zh) 2020-02-28 2020-02-28 一种复杂基带信号重构处理方法及装置

Country Status (1)

Country Link
CN (1) CN111262598B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188804B1 (en) * 1998-05-18 2001-02-13 Eastman Kodak Company Reconstructing missing pixel information to provide a full output image
CN105493497A (zh) * 2013-07-01 2016-04-13 巴科股份有限公司 用于流送环境中的高效视频处理的方法和处理器
CN106249215A (zh) * 2016-07-22 2016-12-21 华南理工大学 一种任意倍升采样超声相控阵信号分辨力提高方法
CN106992831A (zh) * 2017-04-14 2017-07-28 中国航空无线电电子研究所 一种通信网络时间同步设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798724A (en) * 1996-02-14 1998-08-25 Harris Corporation Interpolating digital to analog converter architecture for improved spurious signal suppression
US7392032B2 (en) * 2005-12-30 2008-06-24 L3 Communications Corporation Modular ASIC with crosspoint switch
CN201087947Y (zh) * 2007-07-10 2008-07-16 京信通信系统（中国）有限公司 多通道数字上变频系统
CN101360087B (zh) * 2008-09-18 2010-09-29 清华大学 基带成形srrc数字滤波器的低复杂度实现装置及方法
CN104135310B (zh) * 2014-08-13 2017-11-21 中国科学院上海微系统与信息技术研究所 一种适用于e波段无线传输系统的滤波装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188804B1 (en) * 1998-05-18 2001-02-13 Eastman Kodak Company Reconstructing missing pixel information to provide a full output image
CN105493497A (zh) * 2013-07-01 2016-04-13 巴科股份有限公司 用于流送环境中的高效视频处理的方法和处理器
CN106249215A (zh) * 2016-07-22 2016-12-21 华南理工大学 一种任意倍升采样超声相控阵信号分辨力提高方法
CN106992831A (zh) * 2017-04-14 2017-07-28 中国航空无线电电子研究所 一种通信网络时间同步设备

Also Published As

Publication number Publication date
CN111262598A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN107636965B (zh) 稀疏级联积分梳滤波器
Yeung et al. The design and multiplier-less realization of software radio receivers with reduced system delay
CN101257482B (zh) 数字基带可变速率转换调制系统的实现方法和实现装置
CN107169244B (zh) 一种机电-电磁暂态混合仿真接口系统及方法
Dolecek et al. Design of efficient multiplierless modified cosine-based comb decimation filters: Analysis and implementation
CN104506161A (zh) 复系数希尔伯特带通滤波器分数倍采样率转换方法
CN110365351B (zh) 一种基于滤波器复用架构实现信道化接收的方法及装置
CN111262598B (zh) 一种复杂基带信号重构处理方法及装置
CN102891662B (zh) 一种通用的速率下变换、上变换装置及方法
US7283076B1 (en) Digital non-integer sample/hold implemented using virtual filtering
EP2899935A1 (en) Peak elimination device and method for multicarrier baseband
Eghbali et al. A multimode transmultiplexer structure
WO2014039359A1 (en) Optical communication transmitter system
Sheikh et al. Linear programming design of coefficient decimation FIR filters
CN202043074U (zh) 可配置数字下变频器
Jiang et al. Design and realization of FPGA-based DRFM with high instantaneous bandwidth
Hunter et al. Wideband digital downconverters for synthetic instrumentation
Harris et al. Multi-resolution PR NMDFBs for programmable variable bandwidth filter in wideband digital transceivers
Varghese et al. Design of computationally efficient ifir based filter structure for digital channelizer
CN114024553B (zh) 多通道基带至射频的上变频方法、系统及电子设备
Schmidt-Knorreck et al. Hardware optimized sample rate conversion for software defined radio
CN114337764B (zh) 一种基于多相dft数字信道化接收机的普适性方法及系统
CN112187215B (zh) 一种级联半带插值滤波器结构
Hunter et al. Direct if synthesis of vector modulated signals using real-time signal processing
Varghese et al. Design of Reconfigurable Filter Structure Based on FRM for Wideband Channelizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant