CN111259014A - 一种fpga的单向链表数据存储方法及系统 - Google Patents

一种fpga的单向链表数据存储方法及系统 Download PDF

Info

Publication number
CN111259014A
CN111259014A CN202010079637.XA CN202010079637A CN111259014A CN 111259014 A CN111259014 A CN 111259014A CN 202010079637 A CN202010079637 A CN 202010079637A CN 111259014 A CN111259014 A CN 111259014A
Authority
CN
China
Prior art keywords
data
chip
data packet
fpga
linked list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010079637.XA
Other languages
English (en)
Other versions
CN111259014B (zh
Inventor
王凯
张贞雷
魏红杨
邹晓峰
吕垣森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010079637.XA priority Critical patent/CN111259014B/zh
Publication of CN111259014A publication Critical patent/CN111259014A/zh
Application granted granted Critical
Publication of CN111259014B publication Critical patent/CN111259014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/22—Indexing; Data structures therefor; Storage structures
    • G06F16/2228—Indexing structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2455—Query execution
    • G06F16/24552—Database cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/24569—Query processing with adaptation to specific hardware, e.g. adapted for using GPUs or SSDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Human Computer Interaction (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种FPGA的单向链表数据存储方法及系统，包括：将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；将FPGA的寄存器地址配置为单向链表的索引地址；将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。本发明构建了单向链表的内存分配结构，节省了配置信息对寄存器的资源占用，解决了单模块寄存器资源紧张的问题。

Description

一种FPGA的单向链表数据存储方法及系统
技术领域
本发明属于芯片数据流控技术领域，具体涉及一种FPGA的单向链表数据存储方法及系统。
背景技术
链表是一种数据结构，在内存中通过节点记录内存地址而相互链接形成一条链的储存方式。相比数组而言，链表在内存中不需要连续的区域，只需要每一个节点都能够记录下一个节点的内存地址，通过引用进行查找，这样的特点也就造就了链表增删操作时间消耗很小，而查找遍历时间消耗很大的特点。
FPGA具有速度快、效率高、灵活稳定、集成度高等优点，所以在硬件逻辑验证与设计中是十分必要的，目前FPGA芯片内经常需要缓存一些管理数据包，数据包内包含FPGA芯片需要读取的数据和数据包的配置信息，PPGA芯片主要包含了可编程逻辑模块、固定功能逻辑模块(如乘法器)的数目及存储器(如嵌入式RAM)，其中，FPGA的基本可编程逻辑单元是由查找表和寄存器组成的。
现有技术FPGA读取时存在以下缺陷：FPGA片内的缓存小，不能在片内存储大量数据；FPGA片外的缓存大，但是片内模块不方便直接管理片外的缓存数据；FPGA在应用时并行操作较多，但是提高工作效率一般，直接读取数据时会降低CPU的效率。
发明内容
针对现有技术的上述不足，本发明提供一种FPGA的单向链表数据存储方法及系统，以解决上述技术问题。
第一方面，本发明提供一种FPGA的单向链表数据存储方法，包括：
将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
将FPGA的寄存器地址配置为单向链表的索引地址；
将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
进一步的，所述方法还包括：
根据FPGA的存储数据读取指令获取寄存器地址；
根据所述寄存器地址索引到待测数据包所在的RAM节点，并读取待测数据包的配置信息；
根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
进一步的，所述方法还包括：
CPU通过总线读取待测数据包的配置信息；
DAM通过DMA交互模块读取待测数据包的数据。
进一步的，所述方法还包括：
将所述单向链表的第一个片内RAM节点配置为链表头；
所述链表头内输入链表配置信息。
进一步的，所述数据配置信息包括：数据包大小、数据包数量、数据包是否校验信息和数据校验位。
进一步的，所述链表配置信息包括的单向链表的数据类型，传输通道，优先级，路由信息和目的地址。
第二方面，本发明提供一种FPGA的单向链表数据存储系统，包括：
结构分配单元，配置用于将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
寄存器配置单元，配置用于将FPGA的寄存器地址配置为单向链表的索引地址；
数据存储单元，配置用于将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
进一步的，所述系统还包括：
读取指令单元，配置用于根据FPGA的存储数据读取指令获取寄存器地址；
地址索引单元，配置用于根据所述寄存器地址索引到待测数据包所在的片内RAM节点，并读取待测数据包的配置信息；
数据读取单元，配置用于根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
进一步的，所述系统还包括：
表头配置单元，配置用于将所述单向链表的第一个片内RAM节点配置为链表头；
表头信息输入单元，配置用于所述链表头内输入链表配置信息。
本发明的有益效果在于，
本发明提供的一种FPGA的单向链表数据存储方法及系统，构建了单向链表形式的内存节点，在片内RAM节点上获取配置信息，节省了配置信息对寄存器的资源占用，解决了单模块寄存器资源紧张的问题；采用链表的方式形成流水线操作，每个节点即阶段，执行不同的操作，并且按照顺序自动执行，提高了数据读取的工作效率；采用链表结合硬件结构的方式，对缓存空间采用分布式节点分布式，占用资源多的数据部分缓存到片外DDR内，极大地降低了片内资源的消耗；通过DMA读取片外DDR内缓存的数据，减少了CPU的工作负担。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
下面对本发明中出现的关键术语进行解释。
DDR：双倍速率同步动态随机存储器。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种FPGA的单向链表数据存储系统。
如图1所示，该方法100包括：
步骤110，将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
步骤120，将FPGA的寄存器地址配置为单向链表的索引地址；
步骤130，将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
可选地，作为本发明一个实施例，所述方法还包括：
根据FPGA的存储数据读取指令获取寄存器地址；
根据所述寄存器地址索引到待测数据包所在的RAM节点，并读取待测数据包的配置信息；
根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
可选地，作为本发明一个实施例，所述方法还包括：
CPU通过总线读取待测数据包的配置信息；
DAM通过DMA交互模块读取待测数据包的数据。
可选地，作为本发明一个实施例，所述方法还包括：
将所述单向链表的第一个片内RAM节点配置为链表头；
所述链表头内输入链表配置信息。
可选地，作为本发明一个实施例，所述数据配置信息包括：数据包大小、数据包数量、数据包是否校验信息和数据校验位。
进一步的，所述链表配置信息包括的单向链表的数据类型，传输通道，优先级，路由信息和目的地址。
为了便于对本发明的理解，下面以本发明一种FPGA的单向链表数据存储方法的原理，结合实施例中对一种FPGA内存进行管理的过程，对本发明提供的一种FPGA的单向链表数据存储方法做进一步的描述。
具体的，所述FPGA的单向链表数据存储方法包括：
S1、将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
为增大FPGA芯片外的片外DDR FPGA芯片内的片内RAM和，构建了单向链表形式的，采用链表结合硬件结构的方式，对缓存空间采用分布式节点分布式，
形成流水线操作，每个节点即阶段，执行不同的操作，并且按照顺序自动执行，提高了数据读取的工作效率；
S2、将FPGA的寄存器地址配置为单向链表的索引地址；
寄存器为FPGA内的寄存器模块，所述寄存器内存有第一步索引链表的地址，通过设置寄存器地址，可开启单向链表的流水线操作；所述流水线操作为节点依照指针依次索引，每个节点执行不同的操作，并且按照片内RAM节点指针索引片外DDR节点、片外DDR节点指针索引片内的RAM节点的顺序自动执行，提高了数据读取的工作效率；
S3、将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。FPGA芯片内的片内RAM读取速率快，将占用资源小的信息缓存到片内RAM，将占用资源大的信息缓存到片外DDR，节省了配置信息对寄存器的资源占用，解决了单模块寄存器资源紧张的问题。
如图2示，该系统200包括：
结构分配单元210，配置用于将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
寄存器配置单元220，配置用于将FPGA的寄存器地址配置为单向链表的索引地址；
数据存储单元230，配置用于将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
可选地，作为本发明一个实施例，所述系统还包括：
读取指令单元，配置用于根据FPGA的存储数据读取指令获取寄存器地址；
地址索引单元，配置用于根据所述寄存器地址索引到待测数据包所在的片内RAM节点，并读取待测数据包的配置信息；
数据读取单元，配置用于根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
可选地，作为本发明一个实施例，所述系统还包括：
表头配置单元，配置用于将所述单向链表的第一个片内RAM节点配置为链表头；
表头信息输入单元，配置用于所述链表头内输入链表配置信息。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (9)

1.一种FPGA的单向链表数据存储方法，其特征在于，包括：
将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
将FPGA的寄存器地址配置为单向链表的索引地址；
将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
2.根据权利要求1所述的一种FPGA的单向链表数据存储方法，其特征在于，所述方法还包括：
根据FPGA的存储数据读取指令获取寄存器地址；
根据所述寄存器地址索引到待测数据包所在的RAM节点，并读取待测数据包的配置信息；
根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
3.根据权利要求2所述的一种FPGA的单向链表数据存储方法，其特征在于，所述方法还包括：
CPU通过总线读取待测数据包的配置信息；
DAM通过DMA交互模块读取待测数据包的数据。
4.根据权利要求1所述的一种FPGA的单向链表数据存储方法，其特征在于，所述方法还包括：
将所述单向链表的第一个片内RAM节点配置为链表头；
所述链表头内输入链表配置信息。
5.根据权利要求1述的一种FPGA的单向链表数据存储方法，其特征在于，所述数据配置信息包括：数据包大小、数据包数量、数据包是否校验信息和数据校验位。
6.根据权利要求3所述的一种FPGA的单向链表数据存储方法，其特征在于，所述链表配置信息包括的单向链表的数据类型，传输通道，优先级，路由信息和目的地址。
7.一种FPGA的单向链表数据存储系统，其特征在于，包括：
结构分配单元，配置用于将片内RAM和片外DDR均划分为多个节点，将片内RAM节点和片外DDR节点依次构建成FPGA的单向链表，并设置节点的指针；
寄存器配置单元，配置用于将FPGA的寄存器地址配置为单向链表的索引地址；
数据存储单元，配置用于将数据包的配置信息缓存到片内RAM节点，所述数据包的数据缓存到片外DDR节点。
8.根据权利要求7所述的一种FPGA的单向链表数据存储系统，其特征在于，所述系统还包括：
读取指令单元，配置用于根据FPGA的存储数据读取指令获取寄存器地址；
地址索引单元，配置用于根据所述寄存器地址索引到待测数据包所在的片内RAM节点，并读取待测数据包的配置信息；
数据读取单元，配置用于根据片内RAM节点的指针索引到片外DDR节点，并读取待测数据包的数据。
9.根据权利要求7所述的一种FPGA的单向链表数据存储系统，其特征在于，所述系统还包括：
表头配置单元，配置用于将所述单向链表的第一个片内RAM节点配置为链表头；
表头信息输入单元，配置用于所述链表头内输入链表配置信息。
CN202010079637.XA 2020-02-04 2020-02-04 一种fpga的单向链表数据存储方法及系统 Active CN111259014B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010079637.XA CN111259014B (zh) 2020-02-04 2020-02-04 一种fpga的单向链表数据存储方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010079637.XA CN111259014B (zh) 2020-02-04 2020-02-04 一种fpga的单向链表数据存储方法及系统

Publications (2)

Publication Number Publication Date
CN111259014A true CN111259014A (zh) 2020-06-09
CN111259014B CN111259014B (zh) 2023-01-10

Family

ID=70951066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010079637.XA Active CN111259014B (zh) 2020-02-04 2020-02-04 一种fpga的单向链表数据存储方法及系统

Country Status (1)

Country Link
CN (1) CN111259014B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535716A (zh) * 2021-06-23 2021-10-22 浙江浙大中控信息技术有限公司 一种高效的数据存储及查询管理方法
CN115328922A (zh) * 2022-10-10 2022-11-11 北京紫光芯能科技有限公司 用于单向链表的数据管理方法、装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594299A (zh) * 2009-05-20 2009-12-02 清华大学 基于链表的交换网络中队列缓冲管理方法
CN102185833A (zh) * 2011-03-30 2011-09-14 无锡众志和达存储技术有限公司 一种基于fpga的fc i/o并行处理方法
CN103678172A (zh) * 2013-12-25 2014-03-26 Tcl集团股份有限公司 一种本地数据缓存管理方法及装置
CN105302739A (zh) * 2014-07-21 2016-02-03 深圳市中兴微电子技术有限公司 一种内存管理方法和装置
CN105812291A (zh) * 2016-03-07 2016-07-27 北京左江科技有限公司 一种动态缓存管理方法
CN106209681A (zh) * 2016-06-28 2016-12-07 华为技术有限公司 一种队列管理方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594299A (zh) * 2009-05-20 2009-12-02 清华大学 基于链表的交换网络中队列缓冲管理方法
CN102185833A (zh) * 2011-03-30 2011-09-14 无锡众志和达存储技术有限公司 一种基于fpga的fc i/o并行处理方法
CN103678172A (zh) * 2013-12-25 2014-03-26 Tcl集团股份有限公司 一种本地数据缓存管理方法及装置
CN105302739A (zh) * 2014-07-21 2016-02-03 深圳市中兴微电子技术有限公司 一种内存管理方法和装置
CN105812291A (zh) * 2016-03-07 2016-07-27 北京左江科技有限公司 一种动态缓存管理方法
CN106209681A (zh) * 2016-06-28 2016-12-07 华为技术有限公司 一种队列管理方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535716A (zh) * 2021-06-23 2021-10-22 浙江浙大中控信息技术有限公司 一种高效的数据存储及查询管理方法
CN113535716B (zh) * 2021-06-23 2024-05-24 浙江中控信息产业股份有限公司 一种高效的数据存储及查询管理方法
CN115328922A (zh) * 2022-10-10 2022-11-11 北京紫光芯能科技有限公司 用于单向链表的数据管理方法、装置及系统
CN115328922B (zh) * 2022-10-10 2022-12-30 北京紫光芯能科技有限公司 用于单向链表的数据管理方法、装置及系统

Also Published As

Publication number Publication date
CN111259014B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
CN110674053B (zh) Ssd数据存储节点管理方法、装置、计算机设备及存储介质
CN104156380A (zh) 一种分布式存储器哈希索引方法及系统
CN101751980B (zh) 基于存储器知识产权核的嵌入式可编程存储器
CN111259014B (zh) 一种fpga的单向链表数据存储方法及系统
CN103647850B (zh) 一种分布式版本控制系统的数据处理方法、设备及系统
CN104462225A (zh) 一种数据读取的方法、装置及系统
CN105573711B (zh) 一种数据缓存方法及装置
CN110119304B (zh) 一种中断处理方法、装置及服务器
WO2023000536A1 (zh) 一种数据处理方法、系统、设备以及介质
US9292549B2 (en) Method and system for index serialization
CN104657435A (zh) 一种应用数据的存储管理方法和网络管理系统
WO2024055571A1 (zh) 一种namespace设置方法、装置及可读存储介质
CN110943883B (zh) 网络流量统计方法、系统、网关及计算机可读存储介质
CN105335323A (zh) 一种数据突发的缓存装置和方法
CN111506552B (zh) 一种树状结构的动态数据库设计方法及系统
CN106294423A (zh) 数据库分表的写入方法及装置
CN103222286A (zh) 路由交换装置、网络交换系统和路由交换方法
CN108664518A (zh) 一种实现查表处理的方法及装置
US8645620B2 (en) Apparatus and method for accessing a memory device
CN116301667B (zh) 一种数据库系统，数据访问方法、装置、设备及存储介质
WO2021227789A1 (zh) 存储空间的分配方法、装置、终端及计算机可读存储介质
WO2024078006A1 (zh) 芯片的地址重构方法、装置以及电子设备、存储介质
CN115249057A (zh) 用于图形节点采样的系统和由计算机实现的方法
CN107003932A (zh) 多核处理器系统的缓存目录处理方法和目录控制器
CN116457751A (zh) 一种写数据通路结构和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant