CN111258836A - 一种多功能车辆总线一致性测试装置及方法 - Google Patents
一种多功能车辆总线一致性测试装置及方法 Download PDFInfo
- Publication number
- CN111258836A CN111258836A CN202010137303.3A CN202010137303A CN111258836A CN 111258836 A CN111258836 A CN 111258836A CN 202010137303 A CN202010137303 A CN 202010137303A CN 111258836 A CN111258836 A CN 111258836A
- Authority
- CN
- China
- Prior art keywords
- test
- circuit module
- circuit
- fpga
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 335
- 238000000034 method Methods 0.000 title claims description 62
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 238000004891 communication Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 45
- 238000005259 measurement Methods 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 22
- 238000003780 insertion Methods 0.000 claims description 19
- 230000037431 insertion Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- 238000010998 test method Methods 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 23
- 239000013078 crystal Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000003993 interaction Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- DPXDJGUFSPAFJZ-UHFFFAOYSA-L disodium;4-[3-methyl-n-(4-sulfonatobutyl)anilino]butane-1-sulfonate Chemical compound [Na+].[Na+].CC1=CC=CC(N(CCCCS([O-])(=O)=O)CCCCS([O-])(=O)=O)=C1 DPXDJGUFSPAFJZ-UHFFFAOYSA-L 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013142 basic testing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种多功能车辆总线一致性测试装置，本装置通过电气中距离隔离电路模块分别将陪测设备与被测设备与FPAG电路模块连接，通过切换电路将总线功能测试模块中不同的测试模块组合成需要进行的测试，从而获取车辆总线的电气特性测试参数和行为测试参数，通过采用该技术方案，通过FPGA、ARM和外围电路的配合，可以减少了大量检测设备和修改接线的方式，避免了多次对被测设备配置的修改，为现场信号品质分析提供一种较为简便的测试技术方案，使得多功能车辆总线一致性测试方法更简单，提高了检测效率，且该装置体积减小，便于携带。
Description
技术领域
本发明涉及机车车辆技术领域，特别是一种多功能车辆总线一致性测试装置及方法。
背景技术
GB/T 28029及IEC 61375标准中规定了多功能车辆总线(MVB)的技术要求及一致性测试方法，要求不同厂家MVB设备装车之前必须进行功能一致性测试，以验证不同厂家产品外观标识、电气特性及通信协议符合统一的标准规范。
目前GB/T 28029及IEC 61375标准中对MVB一致性检测有规定，但是，标准中推荐的测试方式在测试过程中，需要多次改变被测设备的接线方式，且需要用到示波器、信号发生器、数字万用表、MVB陪测设备等多种设备，测试过程繁琐，测试效率较低，不能满足实验室大量的检测需求。同时，对于现场对设备及信号的检测需求，既有检测设备无法兼顾其便携性和准确性。
依照GB/T 28029及IEC 61375的要求，MVB一致性测试应至少包括如下测试，依照传统的测试方法，各项目测试方法为：
电阻/电感测试：打开信号发生器，调试出0.75MHz、10Vpp的正弦波，将信号发生器连接到被测设备上，电路的母(公)连接器将测试信号指向线A(线B)的终端，在通道1测量在A线的终端负载的峰值电压、在通道2测量在A线标准电阻电压的峰值电压，放大并观测在过零点的Δt；计算终端电阻及电感；改为3MHz正弦波，重复上面的步骤；改为B线的终端，重复上面的步骤。
插入损失测量：打开信号发生器，调出频率为0.75MHz正弦波，将信号发生器的两端分别连接至差分输入，调整信号发生器的幅值按钮，使得阻抗上的峰峰值电压为初值电压；设备无供电状态接入，测量未供电状态下阻抗上的电压；设备供电状态接入，测量供电状态下阻抗上的电压；重复同样的过程发送一个3MHz的正弦波；计算插入损耗；
传输过程中信号波形测量：通过被测设备预定的源端口发送一个主帧，授权被测设备发送一个从帧，被测设备处利用示波器测量差分信号。帧数据为：第一组64位全为1；第二组64位全为0；第三组64位重复32次序列“10”；第四组64位重复32次序列“01”；
从设备状态测试：利用MVB主设备向从设备发送一系列请求帧，利用MVB协议分析仪结果分析IUT状态响应；
能力测试：如果是1类设备，主设备发送10个Device_Status_Request，并读取返回的Device_Status_Response中能力字段(SP\BA\GW\MD)；
过程数据测试：测试设备发送一系列“写宿过程数据”和“读源过程数据”请求，并将发送的Frame_Data的测试位于被测设备(IUT)最终应答的Frame_Data测试位比较。“写宿过程数据”的Frame_Data应包括制造商在宿过程数据掩码中规定的固定部分，以及每个周期都可以改变的测试位；测试设备应发送一系列“写宿过程数据”和“读源过程数据请求”。对于“写宿过程数据”，使用在专用宿过程数据中声明的不同长度，并将发送的Frame_Data的测试位与响应的Frame_Data中的测试位相比较；测试设备执行使的源过程数据无效的过程，它应发送一系列的“写宿过程数据”和“读源过程数据请求”；测试设备应发送所有源端口列表补集的Process_Data_Request(测试源过程数据+应用源过程数据)。非IUT提供的源过程数据应以所有的长度请求(5个Process_Data_Request)，IUT提供的源过程数据应以所有其他的长度请求(4个Process—Data—Request)。
以上测试方法为部分基础测试方法，各类设备更详细规定见GB/T 28029及IEC61375。
申请号为201310413359.7，名称为“列车控制和管理系统协议一致性测试平台及测试方法”的发明专利中，公开了一种列车控制和管理系统协议一致性测试平台，该平台结构包括背板、电源板卡、CPU总线板卡、MVB(EMD)板卡和MVB(ESD)板卡，当进行被测设备接收的数据一致性测试时，从列车控制和管理系统协议一致性测试平台的CPU总线板卡发送数据，数据经MVB(EMD)板卡或MVB(ESD)板卡传送到外部被测的MVB(EMD)设备或MVB(ESD)设备，被测设备的接口接收到数据，解析数据格式，并经PC端反映接收到的数据格式，包括变量名、变量类型、字节偏移量、位偏移量和数值，用户对接收到的数据进行分析，判断被测设备接收的数据是都满足规范要求。该专利公开的设备仅满足GB/T 28029及IEC 61375中关于过程数据和消息数据的测试，并不能测试设备信号的电气特性。
申请号为201520016233.0，名称为“一种轨道车辆通信网络一致性测试装置”的实用新型专利中，公开了包括集成化的示波器、万用表、信号发生器、网关、WTB/MVB测试箱的通信网络一致性测试装置。该方案符合GB/T 28029及IEC 61375中一致性测试的要求，但是设备并没有克服标准规定方法中需要多次改变被测设备的接线方式，设备体积庞大，便携性较差的问题。
发明内容
有鉴于此，本发明的目的在于提供一种多功能车辆总线(MVB)一致性测试装置，以及利用该装置进行协议一致性测试的方法，该方法满足GB/T 28029及IEC 61375电气特性测试(包括电阻/电感测试、插入损失测量、传输过程中信号波形测量)和行为测试(过程数据测试、消息数据测试)需求，同时方便在不同现场便携使用的多功能车辆总线一致性测试装置及使用该装置的测试方法是十分必要的。
为达到上述目的，本发明提供如下技术方案：
本发明提供的多功能车辆总线一致性测试装置，包括电源电路模块、FPGA电路模块、ARM电路模块、总线功能测试模块、切换电路和电气中距离隔离电路模块；
所述电源电路模块用于为测试装置提供电能；
所述FPAG电路模块与ARM电路模块电连接，所述FPAG电路模块与电气中距离隔离电路模块连接后，与陪测设备和被测设备电连接；
所述FPGA电路模块与总线功能测试模块连接，所述总线功能测试模块设置有若干不同功能的测试模块，所述测试模块用于获取车辆总线的电气特性测试参数和行为测试参数；
所述切换电路一侧与被测设备端口连接，另一侧与总线功能测试模块连接，所述总线功能测试模块另一端与FPGA电路模块连接；
所述总线功能测试模块包括电阻电感电路、损耗测试电路和波形测量电路，所述切换电路一侧与被测设备端口连接，另一侧分别与波形测量电路、电阻电感电路、损耗测试电路、电气中距离隔离电路连接，所述波形测量电路、电阻电感电路、损耗测试电路、电气中距离隔离电路的另一端与FPGA电路模块连接。
进一步，所述电气特性测试参数包括电阻/电感测试参数、插入损失测量参数、传输过程中信号波形测量参数；所述行为测试参数包括过程数据测试参数、消息数据测试参数。
进一步，所述电源电路模块构成设置于装置上的电源板，所述电源电路模块通过供电开关与被测设备连接；
所述FPGA电路模块和电气中距离隔离电路模块构成设置于装置上的陪测板；
所述总线功能测试模块构成设置于装置上的采集板，通过所述总线功能测试模块的不同功能的测试模块获取车辆总线的电气特性测试参数和行为测试参数；
所述ARM电路模块构成设置于装置上的处理板；
所述ARM电路模块的以太网接口电路构成设置于装置上的通信板；
所述电源板、陪测板、采集板、处理板、通信板的信号线和电源线构成设置于装置上的背板。
本发明还提供了一种利用多功能车辆总线一致性测试装置来进行的测试方法，包括以下步骤：
启动电源电路模块为测试装置上电；
将陪测设备与被测设备连接于测试装置上；
启动电源电路模块位系统上电并初始化测试装置；
通过ARM电路模块启动测试程序；
通过切换电路的改变分别与总线功能测试模块中的不同测试模块连接；以适于分别实现设置于总线功能测试模块中的电阻电感电路的测试过程、损耗测试电路的测试过程和波形测量电路的测试过程；
获取车辆总线中不同测试过程中的电气特性测试参数和行为测试参数。
进一步，所述总线功能测试模块中设置的测试模块为电阻电感电路测试模块，所述电阻电感测试模块按照以下步骤进行：
1)连接被测设备端口和采集板端口；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA电路模块转发测试命令；
4)FPGA电路模块控制切换电路将电阻电感电路输出端连接至采集板的端口；
5)FPGA电路模块控制损耗测试电路输出预设频率的正弦波；
6)FPGA电路模块控制损耗测试电路采集对应信号；
7)按照预设时间停止采集对应信号；
8)FPGA电路模块向ARM电路模块传输采集信号的波形数据；
9)ARM电路模块计算波形数据幅值差和相位差，以及计算终端电阻和电感；
10)FPGA电路模块控制切换电路将电阻电感电路输出端分别连接至采集板；
11)结束测试。
进一步，所述总线功能测试模块中设置的测试模块为损耗测试电路，所述损耗测试电路的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；测试线缆连接在线缆板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将损耗测试电路模块输出端连接至线缆板上；损耗测试电路模块输出端连接至线缆板上；
5)FPGA电路模块控制损耗测试电路模块输出预设频率的正弦波；
6)FPGA电路模块控制损耗测试电路采集对应信号；
7)等待预设时间后停止输出和采集信号；
8)FPGA电路模块控制切换电路将线缆板连接至采集板；
9)重复步骤5)到8)；
10)FPGA电路模块控制电源板输出供电，被测设备上电；
11)重复步骤5)到8)
12)FPGA电路模块向ARM电路模块传输采集到的信号的波形数据；
13)ARM电路模块根据波形数据有效值计算插入损耗；
14)改变线缆板管脚重复步骤4)-13)进行测量并计算插入损耗；
15)结束测试。
进一步，所述总线功能测试模块中设置的测试模块为波形测量电路，所述波形测量电路的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；轻载电路输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测MVB设备的通信端口；
6)FPGA电路模块启动波形测量电路，同时建立一个存储长度为一帧的数据波形的FIFO寄存器；
7)FPGA电路模块启动数据帧解析，等待被测设备发送数据中包含预设字段时记录该数据帧，并将一个帧的波形数据存入数据寄存器，结束采集；
8)FPGA电路模块向ARM电路模块传输波形数据；
9)ARM电路模块根据波形的高低电平、稳态幅值差、压摆率、信号过冲参数；
10)将步骤4)中的轻载电路替换为重载电路和空闲电路，重复步骤5)-9)；
11)改变步骤4)中的采集板的管脚，重复步骤5)-10)；
12)结束测试。
进一步，所述总线功能测试模块中设置能力测试方法，所述能力测试的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测设备的通信端口和数据帧；
6)FPGA电路模块等待被测设备发送数据中包含预设字段的数据帧时，存储该帧至对应寄存器；
7)ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
8)如果在预设时间之内没有监视到任何包含预设字段的数据帧，则FPGA电路模块在ARM电路模块控制下，对陪测设备的电路数据进行透明传输，同时在对应的周期内添加预设字段的数据帧，等待陪测设备发送数据中包含预设字段的帧，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
9)改变步骤4)中采集板的管脚，重复步骤5)-8)；
10)结束测试。
进一步，所述总线功能测试模块中设置过程数据测试方法，所述过程数据测试的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测设备的通信端口和数据帧；
6)FPGA电路模块在ARM电路模块控制下，作为协议分析仪，扫描陪测设备与被测设备的通信端口，并实时解析帧，等待陪测设备发送数据中包含预设帧时，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
7)如果在预设时间内，监视到帧种类无法覆盖预设帧，则FPGA电路模块在ARM电路模块控制下，退出中继器工作模式；如果被测设备为从设备，FPGA电路模块在ARM电路模块控制下工作在主设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同预设帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；如果被测设备为主设备，FPGA电路模块在ARM电路模块控制下工作在从设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同预设帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
8)FPGA电路模块在ARM电路模块控制下，退出中继器工作模式；同时在修改不同地址原本对应的预设帧，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；
9)改变步骤4)中采集板的管脚，重复步骤5)-8)；
10)结束测试。
本发明的有益效果在于：
本发明提供的多功能车辆总线一致性测试装置，本装置通过电气中距离隔离电路模块分别将陪测设备与被测设备与FPAG电路模块连接，通过切换电路将总线功能测试模块中不同的测试模块组合成需要进行的测试，从而获取车辆总线的电气特性测试参数和行为测试参数，通过采用该技术方案，通过FPGA、ARM和外围电路的配合，可以减少了大量检测设备和修改接线的方式，避免了多次对被测设备配置的修改，为现场信号品质分析提供一种较为简便的测试技术方案，使得多功能车辆总线一致性测试方法更简单，并提高了检测效率，且该装置体积减小，便于携带。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为本实施例提供的多功能车辆总线一致性测试装置结构图。
图2为本实施例提供的多功能车辆总线一致性测试装置外观示意图。
图3为本实施例提供的电阻电感电路示意图。
图4为本实施例提供的损耗测试电路示意图。
图5为本实施例提供的波形测量电路示意图。
图6为本实施例提供的电阻电感测试相关的切换电路示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
实施例1
如图所示，本实施例提供的多功能车辆总线一致性测试装置，能够实现在一个便携的装置上完成多功能车辆总线的电气特性测试(包括电阻/电感测试、插入损失测量、传输过程中信号波形测量)和行为测试(过程数据测试、消息数据测试)。
本实施例提供的多功能车辆总线一致性测试装置，包括电源电路模块、FPGA电路模块、ARM电路模块、总线功能测试模块、切换电路、电气中距离隔离电路模块；
所述电源电路模块用于为测试装置提供电能，为装置其他部分提供电源；
所述FPAG电路模块与所述ARM电路模块通过异步方式，读取各自模块数据缓存区(集成在FPAG和ARM芯片)中控制指令和测量数据，所述FPAG电路模块与所述电气中距离隔离电路模块(电平转换、隔离变压器)连接后，通过FPGA内部协议栈控制陪测设备与被测设备依照MVB协议通信；
所述FPGA电路模块与总线功能测试模块连接，用于获取车辆总线的电气特性测试参数和行为测试参数；
所述总线功能测试模块包括电阻电路、损耗测试电路、波形测量电路；
所述切换电路一侧连接被测设备的MVB1和MVB2端口，另一侧分别连接波形测量电路、电阻电路、损耗测试电路、电气中距离隔离电路；所述波形测量电路、电阻电路、损耗测试电路、电气中距离隔离电路的另一端与FPGA电路模块连接；
所述电气特性测试参数包括电阻/电感测试参数、插入损失测量参数、传输过程中信号波形测量参数；所述行为测试参数包括过程数据测试参数、消息数据测试参数；
本实施例提供的电源电路模块具有防反、滤波、储能功能；
所述FPGA电路模块包括晶振电路、JTAG接口电路、电源电路；与ARM电路模块数据交互电路；所述晶振电路、JTAG接口电路、电源电路分别与FPGA相应功能管脚连接，ARM电路与FPGA电路通过GPIO管脚直接连接；
所述ARM电路模块包括晶振电路、JTAG接口电路、电源电路、与FPGA电路模块数据交互电路、以太网接口电路；所述晶振电路、JTAG接口电路、电源电路分别与FPGA相应功能管教连接，ARM与FPGA通过GPIO管脚直接连接；
所述损耗测试电路包括模数转换电路、放大电路和数模转换电路，所述数模转换电路输出管脚连至放大电路输入，数模转换电路输入和模数转换电路输出连接至FPGA电路；
所述模数转换电路、放大电路和数模转换电路带宽大于3MHz；
所述波形测量电路包括模数转换电路、采样电路；所述采样电路与模数转换电路输入管脚连接，模数转换电路输出管脚连接至FPGA电路；
所述模数转换电路带宽大于3MHz；所述采样电路输入阻抗应大于100kΩ。
实施例2
本实施例还提供多功能车辆总线一致性测试方法，能够利用本装置，在不变更被测装置软件配置的前提下，实现在一个便携的装置上完成多功能车辆总线的电气特性测试(包括电阻/电感测试、插入损失测量、传输过程中信号波形测量)和行为测试(过程数据测试、消息数据测试)，以下为简易的测试方法：
1)被测设备MVB端口连接本发明提出的测试装置MVB输出端口，电源端口连接至本发明提出的测试装置电源输出端口；车辆网络上其他设备MVB端口连接MVB输入端口；
2)系统上电初始化，切换电路将被测设备MVB1和MVB2连接至电气中距离隔离电路；
3)ARM电路通过以太网接口与测试人员进行交互，启动测试程序；
4)FPGA在ARM控制下，作为协议分析仪，扫描网络上所有的MVB设备的通信端口；
5)FPGA在ARM控制下，控制波形测量电路采集波形，记录最近的10个数据帧，并将一个数据帧的波形数据存入数据寄存器；
6)ARM以队列方式分析数据帧的波形数据的高低电平、稳态幅值差、压摆率、信号过冲等参数，对于不符合的波形进行帧解析，分析对应MVB设备的物理地址和逻辑地址；
7)ARM通过以太网将不符合标准的MVB设备的物理地址和逻辑地址反馈给测试人员。
以下是详细的测试方法，具体操作步骤如下：
1)被测设备MVB端口连接本发明提出的测试装置MVB输出端口，电源端口连接至本装置电源输出端口；陪测设备MVB端口连接MVB输入端口，2条20mMVB线缆分别连接在辅助MVB端口；
2)系统上电初始化，供电开关为断开状态，保持被测设备断电；切换电路将被测设备MVB1和MVB2连接至电气中距离隔离电路；
3)ARM电路通过以太网接口与测试人员进行交互，启动测试程序；
4)切换电路将被测设备MVB1和MVB2连接至电阻电路，即将MVB1和MVB2的6/7、8/9管脚连接至电阻电路，ARM发送启动电阻电感测试指令，FPGA控制电阻电路完成AD采集和转换，结果存在FPGA内部数据寄存器；ARM在FPGA数据准备完成后，读取数据，并计算终端阻抗的电阻/电感；
5)ARM电路控制切换电路被测设备MVB1和MVB2连接至损耗测试电路，即MVB1的1/2、4/5管脚连接至损耗测试电路数模转换和放大电路的输出，MVB2的1/2、4/5管脚连接至损耗测试电路模数转换电路的输入；
6)FPGA控制数模转换分别输出750kHz、1.5MHz、3.0MHz正弦波，同时测量AD转换后的波形，ARM根据FPGA测量波形计算波形有效值；
7)ARM电路控制切换电路20mMVB线缆连接至损耗测试电路，即MVB1的1/2、4/5管脚连接至20m线缆的1/2、4/5芯后接入损耗测试电路数模转换和放大电路的输出，MVB2的1/2、4/5管脚连接至20m线缆1/2、4/5芯后接入损耗测试电路模数转换电路的输入；
8)重复步骤6)，并计算插入损耗；
9)控制供电开关闭合，被测设备上电，重复步骤5)-8)；
10)ARM电路控制FPGA透明转发陪测设备数据，重复步骤5)-8)，完成被测设备上电条件下的插入损失测量；
11)切换电路将被测设备MVB1和MVB2连接至电气中距离隔离电路；FPGA在ARM控制下连接陪测MVB1和MVB2至轻载电路；
12)FPGA在ARM控制下，工作在中继器模式，作为协议分析仪，扫描陪测与被测MVB设备的通信端口；
13)FPGA在ARM控制下，对陪测电路数据进行透明传输；FPGA控制波形测量电路采集波形，等待被测设备发送数据中包含01010101B字段时记录该数据帧，并将一个数据报帧的波形数据存入数据寄存器；
14)ARM在FPGA数据准备完成后，读取数据，并计算波形的高低电平、稳态幅值差、压摆率、信号过冲等参数；
15)FPGA在ARM控制下连接陪测MVB1和MVB2至重载电路、空闲电路，重复12)-14)，完成传输过程中信号波形的测量；
16)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口，并实时解析帧，等待被测设备发送数据中包含F_CODE＝15的数据帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧，完成能力测试；
17)如果在设定的时间内，没有监视到任何F_CODE＝15的帧，则FPGA在ARM控制下，对陪测电路数据进行透明传输的同时在对应的周期内添加F_CODE＝15的数据帧，等待陪测设备发送数据中包含F_CODE＝15的数据帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧，完成能力测试(该步骤仅限于被测设备为从设备)；
18)FPGA在ARM控制下，作为协议分析仪，扫描陪测与被测MVB设备的通信端口，并实时解析帧，等待陪测设备发送数据中包含F_CODE＝1、2、3、4的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧，完成过程数据测试；
19)如果在设定的时间内，监视到帧种类无法覆盖F_CODE＝1、2、3、4的帧，则FPGA在ARM控制下，断开陪测MVB通信，复制陪测MVB设备的物理地址和逻辑地址与陪测MVB设备进行通信，同时在对应的周期内添加不同F_CODE的数据帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧，完成过程数据测试；
20)FPGA在ARM控制下，断开陪测MVB通信，复制陪测MVB设备的物理地址和逻辑地址与陪测MVB设备进行通信，同时在修改不同地址原本对应的F_CODE，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；在该工况下，不应有正确数据交互发生；完成过程数据测试；
21)ARM转换完成的数据通过以太网接口与被测人员进行数据交互。
上述步骤不必要完全执行，步骤4)，步骤5)-10)，步骤11-15)，步骤16)-17)，步骤18-)20)可以执行任意一个或几个组合。
其中，步骤16)-20)中，测试装置在中继器、协议分析仪、主/从设备几个状态转换，利用作为中继器、协议分析仪状态下扫描的端口信息配置主/从设备状态。
实施例3
本实施例提供的多功能车辆总线一致性测量装置，其满足IEC 61375及GB/T28029对一致性测试的需求，同时便于携带，方便在现场开展测试。
如图1和图2所示，本发明提出一种多功能车辆总线一致性测试装置中的电源电路模块构成整个装置的电源板，所述电源电路模块通过供电开关与被测设备连接；将FPGA电路模块和电气中距离隔离电路模块构成整个装置的陪测板；将总线功能测试模块构成整个装置的采集板，通过所述总线功能测试模块的不同功能的测试模块获取车辆总线的电气特性测试参数和行为测试参数；将ARM电路模块构成整个装置的处理板；将ARM电路模块的以太网接口电路构成整个装置的通信板；所述电源板、陪测板、采集板、处理板、通信板的信号线和电源线构成整个装置的背板，该背板上还设置有线缆板1和线缆板2；所述线缆板设置有2条20mMVB线缆的接口；
所述电源板设置有电源电路模块(防反电路、滤波及EMC抑制电路、储能电容)和供电开关(接触器及驱动电路)；
所述陪测板设置有FPGA电路模块(晶振电路、JTAG接口电路、电源电路、与ARM电路模块数据交互电路)、电气中距离隔离电路模块(电平转换、隔离变压器)；
所述采集板设置有FPGA电路模块(晶振电路、JTAG接口电路、电源电路、与ARM电路模块数据交互电路)、电气中距离隔离电路模块(电平转换、隔离变压器)、电阻电路、损耗测试电路、波形测量电路和切换电路；本实施例采用相同的FPGA电路，在陪测板和采集板各设置有一套相同的电路。
所述处理板设置ARM电路模块(晶振电路、JTAG接口电路、电源电路、与FPGA电路模块数据交互电路)；
所述通信板设置ARM电路模块的以太网接口电路；
所述背板提供各板之间的信号线和电源线连接。
FPGA采用Altera公司EP2C8Q208型FPGA，配置芯片采用EPCS4，晶振电路、JTAG接口电路、电源电路可参照芯片手册推荐电路实现；FPGA1和FPGA2内部采用FPGA+NiosII软核处理器实现MVB数据链路层控制，MVB数据链路层控制方法可参考文献《基于TCN的列车通信网络系统研究》中相关研究实现；FPGA2与ADC电路、损耗测试电路、电阻电路通过并行IO依照外围各电路逻辑进行控制，FPGA1和FPGA2通过UART与ARM电路进行异步通信。
ARM采用ARM公司的ARM7芯片，其外围晶振电路、JTAG接口电路、电源电路可参照芯片手册推荐电路实现；以太网接口电路包括以太网控制器、以太网变压器、及相关外围电路，以太网控制器型号为CP2200，以太网变压器采用PRJ-010型变压器，其相关外围电路可参照芯片手册推荐电路实现。
电气中距离隔离电路模块由差分电平转换电路和隔离变压器构成。差分点评转换电路可采用MAX485芯片，其相关外围电路可参照芯片手册推荐电路实现。
图3提供了电阻电路、损耗测试电路、波形测量电路的一个具体实施例。电阻电路由DAC芯片AD5752及ADC芯片AD9645及已知电阻和电感量的标准电阻构成。损耗测试电路由DAC芯片AD5752及ADC芯片AD9645构成。波形测量电阻由AD9680芯片、采样电阻、轻载、重载、空闲测试电路组成。图中省略的电源、晶振及其他外围电路可参照芯片手册推荐电路实现。图中省略了电源、晶振、浪涌抑制、共模抑制、差模抑制、滤波电路，其内容也为本专利保护范围。
本实施例提供的切换电路由多组固态继电器构成，在FPGA控制下切换不同的信号通路，图6所示，图6提供了电阻电路测试相关的切换电路，该切换电路由三极管、双刀固态继电器、二极管及电阻构成。所述三极管的发射极接地，所述三极管的集电极通过电阻与双刀固态继电器连接，所述双刀固态继电器的另一端与电压输出端连接；所述三极管的基极通过电阻与FPGA电路模块的IO管脚端连接；所述FPGA通过IO管脚FPGA_IO1控制双刀固态继电器的通断，当继电器被通电时，继电器触点动作，“TO DB9 6/8”和“TO DB9 7/9”分别连接至采集板X41端口的6/7，从而完成信号切换。本实施例在进行不同测试，需要执行相应的切换电路。
实施例4
本实施例提供的电阻电感测试，具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口；
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将电阻电路输出端“TO DB9 6/8”和“TO DB9 7/9”分别连接至采集板X41端口的6/7；
5)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
6)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的两路信号；
7)等待1s后停止AD5752输出和AD9645采集；
8)FPGA通过UART向ARM传输波形数据；
9)ARM根据波形计算波形2相对于波形1的幅值差和相位差，计算终端电阻和电感；
10)FPGA控制切换电路将电阻电路输出端“TO DB9 6/8”和“TO DB9 7/9”分别连接至采集板X41端口8/9、X42端口的6/7、X42端口8/9重复所述5)-9)；
11)结束测试。
本实施例的另一个衍生例为所述电阻电路的数量为2或者为4，并行测量4路电阻和电感。
实施例5
本实施例提供的插入损耗测试测试，具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口，电源端口连接在电源板X81上；20mMVB测试线缆1的两端分别连接在线缆板1的X11和X12；20mMVB测试线缆2的两端分别连接在线缆板2的X21和X22；
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将损耗测试电路输出端“TO 20m1DB9 1/4”和“TO 20m1DB92/5”分别连接至线缆板1X11端口的1/2；线缆板1X12端口的1/2连接至线缆板2X21端口的1/2；损耗测试电路输出端“TO 20m2DB9 1/4”和“TO 20m2DB9 2/5”分别连接至线缆板2X22端口的1/2；
5)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
6)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
7)等待1s后停止AD5752输出和AD9645采集；
8)FPGA控制切换电路将线缆板1X12端口的1/2连接至采集板X41的1/2；线缆板2X21端口的1/2连接至采集板X42的1/2；
9)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
10)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
11)等待1s后停止AD5752输出和AD9645采集；
12)FPGA控制电源板X81输出供电，被测设备上电；
13)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
14)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
15)等待1s后停止AD5752输出和AD9645采集；
16)FPGA通过UART向ARM传输波形数据；
17)ARM根据波形有效值依照GB/T 28029.2计算插入损耗；
18)将4)-17)步骤中的1/2管脚替换为4/5管脚，重复测量并计算插入损耗；
19)结束测试。
实施例6
本实施例提供的传输过程中信号波形测量，具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口，电源端口连接在电源板X81上；陪测网络的两个MVB端口连接在陪测板X71\X72端口
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TO DB92/5”至采集板X41的1/2管脚；轻载电路输出端“TO DB9 1/4Q”“TO DB9 2/5Q”连接至采集板X41的1/2管脚；
5)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口；
6)FPGA启动波形测量电路，同时建立一个存储长度为一帧的数据波形的FIFO寄存器；
7)FPGA启动数据帧解析，等待被测设备发送数据中包含01010101B字段时记录该数据帧，并将一个帧的波形数据存入数据寄存器，结束采集；
8)FPGA通过UART向ARM传输波形数据；
9)ARM根据波形的高低电平、稳态幅值差、压摆率、信号过冲参数；
10)将步骤4)中的轻载电路替换为重载电路和空闲电路，重复步骤5)-9)；
11)将步骤4)中的1/2管脚替换为4/5管脚，重复步骤5)-10)；
12)结束测试。
实施例7
本实施例提供的能力测试，具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口，电源端口连接在电源板X81上；陪测网络的两个MVB端口连接在陪测板X71\X72端口
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TO DB92/5”至采集板X41的1/2管脚；
5)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口和数据帧；
6)FPGA等待被测设备发送数据中包含F_CODE＝15的数据帧，存储该帧至对应寄存器；
7)ARM在FPGA数据准备完成后，读取数据，并解析该帧；
8)如果在30s之内没有监视到任何F_CODE＝15的数据帧，则FPGA在ARM控制下，对陪测电路数据进行透明传输的同时在对应的周期内添加F_CODE＝15的数据帧，等待陪测设备发送数据中包含F_CODE＝15的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
9)将步骤4)中的1/2管脚替换为4/5管脚，重复步骤5)-8)；
10)结束测试。
实施例8
本实施例提供的过程数据测试，具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口，电源端口连接在电源板X81上；陪测网络的两个MVB端口连接在陪测板X71\X72端口
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TO DB92/5”至采集板X41的1/2管脚；
5)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口和数据帧；
6)FPGA在ARM控制下，作为协议分析仪，扫描陪测与被测MVB设备的通信端口，并实时解析帧，等待陪测设备发送数据中包含F_CODE＝1、2、3、4的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
7)如果在30s之内，监视到帧种类无法覆盖F_CODE＝1、2、3、4的帧，则FPGA在ARM控制下，退出中继器工作模式；如果被测设备为从设备，FPGA在ARM控制下工作在主设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同F_CODE的数据帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；如果被测设备为主设备，FPGA在ARM控制下工作在从设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同F_CODE的数据帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
8)FPGA在ARM控制下，退出中继器工作模式；同时在修改不同地址原本对应的F_CODE，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；等待30s，不应有正确数据存入寄存器。
9)将步骤4)中的1/2管脚替换为4/5管脚，重复步骤5)-8)；
10)结束测试。
实施例9
本实施例是根据多功能车辆总线一致性测试装置来进行的多功能车辆总线一致性测试的详细方法，该方法的具体步骤如下：
1)被测设备的两个MVB端口连接在采集板X41\X42端口；电源端口连接在电源板X81上；20mMVB测试线缆1的两端分别连接在线缆板1的X11和X12；20mMVB测试线缆2的两端分别连接在线缆板2的X21和X22；陪测网络的两个MVB端口连接在陪测板X71\X72端口
2)上位机软件通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA控制切换电路将电阻电路输出端“TO DB9 6/8”和“TO DB9 7/9”分别连接至采集板X41端口的6/7；
5)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
6)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的两路信号；
7)等待1s后停止AD5752输出和AD9645采集；
8)FPGA通过UART向ARM传输波形数据；
9)ARM根据波形计算波形2相对于波形1的幅值差和相位差，计算终端电阻和电感；
10)FPGA控制切换电路将电阻电路输出端“TO DB9 6/8”和“TO DB9 7/9”分别连接至采集板X41端口8/9、X42端口的6/7、X42端口8/9重复所述5)-9)；
11)FPGA控制切换电路将损耗测试电路输出端“TO 20m1DB9 1/4”和“TO20m1DB92/5”分别连接至线缆板1X11端口的1/2；线缆板1X12端口的1/2连接至线缆板2X21端口的1/2；损耗测试电路输出端“TO 20m2DB9 1/4”和“TO 20m2DB9 2/5”分别连接至线缆板2X22端口的1/2；
12)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
13)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
14)等待1s后停止AD5752输出和AD9645采集；
15)FPGA控制切换电路将线缆板1X12端口的1/2连接至采集板X41的1/2；线缆板2X21端口的1/2连接至采集板X42的1/2；
16)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
17)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
18)等待1s后停止AD5752输出和AD9645采集；
19)FPGA控制电源板X81输出供电，被测设备上电；
20)FPGA控制AD5752输出750kHz、1.5MHz、3.0MHz正弦波；
21)FPGA控制AD9645采集750kHz、1.5MHz、3.0MHz频率下对应的B路信号；
22)等待1s后停止AD5752输出和AD9645采集；
23)FPGA通过UART向ARM传输波形数据；
24)ARM根据波形有效值依照GB/T 28029.2计算插入损耗；
25)将11)-24)步骤中的1/2管脚替换为4/5管脚，重复测量并计算插入损耗；
26)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TODB92/5”至采集板X41的1/2管脚；轻载电路输出端“TO DB9 1/4Q”“TO DB9 2/5Q”连接至采集板X41的1/2管脚；
27)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口；
28)FPGA启动波形测量电路，同时建立一个存储长度为一帧的数据波形的FIFO寄存器；
29)FPGA启动数据帧解析，等待被测设备发送数据中包含01010101B字段时记录该数据帧，并将一个帧的波形数据存入数据寄存器，结束采集；
30)FPGA通过UART向ARM传输波形数据；
31)ARM根据波形的高低电平、稳态幅值差、压摆率、信号过冲参数；
32)将步骤26)中的轻载电路替换为重载电路和空闲电路，重复步骤27)-31)；
33)将步骤26)中的1/2管脚替换为4/5管脚，重复步骤27)-32)；
34)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TODB92/5”至采集板X41的1/2管脚；
35)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口和数据帧；
36)FPGA等待被测设备发送数据中包含F_CODE＝15的数据帧，存储该帧至对应寄存器；
37)ARM在FPGA数据准备完成后，读取数据，并解析该帧；
38)如果在30s之内没有监视到任何F_CODE＝15的数据帧，则FPGA在ARM控制下，对陪测电路数据进行透明传输的同时在对应的周期内添加F_CODE＝15的数据帧，等待陪测设备发送数据中包含F_CODE＝15的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
39)将步骤34)中的1/2管脚替换为4/5管脚，重复步骤35)-38)；
40)FPGA控制切换电路将电气中距离隔离电路的输出端“TO DB9 1/4”和“TODB92/5”至采集板X41的1/2管脚；
41)FPGA在ARM控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测与被测MVB设备的通信端口和数据帧；
42)FPGA在ARM控制下，作为协议分析仪，扫描陪测与被测MVB设备的通信端口，并实时解析帧，等待陪测设备发送数据中包含F_CODE＝1、2、3、4的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
43)如果在30s之内，监视到帧种类无法覆盖F_CODE＝1、2、3、4的帧，则FPGA在ARM控制下，退出中继器工作模式；如果被测设备为从设备，FPGA在ARM控制下工作在主设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同F_CODE的数据帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；如果被测设备为主设备，FPGA在ARM控制下工作在从设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同F_CODE的数据帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；ARM在FPGA数据准备完成后，读取数据，并解析该帧；
44)FPGA在ARM控制下，退出中继器工作模式；同时在修改不同地址原本对应的F_CODE，等待陪测设备发送数据中包含对应F_CODE的帧，存储该帧至对应寄存器；等待30s，不应有正确数据存入寄存器。
45)将步骤40)中的1/2管脚替换为4/5管脚，重复步骤41)-44)；
46)结束测试。
以上对本发明所提供的多功能车辆总线一致性的检测方法及装置进行了详细介绍的较佳的实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内
本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (9)
1.一种多功能车辆总线一致性测试装置，其特征在于：包括电源电路模块、FPGA电路模块、ARM电路模块、总线功能测试模块、切换电路和电气中距离隔离电路模块；
所述电源电路模块用于为测试装置提供电能；
所述FPAG电路模块与ARM电路模块电连接，所述FPAG电路模块与电气中距离隔离电路模块连接后，与陪测设备和被测设备电连接；
所述FPGA电路模块与总线功能测试模块连接，所述总线功能测试模块设置有不同功能的测试模块，所述测试模块用于获取车辆总线的电气特性测试参数和行为测试参数；
所述切换电路一侧与被测设备端口连接，另一侧与总线功能测试模块连接，所述总线功能测试模块另一端与FPGA电路模块连接；
所述总线功能测试模块包括电阻电感电路、损耗测试电路和波形测量电路，所述切换电路一侧与被测设备端口连接，另一侧分别与波形测量电路、电阻电感电路、损耗测试电路、电气中距离隔离电路连接，所述波形测量电路、电阻电感电路、损耗测试电路、电气中距离隔离电路的另一端与FPGA电路模块连接。
2.如权利要求1所述的装置，其特征在于：所述电气特性测试参数包括电阻/电感测试参数、插入损失测量参数、传输过程中信号波形测量参数；所述行为测试参数包括过程数据测试参数、消息数据测试参数。
3.如权利要求1所述的装置，其特征在于：所述电源电路模块构成设置于装置上的电源板，所述电源电路模块通过供电开关与被测设备连接；
所述FPGA电路模块和电气中距离隔离电路模块构成设置于装置上的陪测板；
所述总线功能测试模块构成设置于装置上的采集板，通过所述总线功能测试模块的不同功能的测试模块获取车辆总线的电气特性测试参数和行为测试参数；
所述ARM电路模块构成设置于装置上的处理板；
所述ARM电路模块的以太网接口电路构成设置于装置上的通信板；
所述电源板、陪测板、采集板、处理板、通信板的信号线和电源线构成设置于装置上的背板。
4.根据权利要求1所述的多功能车辆总线一致性测试装置来进行的测试方法，其特征在于：包括以下步骤：
启动电源电路模块为测试装置上电；
将陪测设备与被测设备连接于测试装置上；
启动电源电路模块位系统上电并初始化测试装置；
通过ARM电路模块启动测试程序；
通过切换电路的改变分别与总线功能测试模块中的不同测试模块连接；以适于分别实现设置于总线功能测试模块中的电阻电感电路的测试过程、损耗测试电路的测试过程和波形测量电路的测试过程；
获取车辆总线在不同测试过程中的电气特性测试参数和行为测试参数。
5.如权利要求4所述的方法，其特征在于：所述总线功能测试模块中设置的测试模块为电阻电感电路测试模块，所述电阻电感测试模块按照以下步骤进行：
1)连接被测设备端口和采集板端口；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA电路模块转发测试命令；
4)FPGA电路模块控制切换电路将电阻电感电路输出端连接至采集板的端口；
5)FPGA电路模块控制损耗测试电路输出预设频率的正弦波；
6)FPGA电路模块控制损耗测试电路采集对应信号；
7)按照预设时间停止采集对应信号；
8)FPGA电路模块向ARM电路模块传输采集信号的波形数据；
9)ARM电路模块计算波形数据幅值差和相位差，以及计算终端电阻和电感；
10)FPGA电路模块控制切换电路将电阻电感电路输出端分别连接至采集板；
11)结束测试。
6.如权利要求4所述的方法，其特征在于：所述总线功能测试模块中设置的测试模块为损耗测试电路，所述损耗测试电路的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；测试线缆连接在线缆板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将损耗测试电路模块输出端连接至线缆板上；损耗测试电路模块输出端连接至线缆板上；
5)FPGA电路模块控制损耗测试电路模块输出预设频率的正弦波；
6)FPGA电路模块控制损耗测试电路采集对应信号；
7)等待预设时间后停止输出和采集信号；
8)FPGA电路模块控制切换电路将线缆板连接至采集板；
9)重复步骤5)到8)；
10)FPGA电路模块控制电源板输出供电，被测设备上电；
11)重复步骤5)到8)
12)FPGA电路模块向ARM电路模块传输采集到的信号的波形数据；
13)ARM电路模块根据波形数据有效值计算插入损耗；
14)改变线缆板管脚重复步骤4)-13)进行测量并计算插入损耗；
15)结束测试。
7.如权利要求4所述的方法，其特征在于：所述总线功能测试模块中设置的测试模块为波形测量电路，所述波形测量电路的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；轻载电路输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测MVB设备的通信端口；
6)FPGA电路模块启动波形测量电路，同时建立一个存储长度为一帧的数据波形的FIFO寄存器；
7)FPGA电路模块启动数据帧解析，等待被测设备发送数据中包含预设字段时记录该数据帧，并将一个帧的波形数据存入数据寄存器，结束采集；
8)FPGA电路模块向ARM电路模块传输波形数据；
9)ARM电路模块根据波形的高低电平、稳态幅值差、压摆率、信号过冲参数；
10)将步骤4)中的轻载电路替换为重载电路和空闲电路，重复步骤5)-9)；
11)改变步骤4)中的采集板的管脚，重复步骤5)-10)；
12)结束测试。
8.如权利要求4所述的方法，其特征在于：所述总线功能测试模块中设置能力测试方法，所述能力测试的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测设备的通信端口和数据帧；
6)FPGA电路模块等待被测设备发送数据中包含预设字段的数据帧时，存储该帧至对应寄存器；
7)ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
8)如果在预设时间之内没有监视到任何包含预设字段的数据帧，则FPGA电路模块在ARM电路模块控制下，对陪测设备的电路数据进行透明传输，同时在对应的周期内添加预设字段的数据帧，等待陪测设备发送数据中包含预设字段的帧，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
9)改变步骤4)中采集板的管脚，重复步骤5)-8)；
10)结束测试。
9.如权利要求4所述的方法，其特征在于：所述总线功能测试模块中设置过程数据测试方法，所述过程数据测试的测试步骤，具体如下：
1)将被测设备连接在采集板上，电源连接在电源板上；陪测网络的端口连接在陪测板上；
2)通过通信板以太网接口将测试命令发送至ARM电路模块；
3)ARM电路模块根据内置程序，向FPGA转发测试命令；
4)FPGA电路模块控制切换电路将电气中距离隔离电路的输出端连接至采集板上；
5)FPGA电路模块在ARM电路模块控制下，工作在中继器模式，同时作为协议分析仪，扫描陪测设备与被测设备的通信端口和数据帧；
6)FPGA电路模块在ARM电路模块控制下，作为协议分析仪，扫描陪测设备与被测设备的通信端口，并实时解析帧，等待陪测设备发送数据中包含预设帧时，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
7)如果在预设时间内，监视到帧种类无法覆盖预设帧，则FPGA电路模块在ARM电路模块控制下，退出中继器工作模式；如果被测设备为从设备，FPGA电路模块在ARM电路模块控制下工作在主设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同预设帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；如果被测设备为主设备，FPGA电路模块在ARM电路模块控制下工作在从设备状态，并依照步骤6)扫描物理地址和逻辑地址进行配置，同时在对应的周期内添加不同预设帧，并更新被测设备的配置文件，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；ARM电路模块在FPGA电路模块数据准备完成后，读取数据，并解析该帧；
8)FPGA电路模块在ARM电路模块控制下，退出中继器工作模式；同时在修改不同地址原本对应的预设帧，等待陪测设备发送数据中包含对应预设帧，存储该帧至对应寄存器；
9)改变步骤4)中采集板的管脚，重复步骤5)-8)；
10)结束测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010137303.3A CN111258836B (zh) | 2020-03-02 | 2020-03-02 | 一种多功能车辆总线一致性测试装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010137303.3A CN111258836B (zh) | 2020-03-02 | 2020-03-02 | 一种多功能车辆总线一致性测试装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111258836A true CN111258836A (zh) | 2020-06-09 |
| CN111258836B CN111258836B (zh) | 2024-01-23 |
Family
ID=70952891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010137303.3A Active CN111258836B (zh) | 2020-03-02 | 2020-03-02 | 一种多功能车辆总线一致性测试装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111258836B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114679403A (zh) * | 2022-03-04 | 2022-06-28 | 南京康曼电子科技有限公司 | 一种mvb板卡检修系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316933B1 (en) * | 1999-08-26 | 2001-11-13 | Broadcom Corporation | Test bus circuit and associated method |
| US6536006B1 (en) * | 1999-11-12 | 2003-03-18 | Advantest Corp. | Event tester architecture for mixed signal testing |
| WO2004003583A1 (en) * | 2002-06-28 | 2004-01-08 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
| ATA3392000A (de) * | 2000-03-02 | 2004-04-15 | Siemens Ag Oesterreich | Verfahren und anordnung zum testen eines prüflings |
| KR20110009381A (ko) * | 2009-07-22 | 2011-01-28 | 인터콘시스템스 주식회사 | 다기능 차량 버스 테스터 및 그의 초기화 방법 |
| CN103354511A (zh) * | 2013-06-28 | 2013-10-16 | 浙江大学 | 一种tcn网络mvb总线物理层一致性测试系统及方法 |
| CN104133139A (zh) * | 2014-07-30 | 2014-11-05 | 成都天奥测控技术有限公司 | 一种多功能pxi模块集成测试仪器及其测试方法 |
| US20160178683A1 (en) * | 2014-12-19 | 2016-06-23 | The Boeing Company | Automatic data bus wire integrity verification device |
| CN208076660U (zh) * | 2018-05-08 | 2018-11-09 | 珠海欧比特电子有限公司 | 一种总线电缆测试系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472818B (zh) * | 2013-09-11 | 2016-05-18 | 中车青岛四方车辆研究所有限公司 | 列车控制和管理系统协议一致性测试平台及测试方法 |
| CN206402245U (zh) * | 2017-02-03 | 2017-08-11 | 北京经纬恒润科技有限公司 | 一种测试板卡 |
| CN110351173A (zh) * | 2019-06-24 | 2019-10-18 | 上海申珩电子科技有限公司 | 多功能列车总线检测设备及方法 |
-
2020
- 2020-03-02 CN CN202010137303.3A patent/CN111258836B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316933B1 (en) * | 1999-08-26 | 2001-11-13 | Broadcom Corporation | Test bus circuit and associated method |
| US6536006B1 (en) * | 1999-11-12 | 2003-03-18 | Advantest Corp. | Event tester architecture for mixed signal testing |
| ATA3392000A (de) * | 2000-03-02 | 2004-04-15 | Siemens Ag Oesterreich | Verfahren und anordnung zum testen eines prüflings |
| WO2004003583A1 (en) * | 2002-06-28 | 2004-01-08 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
| KR20110009381A (ko) * | 2009-07-22 | 2011-01-28 | 인터콘시스템스 주식회사 | 다기능 차량 버스 테스터 및 그의 초기화 방법 |
| CN103354511A (zh) * | 2013-06-28 | 2013-10-16 | 浙江大学 | 一种tcn网络mvb总线物理层一致性测试系统及方法 |
| CN104133139A (zh) * | 2014-07-30 | 2014-11-05 | 成都天奥测控技术有限公司 | 一种多功能pxi模块集成测试仪器及其测试方法 |
| US20160178683A1 (en) * | 2014-12-19 | 2016-06-23 | The Boeing Company | Automatic data bus wire integrity verification device |
| CN208076660U (zh) * | 2018-05-08 | 2018-11-09 | 珠海欧比特电子有限公司 | 一种总线电缆测试系统 |
Non-Patent Citations (1)
| Title |
|---|
| 李鑫: "TCN设备一致性测试平台的设计与实现", 《中国优秀硕士学问论文全文数据库（电子期刊）》, pages 1 - 39 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114679403A (zh) * | 2022-03-04 | 2022-06-28 | 南京康曼电子科技有限公司 | 一种mvb板卡检修系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111258836B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107272663B (zh) | 一种1553b总线式伺服系统测试设备的快速校验装置 | |
| CN110161331B (zh) | 一种用于一二次融合成套设备的检测平台及控制方法 | |
| CN112564740B (zh) | 一种用于对hplc深化应用功能进行检测的装置 | |
| CN106774241A (zh) | 高压变频器功率单元控制板的自动测试系统及测试方法 | |
| CN203241502U (zh) | 基于cpci总线的控制系统通用测试装置 | |
| CN102288849B (zh) | 一种hart回路故障诊断仪及诊断方法 | |
| CN103513223A (zh) | 一种电能表通信接口带载能力测试系统 | |
| CN111258836B (zh) | 一种多功能车辆总线一致性测试装置及方法 | |
| CN113938159B (zh) | Hplc通信模块检测方法 | |
| CN106291321B (zh) | 基于LabWindows/CVI的等离子电源电路自动测试平台及方法 | |
| CN207924050U (zh) | 电容批量巡检与测试的外延装置 | |
| CN209030217U (zh) | 一种电力线通信产品生产测试系统 | |
| CN112769968B (zh) | 断路器、机柜、系统、地址获取方法及设备 | |
| CN210465563U (zh) | 一种航空电子部附件自动测试装置 | |
| CN210465605U (zh) | 一种多功能电路板故障智能检测系统 | |
| CN111693849A (zh) | 一种可实现多接口指标测试的闭环自动测试系统及测试台 | |
| CN203406893U (zh) | 一种tcn网络mvb总线物理层一致性测试系统 | |
| CN102759674B (zh) | 一种用于测试光耦的通用适配器 | |
| CN113204225A (zh) | 一种汽车负载仿真装置及测试方法 | |
| KR20030067890A (ko) | 믹스드 신호용 반도체 소자 테스터 및 이를 이용한 검사방법 | |
| CN218830001U (zh) | 一种gpib协议的数据采集装置 | |
| CN220305640U (zh) | 城市轨道交通仿真测试平台和自动仿真测试系统 | |
| CN218481612U (zh) | 一种基于ate系统的通用mcu测试板卡 | |
| CN220273697U (zh) | 一种多总线综合测试设备 | |
| CN219577093U (zh) | Mvb网络一致性测试工装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |