CN111244115A - 一种显示用基板及其制备方法、显示装置 - Google Patents

一种显示用基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111244115A
CN111244115A CN202010159284.4A CN202010159284A CN111244115A CN 111244115 A CN111244115 A CN 111244115A CN 202010159284 A CN202010159284 A CN 202010159284A CN 111244115 A CN111244115 A CN 111244115A
Authority
CN
China
Prior art keywords
layer
substrate
thin film
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010159284.4A
Other languages
English (en)
Other versions
CN111244115B (zh
Inventor
倪柳松
赵策
王明
胡迎宾
宋威
王庆贺
李广耀
刘宁
李伟
刘军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010159284.4A priority Critical patent/CN111244115B/zh
Publication of CN111244115A publication Critical patent/CN111244115A/zh
Application granted granted Critical
Publication of CN111244115B publication Critical patent/CN111244115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种显示用基板及其制备方法、显示装置，能够避免第一导电层和第二导电层在交叠区域产生短路。包括衬底基板；设置在衬底基板上的第一导电层、第一绝缘层和第二导电层。第一导电层包括至少一条第一走线，第一走线包括多个走线段和位于相邻两个走线段之间的间断部，第二导电层包括至少一条第二走线，第二走线在衬底基板上的正投影与第一走线在衬底基板上的正投影相交叉，交叉的区域位于间断部在衬底基板上的正投影内；设置于第一导电层远离第二导电层的一侧的第三导电层，以及设置于第三导电层与第一导电层之间的第二绝缘层，第三导电层包括多个连接图案，一个连接图案将一个间断部两侧的两个走线段通过第二绝缘层上的过孔电连接。

Description

一种显示用基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示用基板及其制备方法、显示装置。
背景技术
目前，在驱动液晶显示面板和自发光显示装置例如有机发光二极管(OrganicLight-Emitting Diode，OLED)显示面板工作时，需要制作相互交叉的栅线和数据线，在栅线和数据线之间通常设置一绝缘层，由于该绝缘层通常较薄，则容易导致栅线和数据线在栅线和数据线的重叠区域发生短路。
发明内容
本发明的实施例提供一种显示用基板及其制备方法、显示装置，能够避免第一导电层和第二导电层在交叠区域产生短路。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供一种显示用基板，包括：衬底基板；层叠设置在所述衬底基板上的第一导电层、第一绝缘层和第二导电层，所述第一绝缘层在所述第一导电层和所述第二导电层之间，所述第一导电层包括至少一条第一走线，所述第一走线包括多个走线段和位于相邻两个走线段之间的间断部，所述第二导电层包括至少一条第二走线，所述第二走线在所述衬底基板上的正投影与所述第一走线在所述衬底基板上的正投影相交叉，且交叉的区域位于所述间断部在所述衬底基板上的正投影以内。
设置于所述第一导电层远离所述第二导电层的一侧的第三导电层，以及设置于所述第三导电层与所述第一导电层之间的第二绝缘层，所述第三导电层包括多个连接图案，一个连接图案将一个所述间断部两侧的两个走线段通过所述第二绝缘层上的过孔电连接。
可选的，沿所述第一走线的延伸方向，所述交叉的区域与所述间断部在所述衬底基板上的正投影之间具有间隙。
可选的，所述第一导电层相比于所述第二导电层靠近所述衬底基板。
可选的，所述第一走线为栅线，所述第二走线包括数据线和/或电源线。
可选的，所述显示用基板还包括：第一半导体层和栅绝缘层，所述第一半导体层和所述栅绝缘层位于所述第二绝缘层与所述第一导电层之间，所述半导体层相比于所述栅绝缘层靠近所述第二绝缘层。
所述第一半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极贯穿所述栅绝缘层和所述第一绝缘层与所述薄膜晶体管的有源层图案电连接。
可选的，所述显示用基板还包括：第二半导体层，所述第二半导体层位于所述第一绝缘层与所述第二导电层之间。
所述第二半导体层包括：多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极与所述薄膜晶体管的有源层图案电连接。
可选的，所述第三导电层还包括：遮光图案。
当所述显示用基板还包括：第一半导体层时，所述第一半导体层在所述衬底基板上的正投影在所述遮光图案在所述衬底基板上的正投影内。
当所述显示用基板还包括：第二半导体层时，所述第二半导体层在所述衬底基板上的正投影在所述遮光图案在所述衬底基板上的正投影内。
再一方面，本发明实施例提供一种显示装置，包括上述显示用基板。
又一方面，本发明实施例提供一种显示用基板的制备方法，包括：在衬底基板上依次形成第三导电层、第二绝缘层、第一导电层、第一绝缘层和第二导电层，或者，在衬底基板上依次形成第二导电层、第一绝缘层、第一导电层、第二绝缘层和第三导电层。
其中，所述第一导电层包括至少一条第一走线，所述第一走线包括多个走线段和位于相邻两个走线段之间的间断部，所述第二导电层包括至少一条第二走线，所述第二走线在所述衬底基板上的正投影与所述第一走线在所述衬底基板上的正投影相交叉，且交叉的区域位于所述间断部在所述衬底基板上的正投影以内；所述第三导电层包括多个连接图案，一个连接图案将一个所述间断部两侧的两个走线段通过所述第二绝缘层上的过孔电连接。
本发明实施例提供的显示用基板的制备方法，通过使第一走线包括多个走线段和位于相邻两个走线段之间的间断部，第二走线在衬底基板上的正投影与第一走线在衬底基板上的正投影相交叉，且交叉的区域位于间断部在衬底基板上的正投影以内，并且设置第三导电层，使第三导电层与第一导电层之间间隔第二绝缘层，第三导电层包括多个连接图案，一个连接图案将一个间断部两侧的两个走线段通过第二绝缘层上的过孔电连接。这样一来，通过一个连接图案将一个间断部两侧的两个走线段通过第二绝缘层上的过孔电连接，在保证第一走线的正常工作的前提下，在第一走线和第二走线的交叉区域，第一走线和连接图案之间间隔了第一绝缘层和第二绝缘层，增大了第一走线和第二走线的交叉区域绝缘层的厚度，避免第一走线和第二走线之间发生短路。本发明实施例提供的阵列基板，通过使第一走线包括多个走线段和位于相邻两个走线段之间的间断部，第二走线在衬底基板10上的正投影与第一走线在衬底基板上的正投影相交叉，且交叉的区域位于间断部在衬底基板上的正投影以内，并且设置第三导电层，使第三导电层与第一导电层之间间隔第二绝缘层，第三导电层包括多个连接图案，一个连接图案将一个间断部两侧的两个走线段通过第二绝缘层上的过孔电连接。这样一来，通过一个连接图案将一个间断部两侧的两个走线段通过第二绝缘层上的过孔电连接，在保证第一走线的正常工作的前提下，在第一走线和第二走线的交叉区域，第一走线和连接图案之间间隔了第一绝缘层和第二绝缘层，增大了第一走线和第二走线的交叉区域绝缘层的厚度，避免第一走线和第二走线之间发生短路。
可选的，所述方法还包括：在所述第二绝缘层与所述第一导电层之间形成第一半导体层和栅绝缘层，所述第一半导体层相比于所述栅绝缘层靠近所述第二绝缘层，所述第一半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极。
或者，在所述第一绝缘层与所述第二导电层之间形成第二半导体层，所述第二半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极与所述薄膜晶体管的有源层图案电连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的结构示意图；
图2为本发明实施例提供的一种液晶显示面板的结构示意图；
图3a为本发明实施例提供的一种电致发光显示面板的结构示意图；
图3b为本发明实施例提供的另一种电致发光显示面板的结构示意图；
图4a为另一种本发明实施例提供的一种液晶显示面板中显示用基板的结构示意图；
图4b为再一种本发明实施例提供的一种液晶显示面板显示用基板的结构示意图；
图5a为另一种本发明实施例提供的一种电致发光显示面板显示用基板的结构示意图；
图5b为再一种本发明实施例提供的一种电致发光显示面板显示用基板的结构示意图；
图6a为本发明实施例提供的图4a和图5a中一种F区域的放大示意图；
图6b为本发明实施例提供的图4a和图5a中另一种F区域的放大示意图；
图7a为本发明实施例提供的图4a和图5a中再一种F区域的放大示意图；
图7b为本发明实施例提供的图4a和图5a中另一种F区域的放大示意图；
图8a为本发明实施例提供图4b和图5b中一种E区域的放大示意图；
图8b为本发明实施例提供的图4b和图5b中另一种E区域的放大示意图；
图9a为本发明实施例提供的图4b和图5b中另一种E区域的放大示意图本发明实施例提供的一种显示用基板的部分结构示意图；
图9b为本发明实施例提供的图4b和图5b中再一种E区域的放大示意图；
图10a本发明实施例提供的图4a和图5a中再一种F区域的放大示意图；
图10b为本发明实施例提供的图4a和图5a中再一种F区域的放大示意图；
图11为本发明实施例提供的一种显示用基板的制备方法的流程示意图；
图12为本发明实施例提供的一种显示用基板的制备过程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决上述问题，本发明实施例提供一种显示装置，如图1所示，包括显示面板、框架以及电路板等其它电子配件，还可以包括设置在显示面板上方的盖板，例如盖板玻璃。
其中，框架的纵截面呈U型，显示面板、电路板以及其它电子配件均设置于框架内，电路板设置于显示面板的下方。
当该显示面板为液晶显示面板时，如图2所示，液晶显示面板1的主要结构包括显示用基板11(还可称为阵列基板)、对置基板12以及设置在显示用基板11和对置基板12之间的液晶层13。
在一些实施例中，如图2所示，显示用基板11包括设置于第一衬底110上的薄膜晶体管111、像素电极112和公共电极113。其中，像素电极112和公共电极113可以设置在同一层，在此情况下，像素电极112和公共电极113均为包括多个条状子电极的梳齿结构。像素电极112和公共电极113也可以设置在不同层，在此情况下，如图2所示，像素电极112和公共电极113之间设置有第一绝缘层114。在公共电极113设置在薄膜晶体管111和像素电极112之间的情况下，如图2所示，公共电极113与薄膜晶体管111之间还设置有第二绝缘层115。
在另一些实施例中，公共电极113设置在对置基板12上。
如图2所示，对置基板12包括第二衬底120、设置于第二衬底120上的彩色滤光层121，在此情况下，对置基板12也可以称为彩膜基板(Color filter，简称CF)。彩色滤光层121至少包括第一颜色滤光单元、第二颜色滤光单元和第三颜色滤光单元，第一颜色滤光单元、第二颜色滤光单元和第三颜色滤光单元一一对应的位于一个亚像素中。其中，第一颜色、第二颜色和第三颜色为三基色，例如为红色、绿色和蓝色。对置基板12还包括设置在第二衬底120上的黑矩阵图案122，黑矩阵图案122用于将第一颜色滤光单元、第二颜色滤光单元和第三颜色滤光单元间隔开。
如图2所示，液晶显示面板1还包括设置在对置基板12远离液晶层13一侧的上偏光片14以及设置在显示用基板11远离液晶层13一侧的下偏光片15。
对于自发光显示面板，以自发光显示面板为电致发光显示面板3为例。电致发光显示面板3可以是有机电致发光显示面板(Organic Light-Emitting Diode，简称OLED)或量子点电致发光显示面板(Quantum Dot Light Emitting Diodes，简称QLED)。如图3a和图3b所示，电致发光显示面板包括显示用基板11(还可以称为阵列基板)，显示用基板11包括第三衬底310和设置在第三衬底310上且位于每个亚像素中的像素驱动电路。像素驱动电路包括多个薄膜晶体管111，且其中一个薄膜晶体管为驱动晶体管。
其中，图3a以薄膜晶体管为底栅型薄膜晶体管进行示意，图3b以薄膜晶体管为顶栅型薄膜晶体管进行示意，本发明实施例对此不作限定。
此外，显示面板还包括位于每个亚像素中的发光器件、以及覆盖发光器件的封装层32。发光器件D1包括第一电极311、发光功能层312以及第二电极313。例如，第一电极311为阳极，第二电极313为阴极，参考图3a，第一电极311通过平坦层315上的过孔与像素驱动电路电连接；参考图3b，第一电极311通过一平坦层315(PLN2，可以称为第二平坦层)上的过孔连接到辅助电极上，辅助电极通过另一平坦层315(PLN1，可以称为第一平坦层)上的过孔与像素驱动电路电连接。像素驱动电路中的薄膜晶体管的种类可以为顶栅型、底栅性或者双栅型等。示例的，图3a中与第一电极311连接的像素驱动电路中的薄膜晶体管为底栅型，图3b中与辅助电极连接的像素驱动电路中的薄膜晶体管为顶栅型。例如，第一电极311与驱动薄膜晶体管的漏极电连接。每个发光器件D1一一对应的设置像素界定层314的一个开口区。发光器件D1可以是底发光型发光器件、顶发光型发光器件以及双面发光型发光器件中的一种。
在一些实施例中，发光功能层312包括发光层。在另一些实施例中，发光功能层312除包括发光层外，还包括电子传输层(election transporting layer，ETL)、电子注入层(election injection layer，EIL)、空穴传输层(hole transporting layer，HTL)以及空穴注入层(hole injection layer，HIL)中的一层或多层。
光致发光显示面板与电致发光显示面板3的结构类似，在此不再赘述。
基于上述，不管是液晶显示面板，还是电致发光显示面板或光致发光显示面板，都包括显示用基板11，且显示用基板11的性能对这些显示面板显示效果具有较大的影响。
本发明实施例提供一种显示用基板，可用于上述液晶显示面板，或者上述的自发光显示面板中。
如图6a-图10b所示，本发明实施例提供一种显示用基板11，包括衬底基板10；层叠设置在衬底基板10上的第一导电层、第一绝缘层40和第二导电层，第一绝缘层40在第一导电层和第二导电层之间，第一导电层包括至少一条第一走线411，第一走线411包括多个走线段4111和位于相邻两个走线段4111之间的间断部，第二导电层包括至少一条第二走线422，第二走线422在衬底基板10上的正投影与第一走线411在衬底基板10上的正投影相交叉，且交叉的区域位于间断部在衬底基板10上的正投影以内。
设置于第一导电层远离第二导电层的一侧的第三导电层，以及设置于第三导电层与第一导电层之间的第二绝缘层50，第三导电层包括多个连接图案431，一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔440电连接。
需要说明的是，层叠设置在衬底基板10上的第一导电层、第一绝缘层40和第二导电层，可以为第一导电层相对于第二导电层更靠近衬底基板10，此时第一走线411例如可以为栅线，第二走线422例如可以为数据线；也可以为第二导电层相对于第一导电层更靠近衬底基板10，此时第一走线411例如可以为数据线，第二走线422例如可以为栅线。
当显示用基板11应用于液晶显示面板，且第一导电层相对于第二导电层更靠近衬底基板10时，如图4a、图7a-图8b所示，至少一条第一走线411包括多条栅线4113，至少一条第二走线422包括数据线4221，其中，栅线4113与薄膜晶体管111的栅极G电连接，数据线4221与薄膜晶体管111的源极S电连接，薄膜晶体管111的漏极与像素电极电连接；如图4b、图9a-图10b所示，当为第二导电层相对于第一导电层更靠近衬底基板10时，至少一条第一走线411包括多条数据线4221，至少一条第二走线422包括多条栅线4113，其中，栅线4113与薄膜晶体管111的栅极G电连接，数据线4221与薄膜晶体管111的源极S电连接，薄膜晶体管111的漏极与像素电极电连接。
当显示用基板11应用于电致发光显示面板，且第一导电层相对于第二导电层更靠近衬底基板10时，如图5a、图7a-图8b所示，至少一条第一走线411包括多条栅线4113，至少一条第二走线422包括数据线4221和电源线4222；如图5b、图9a-图10b所示，当为第二导电层相对于第一导电层更靠近衬底基板10时，至少一条第一走线411包括多条数据线4221和电源线4222，至少一条第二走线422包括多条栅线4113。栅线4113、数据线4221和电源线4222均与像素驱动电路电连接，用于向像素驱动电路提供信号。
图5a和图5b以像素驱动电路包括驱动晶体管T1和开关晶体管T2进行示意开关晶体管T2的栅极和栅线4113连接，第一极和数据线4221连接，第二极和驱动晶体管T1的栅极连接，驱动晶体管T1的第一极与电源线4222电连接，第二极与发光器件D1的阳极电连接。
需要说明的是，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。例如，上述晶体管的第一极可以为源极S，第二极可以为漏极D；或者，晶体管的第一极为漏极D，第二极为源极S。
在相关技术中，第一走线411和第二走线422之间的绝缘层通常设置的较薄，从而容易造成第一走线411和第二走线422发生短路。
本发明实施例提供的阵列基板11，通过使第一走线411包括多个走线段4111和位于相邻两个走线段4111之间的间断部，第二走线422在衬底基板10上的正投影与第一走线411在衬底基板10上的正投影相交叉，且交叉的区域位于间断部在衬底基板10上的正投影以内，并且设置第三导电层，使第三导电层与第一导电层之间间隔第二绝缘层50，第三导电层包括多个连接图案431，一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔440电连接。这样一来，通过一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔440电连接，在保证第一走线411的正常工作的前提下，在第一走线411和第二走线422的交叉区域，第一走线411和连接图案431之间间隔了第一绝缘层40和第二绝缘层50，增大了第一走线411和第二走线422的交叉区域绝缘层的厚度，避免第一走线411和第二走线422之间发生短路。
可选的，沿第一走线的延伸方向，交叉的区域与间断部在衬底基板上的正投影之间具有间隙。
需要说明的是，交叉的区域与间断部在衬底基板上的正投影之间具有间隙，是指间断部在衬底基板上的投影大于交叉的区域在衬底基板上的正投影。
基于此，可以增大第三导电图案与第一导电图案之间的面积，进一步避免第一走线与第二走线之间发生短路。
可选的，如图6a-图7b所示，第一导电层相比于第二导电层靠近衬底基板。
可选的，如图4a所示，第一走线411为栅线4113，第二走线422包括数据线4221或电源线。如图5a所示，第一走线411为栅线4113，第二走线422包括数据线4221和电源线4222。
可选的，如图6a-图7b所示，显示用基板还包括：第一半导体层和栅绝缘层，第一半导体层和栅绝缘层位于第二绝缘层50与第一导电层之间，半导体层相比于栅绝缘层靠近第二绝缘层50。
第一半导体层包括多个薄膜晶体管的有源层图案70，第一导电层还包括薄膜晶体管的栅极71，第二导电层还包括薄膜晶体管的源极72和漏极73，薄膜晶体管的源极72和漏极73贯穿栅绝缘层第一绝缘层40与薄膜晶体管的有源层图案70电连接。
图6a-图7b以栅绝缘层包括多个栅绝缘图案进行示例，此时，薄膜晶体管的源极72和漏极73仅需要贯穿第一绝缘层40与薄膜晶体管的有源层图案70电连接。当栅绝缘层为连续的整层时，薄膜晶体管的源极72和漏极73需要贯穿第一绝缘层40以及栅绝缘层与薄膜晶体管的有源图案70电连接。
在薄膜晶体管为顶栅型薄膜晶体管时，相关技术中通过增厚第一走线和第二走线之间的绝缘层来解决栅线和数据线容易短路的问题，增厚绝缘层会导致在制作薄膜晶体管的区域中，薄膜晶体管连接不良导致的黑斑，刻蚀绝缘层时有聚合物堆积在孔内，刻蚀绝缘层时光刻胶留在孔内或者在刻蚀完绝缘层之后制作导电走线时，导电走线爬坡太陡导致导电走线发生断裂。
可选的，如图8a-图9b所示，显示用基板还包括：第二半导体层，第二半导体层位于第一绝缘层40与第二导电层之间。
第二半导体层包括：多个薄膜晶体管的有源层图案70，第一导电层还包括薄膜晶体管的栅极71，第二导电层还包括薄膜晶体管的源极72和漏极73，薄膜晶体管的源极72和漏极73与薄膜晶体管的有源层图案70电连接。
可选的，如图10a和图10b所示，第三导电层还包括遮光图案80。
当显示用基板还包括：第一半导体层时，第一半导体层在衬底基板10上的正投影在遮光图案80在衬底基板10上的正投影内。
当显示用基板还包括：第二半导体层时，第二半导体层在衬底基板10上的正投影在遮光图案80在衬底基板上10的正投影内。
基于此，遮光图案80可以遮挡从外界入射至薄膜晶体管中的第一半导体层或第二半导体层的光线，保证薄膜晶体管的性能，提高薄膜晶体管的可靠性。
再一方面，本发明实施例提供一种显示用基板的制作方法，包括：
在衬底基板上依次形成第三导电层、第二绝缘层、第一导电层、第一绝缘层和第二导电层，或者，在衬底基板上依次形成第二导电层、第一绝缘层、第一导电层、第二绝缘层和第三导电层。
其中，如图6a-图10b所示，第一导电层包括至少一条第一走线411，第一走线411包括多个走线段4111和位于相邻两个走线段4111之间的间断部，第二导电层包括至少一条第二走线422，第二走线422在衬底基板10上的正投影与第一走线411在衬底基板10上的正投影相交叉，且交叉的区域位于间断部在衬底基板10上的正投影以内；第三导电层包括多个连接图案431，一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔电连接。
需要说明的是，图11示出了一种显示用基板的制作方法的流程示意图，图12示出了一种显示用基板的制备过程图，参照图11和图12，对显示用基板11的制备过程进行说明：
S1，在衬底基板上沉积一层金属(例如铜)薄膜，并通过一次构图工艺形成第三导电层，第三导电层包括多个连接图案431。
S2，使用化学气相沉积沉积一层绝缘薄膜(例如氧化硅、氮化硅)。
S3，在该绝缘薄膜上通过一次构图工艺形成包括过孔440的第二绝缘层50。
S4，通过一次构图工艺形成第一导电层，第一导电层包括第一走线，第一走线包括多个走线段4111。
S5，沉积一层绝缘层形成第一绝缘层40。
S6，沉积一层金属薄膜并使用一次构图工艺形成第二导电层，第二导电层包括第二走线422。
基于此，本发明实施例提供的显示用基板的制备方法，通过使第一走线411包括多个走线段4111和位于相邻两个走线段4111之间的间断部，第二走线422在衬底基板10上的正投影与第一走线411在衬底基板10上的正投影相交叉，且交叉的区域位于间断部在衬底基板10上的正投影以内，并且设置第三导电层，使第三导电层与第一导电层之间间隔第二绝缘层50，第三导电层包括多个连接图案431，一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔440电连接。这样一来，通过一个连接图案431将一个间断部两侧的两个走线段4111通过第二绝缘层50上的过孔440电连接，在保证第一走线411的正常工作的前提下，在第一走线411和第二走线422的交叉区域，第一走线411和连接图案431之间间隔了第一绝缘层40和第二绝缘层50，增大了第一走线411和第二走线422的交叉区域绝缘层的厚度，避免第一走线411和第二走线422之间发生短路。
可选的，如图6a-图10b所示，在第二绝缘层与第一导电层之间形成第一半导体层和栅绝缘层，第一半导体层相比于栅绝缘层靠近第二绝缘层，第一半导体层包括多个薄膜晶体管的有源层图案，第一导电层还包括薄膜晶体管的栅极，第二导电层还包括薄膜晶体管的源极和漏极。
或者，如图9a-图10b所示，在第一绝缘层与第二导电层之间形成第二半导体层，第二半导体层包括多个薄膜晶体管的有源层图案，第一导电层还包括薄膜晶体管的栅极，第二导电层还包括薄膜晶体管的源极和漏极，薄膜晶体管的源极和漏极与薄膜晶体管的有源层图案电连接。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示用基板，其特征在于，包括：
衬底基板；
层叠设置在所述衬底基板上的第一导电层、第一绝缘层和第二导电层，所述第一绝缘层在所述第一导电层和所述第二导电层之间，所述第一导电层包括至少一条第一走线，所述第一走线包括多个走线段和位于相邻两个走线段之间的间断部，所述第二导电层包括至少一条第二走线，所述第二走线在所述衬底基板上的正投影与所述第一走线在所述衬底基板上的正投影相交叉，且交叉的区域位于所述间断部在所述衬底基板上的正投影以内；
设置于所述第一导电层远离所述第二导电层的一侧的第三导电层，以及设置于所述第三导电层与所述第一导电层之间的第二绝缘层，所述第三导电层包括多个连接图案，一个连接图案将一个所述间断部两侧的两个走线段通过所述第二绝缘层上的过孔电连接。
2.根据权利要求1所述的显示用基板，其特征在于，沿所述第一走线的延伸方向，所述交叉的区域与所述间断部在所述衬底基板上的正投影之间具有间隙。
3.根据权利要求1所述的显示用基板，其特征在于，所述第一导电层相比于所述第二导电层靠近所述衬底基板。
4.根据权利要求3所述的显示用基板，其特征在于，所述第一走线为栅线，所述第二走线包括数据线和/或电源线。
5.根据权利要求3所述的显示用基板，其特征在于，所述显示用基板还包括：第一半导体层和栅绝缘层，所述第一半导体层和所述栅绝缘层位于所述第二绝缘层与所述第一导电层之间，所述半导体层相比于所述栅绝缘层靠近所述第二绝缘层；
所述第一半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极贯穿所述栅绝缘层和所述第一绝缘层与所述薄膜晶体管的有源层图案电连接。
6.根据权利要求3所述的显示用基板，其特征在于，所述显示用基板还包括：第二半导体层，所述第二半导体层位于所述第一绝缘层与所述第二导电层之间；
所述第二半导体层包括：多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极与所述薄膜晶体管的有源层图案电连接。
7.根据权利要求5或6所述的显示用基板，其特征在于，所述第三导电层还包括：遮光图案；
当所述显示用基板还包括：第一半导体层时，所述第一半导体层在所述衬底基板上的正投影在所述遮光图案在所述衬底基板上的正投影内；
当所述显示用基板还包括：第二半导体层时，所述第二半导体层在所述衬底基板上的正投影在所述遮光图案在所述衬底基板上的正投影内。
8.一种显示装置，其特征在于，所述显示装置包括权利要求1-7任一项所述的显示用基板。
9.一种显示用基板的制作方法，其特征在于，包括：
在衬底基板上依次形成第三导电层、第二绝缘层、第一导电层、第一绝缘层和第二导电层，或者，在衬底基板上依次形成第二导电层、第一绝缘层、第一导电层、第二绝缘层和第三导电层；
其中，所述第一导电层包括至少一条第一走线，所述第一走线包括多个走线段和位于相邻两个走线段之间的间断部，所述第二导电层包括至少一条第二走线，所述第二走线在所述衬底基板上的正投影与所述第一走线在所述衬底基板上的正投影相交叉，且交叉的区域位于所述间断部在所述衬底基板上的正投影以内；所述第三导电层包括多个连接图案，一个连接图案将一个所述间断部两侧的两个走线段通过所述第二绝缘层上的过孔电连接。
10.根据权利要求9所述的显示用基板的制作方法，其特征在于，还包括：
在所述第二绝缘层与所述第一导电层之间形成第一半导体层和栅绝缘层，所述第一半导体层相比于所述栅绝缘层靠近所述第二绝缘层，所述第一半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极；
或者，
在所述第一绝缘层与所述第二导电层之间形成第二半导体层，所述第二半导体层包括多个薄膜晶体管的有源层图案，所述第一导电层还包括所述薄膜晶体管的栅极，所述第二导电层还包括所述薄膜晶体管的源极和漏极，所述薄膜晶体管的源极和漏极与所述薄膜晶体管的有源层图案电连接。
CN202010159284.4A 2020-03-09 2020-03-09 一种显示用基板及其制备方法、显示装置 Active CN111244115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010159284.4A CN111244115B (zh) 2020-03-09 2020-03-09 一种显示用基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010159284.4A CN111244115B (zh) 2020-03-09 2020-03-09 一种显示用基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111244115A true CN111244115A (zh) 2020-06-05
CN111244115B CN111244115B (zh) 2022-12-02

Family

ID=70873443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010159284.4A Active CN111244115B (zh) 2020-03-09 2020-03-09 一种显示用基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111244115B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653196A (zh) * 2020-06-12 2020-09-11 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN111725282A (zh) * 2020-06-19 2020-09-29 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112328113A (zh) * 2020-11-12 2021-02-05 京东方科技集团股份有限公司 触控面板及其修复方法、显示装置
CN114023700A (zh) * 2021-10-29 2022-02-08 惠州华星光电显示有限公司 一种tft基板的制作方法及tft基板
US12001625B2 (en) 2020-11-12 2024-06-04 Mianyang Boe Optoelectronics Technology Co., Ltd. Touch panel and repairing method therefor, and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123869A1 (en) * 2008-11-18 2010-05-20 Hitachi Displays, Ltd. Display device
TW201547031A (zh) * 2009-10-16 2015-12-16 Semiconductor Energy Lab 半導體裝置和其製造方法
CN105489618A (zh) * 2016-01-22 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN109378320A (zh) * 2018-12-05 2019-02-22 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
CN109473452A (zh) * 2017-09-08 2019-03-15 株式会社日本有机雷特显示器 显示装置
CN110148601A (zh) * 2019-05-31 2019-08-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123869A1 (en) * 2008-11-18 2010-05-20 Hitachi Displays, Ltd. Display device
TW201547031A (zh) * 2009-10-16 2015-12-16 Semiconductor Energy Lab 半導體裝置和其製造方法
CN105489618A (zh) * 2016-01-22 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN109473452A (zh) * 2017-09-08 2019-03-15 株式会社日本有机雷特显示器 显示装置
CN109378320A (zh) * 2018-12-05 2019-02-22 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
CN110148601A (zh) * 2019-05-31 2019-08-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653196A (zh) * 2020-06-12 2020-09-11 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN111725282A (zh) * 2020-06-19 2020-09-29 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN111725282B (zh) * 2020-06-19 2023-05-19 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112328113A (zh) * 2020-11-12 2021-02-05 京东方科技集团股份有限公司 触控面板及其修复方法、显示装置
WO2022100343A1 (zh) * 2020-11-12 2022-05-19 京东方科技集团股份有限公司 触控面板及其修复方法、显示装置
US12001625B2 (en) 2020-11-12 2024-06-04 Mianyang Boe Optoelectronics Technology Co., Ltd. Touch panel and repairing method therefor, and display device
CN114023700A (zh) * 2021-10-29 2022-02-08 惠州华星光电显示有限公司 一种tft基板的制作方法及tft基板
WO2023070741A1 (zh) * 2021-10-29 2023-05-04 惠州华星光电显示有限公司 一种tft基板的制作方法及tft基板

Also Published As

Publication number Publication date
CN111244115B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN111244115B (zh) 一种显示用基板及其制备方法、显示装置
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
JP4897759B2 (ja) 有機電界発光素子とその製造方法
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR20030086167A (ko) 유기전계 발광소자와 그 제조방법
KR102062912B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR100594865B1 (ko) 유기전계 발광소자와 그 제조방법
KR20120072173A (ko) 유기전계 발광소자용 기판
KR20180118857A (ko) 유기 발광 표시 장치
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
CN108321305B (zh) 一种oled显示面板及显示装置
CN111312769B (zh) 显示面板
JP4639662B2 (ja) 電気光学装置および電子機器
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
WO2019073680A1 (ja) 表示装置
KR20040007823A (ko) 유기전계 발광소자와 그 제조방법
CN110828524B (zh) 驱动背板及其制备方法、显示面板及其修复方法
CN115440771A (zh) 显示装置
KR100658341B1 (ko) 전계발광소자 및 그 제조방법
JP2012058664A (ja) 発光パネル及び発光パネルの製造方法
KR102593332B1 (ko) 유기발광표시장치 및 그의 제조방법
KR100606781B1 (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR100761123B1 (ko) 전계발광표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant