CN111240578A - 一种多比特存储装置以及电子设备 - Google Patents

一种多比特存储装置以及电子设备 Download PDF

Info

Publication number
CN111240578A
CN111240578A CN201811434026.1A CN201811434026A CN111240578A CN 111240578 A CN111240578 A CN 111240578A CN 201811434026 A CN201811434026 A CN 201811434026A CN 111240578 A CN111240578 A CN 111240578A
Authority
CN
China
Prior art keywords
storage
memory
bit
storage mode
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811434026.1A
Other languages
English (en)
Other versions
CN111240578B (zh
Inventor
尹慧
李志雄
邓恩华
梁冬柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Longsys Electronics Co Ltd
Original Assignee
Shenzhen Longsys Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Longsys Electronics Co Ltd filed Critical Shenzhen Longsys Electronics Co Ltd
Priority to CN201811434026.1A priority Critical patent/CN111240578B/zh
Publication of CN111240578A publication Critical patent/CN111240578A/zh
Application granted granted Critical
Publication of CN111240578B publication Critical patent/CN111240578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了一种多比特存储装置以及电子设备，其中，该多比特存储装置包括控制器和存储器；控制器用于对存储器的存储模式进行切换；其中，存储模式至少包括多比特存储装置固有的第一存储模式和不同于第一存储模式的第二存储模式；控制器还用于在第一存储模式下将写入数据以第一存储模式存储于存储器中，或在第二存储模式下将写入数据以第二存储模式存储于存储器中。通过上述方式，可以使一个存储器具有多种不同的存储模式，可以满足更多的存储场景，使存储器更加多功能化。

Description

一种多比特存储装置以及电子设备
技术领域
本申请涉及存储技术领域，特别是涉及一种多比特存储装置以及电子设备。
背景技术
随着半导体工艺和技术的进步，各种不同存储方式的存储器已经开始慢慢进入公众的视野。
其中，nand flash存储器是flash(闪存)存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。nand flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用。
但是，现有的nand flash存储器一般包括基于自身型号的存储模式或者最基础的SLC存储模式。
发明内容
本申请主要提供一种多比特存储装置以及电子设备，能够解决现有技术中存储器的存储模式单一的问题。
本申请采用的一种技术方案是提供一种多比特存储装置，该多比特存储装置包括控制器和存储器；控制器用于对存储器的存储模式进行切换；其中，存储模式至少包括多比特存储装置固有的第一存储模式和不同于第一存储模式的第二存储模式；控制器还用于在第一存储模式下将写入数据以第一存储模式存储于存储器中，或在第二存储模式下将写入数据以第二存储模式存储于存储器中；其中，在第一存储模式和第二存储模式下，一个存储单元至少存储2bit数据。
其中，控制器具体用于向存储器发送设定命令，以使多比特存储装置的存储模式由第一存储模式切换为第二存储模式。
其中，控制器还用于在存储模式切换成第二存储模式后，依次循环向存储器发送写命令码、地址、数据包和编程命令码，以实现数据的写入。
其中，控制器具体用于依次向存储器发送模式切换命令码、写命令码、地址、目标数据包、编程命令码，以实现存储模式的切换以及目标数据包的写入。
其中，控制器具体用于基于第二存储模式的存储方式，对存储地址进行相应的修正，并依次循环向存储器发送写命令码、修正地址、目标数据包、编程命令码，以实现数据包的写入。
其中，多比特存储装置的每个存储单元包括第一数量个存储页，第一存储模式为对多比特存储装置的每个存储单元的每个存储页依次写入数据；第二存储模式对应的存储器的每个存储单元包括第二数量个存储页；其中，第二数量小于第一数量。
其中，控制器具体用于对存储地址进行相应的修正，以使在多比特存储装置中的每个存储单元中，仅有第二数量个存储页被写入数据。
其中，多比特存储装置为QLC NAND存储器；第一存储模式为QLC存储模式。
其中，第二存储模式为TLC存储模式。
本申请采用的另一种技术方案是提供一种电子设备，该电子设备包括如上述的多比特存储装置。
本申请提供的多比特存储装置包括控制器和存储器；控制器用于对存储器的存储模式进行切换；其中，存储模式至少包括多比特存储装置固有的第一存储模式和不同于第一存储模式的第二存储模式；控制器还用于在第一存储模式下将写入数据以第一存储模式存储于存储器中，或在第二存储模式下将写入数据以第二存储模式存储于存储器中。通过上述方式，可以使一个存储器具有多种不同的存储模式，可以满足更多的存储场景，使存储器更加多功能化。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请提供的多比特存储装置一实施例的结构示意图；
图2是TLC和QLC的电压切分示意图；
图3是nand flash的一般存储过程示意图；
图4是本申请提供的多比特存储装置的第一存储过程示意图；
图5是本申请提供的多比特存储装置的第二存储过程示意图；
图6是本申请提供的多比特存储装置的第三存储过程示意图；
图7是本申请提供的电子设备一实施例的结构示意图。
具体实施方式
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参阅图1，图1是本申请提供的多比特存储装置一实施例的结构示意图。该多比特存储装置10包括控制器11和存储器12。
其中，所述控制器11中存储有预先设置的控制程序或控制指令以对整个多比特存储装置10的工作进行控制，存储器12可以包括一个flash或多个flash，其中多个flash可以进行堆叠。
可以理解的，该多比特存储装置10还可以包括多个接口触片(引脚)，用于与外部设备进行数据交互，或者获取外部设备提供的电压。该多个接口触片可以分别耦接控制器11和存储器12。
其中，多比特存储装置10是指存储器的一个存储单元(cell)中可以存储多个比特(bit)数据。
例如，现有的多比特存储装置10主要包括MLC、TLC和QLC。
1、双层存储单元MLC，Multi-Level Cell，即2bit/cell，速度一般寿命一般，价格一般，约3000—1万次擦写寿命。
2、三层存储单元TLC，Trinary-Level Cell，即3bit/cell，也有Flash厂家叫8LC，速度慢寿命最短，价格便宜，约500—1千次擦写寿命。
3、四层存储单元QLC，Quad-Level Cell，即4bits/cell，成本更低，容量更大，但寿命更短(理论可擦写150次)。
可以理解的，每Cell单元存储数据越多，单位面积容量就越高，但同时导致不同电压状态越多，越难控制，所以导致颗粒稳定性越差，寿命低。各有利弊。
QLC采用每个cell中存储4bit数据，相较于TLC(3bit/cell)nand flash来说，相同的面积下，会多出25％的存储容量。这对于成本的降低带来优势。然而，由于QLC需要在每个Cell中保存4bit信息，这会造成数据稳定性、nand寿命等的降低。相较于TLC nand来说，可靠性方面还是会存在一定的劣势。
在某些场合下，我们还是会需要更稳定并且使用寿命更长的数据保存需求。于此，我们提出了QLC转成TLC使用的技术专利，以解决QLC技术导致可靠性降低的矛盾。
如图2所示，图2是TLC和QLC的电压切分示意图，以下举例来说：
TLC nand一个cell内部的电压被切分成8个电压等级。而QLC拥有16个电压级别，且分别把4个bit分布保存在4个page(存储页)中。这4个page我们暂时先命名为：Low Page、Middle Page、Up page、Top page。我们需要把QLC缩减回原来的8个电压等级。需要把QLC原本的L1、L3、L5、L7、L9、L11、L13、L15去掉。这样电压等级分布还是可以表现出TLC的8个电压分布等级，从而提高Nand的数据可靠性。
如图3所示，图3是nand flash的一般存储过程示意图，一般来说，控制器对Nandflash写正常的QLC编程操作一般可分如下步骤：“写命令码→地址→数据包→编程命令码”。可以理解的，对于每一个bit都存在上述的写入过程，每一个循环一次对每个地址进行写入。
下面通过几种实施例对模式切换下的存储过程进行介绍。
在第一种实施例中，控制器11具体用于向存储器12发送设定命令，以使多比特存储装置10的存储模式由第一存储模式切换为第二存储模式。进一步的，控制器11还用于在存储模式12切换成第二存储模式后，依次循环向存储器12发送写命令码、地址、数据包和编程命令码，以实现数据的写入。
可选的，其中的设定命令可以包括写寄存器命令、寄存器地址和切换模式指令。
如图4所示，图4是本申请提供的多比特存储装置的第一存储过程示意图。
控制器11对存储器12发送特殊的命令码，可选的，该特殊的命令码可以是“写寄存器命令→寄存器地址→切换成TLC模式”，以通知存储器12内部转换成TLC模式。然后对存储器12每个存储单元按页逐个进行编程。此时存储器12内部自动编程为TLC模式。
在第二种实施例中，控制器11具体用于依次向存储器12发送模式切换命令码、写命令码、地址、目标数据包、编程命令码，以实现存储模式的切换以及目标数据包的写入。
可选的，其中的模式切换命令码位于每一段数据存储命令的前端。
如图5所示，图5是本申请提供的多比特存储装置的第二存储过程示意图。
控制器11对存储器12发送每段存储命令的前端包括了“TLC切换命令”，可理解的，每一段存储命令为“TLC切换命令→写命令码→地址→数据包→编程命令码”，在写命令前，加转化成TLC模式的命令码。对存储器12按页进行编程。此时存储器12内部将数据编程为TLC模式，并循环后续的page写入操作。
可以理解的，上述第一实施例是在最前端通过特殊命令使存储器12实现模式的切换，后续无需再写入相应的命令，而第二实施例中在每一段的写命令之前均加入切换命令，实现模式的切换。
在第三种实施例中，控制器11具体用于基于第二存储模式的存储方式，对存储地址进行相应的修正，并依次循环向存储器12发送写命令码、修正地址、目标数据包、编程命令码，以实现数据包的写入。
具体地，多比特存储装置10的每个存储单元包括第一数量个存储页，第一存储模式为对多比特存储装置的每个存储单元的每个存储页依次写入数据；第二存储模式对应的存储器的每个存储单元包括第二数量个存储页；其中，第二数量小于第一数量。控制器11具体用于对存储地址进行相应的修正，以使在多比特存储装置中的每个存储单元中，仅有第二数量个存储页被写入数据。
这里以QLC nand为例，如图6所示，图6是本申请提供的多比特存储装置的第三存储过程示意图。
在处于正常的QLC模式下，会逐个对Low Page、Middle Page、Up page进行写入，当遇到Top page时，直接跳过。把数据保存在下一个非Top page中。
可以理解的，在“写命令码→地址2up page→数据包3→编程命令码”之后，本应该是地址4的写入，但是在本实施例中的写入命令中做了修正，不包括地址4，那么直接进行地址5的写入，即“写命令码→地址5middle page→数据包2→编程命令码”。
本实施例提供的多比特存储装置包括控制器和存储器；控制器用于对存储器的存储模式进行切换；其中，存储模式至少包括多比特存储装置固有的第一存储模式和不同于第一存储模式的第二存储模式；控制器还用于在第一存储模式下将写入数据以第一存储模式存储于存储器中，或在第二存储模式下将写入数据以第二存储模式存储于存储器中。通过上述方式，可以使一个存储器具有多种不同的存储模式，可以满足更多的存储场景，使存储器更加多功能化。
进一步的，由于在某些场合下，我们还是会需要更稳定并且使用寿命更长的数据保存需求。于此，我们提出了QLC转成TLC使用的技术专利，以解决QLC技术导致可靠性降低的矛盾。通过在QLC存储器中采用TLC的存储模式进行存储，可以提高数据的存储稳定性，并提高存储器的寿命。
可以理解的，上述的实施例进行的流程步骤作为软件实施时，可以程序数据的方式存储于控制器11或者存储器12中，控制器11可以执行上述的程序数据来实现上述的模式切换以及数据的写入。
另外，在其他的实施例中，也可以在QLC存储装置中实现QLC存储模式和MLC存储模式的切换。
另外，在其他的实施例中，也可以在TLC存储装置中实现TLC存储模式和MLC存储模式的切换。
当然，也可以在一个QLC存储装置中，实现SLC、MLC、TLC和QLC四种模式的任意切换。
可以理解的，上述列举的几种模式切换方式与上述实施例中的QLC存储模式和TLC存储模式的切换方式类似，这里不再赘述。
参阅图7，图7是本申请提供的电子设备一实施例的结构示意图，该电子设备70包括多比特存储装置71。
其中该多比特存储装置71是如上述实施例中介绍的多比特存储装置，其结构和工作原理类似，这里不再赘述。
进一步的，该电子设备70可以是手机、平板电脑、智能穿戴设备等，另外，该电子设备70还可以包括处理器，该处理器可以向多比特存储装置71发送模式切换指令以实现多比特存储装置71的模式切换。
本实施例提供的电子设备包括多比特存储装置，该多比特存储装置包括控制器和存储器；控制器用于对存储器的存储模式进行切换；其中，存储模式至少包括多比特存储装置固有的第一存储模式和不同于第一存储模式的第二存储模式；控制器还用于在第一存储模式下将写入数据以第一存储模式存储于存储器中，或在第二存储模式下将写入数据以第二存储模式存储于存储器中。通过上述方式，可以使一个存储器具有多种不同的存储模式，可以满足更多的存储场景，使存储器更加多功能化，同时能够提高电子设备的数据稳定性，延长电子设备的使用寿命。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种多比特存储装置，其特征在于，所述多比特存储装置包括控制器和存储器；
所述控制器用于对所述存储器的存储模式进行切换；其中，所述存储模式至少包括所述多比特存储装置固有的第一存储模式和不同于所述第一存储模式的第二存储模式；
所述控制器还用于在所述第一存储模式下将写入数据以所述第一存储模式存储于所述存储器中，或在所述第二存储模式下将写入数据以所述第二存储模式存储于所述存储器中；
其中，在所述第一存储模式和所述第二存储模式下，一个存储单元至少存储2bit数据。
2.根据权利要求1所述的多比特存储装置，其特征在于，
所述控制器具体用于向所述存储器发送设定命令，以使所述多比特存储装置的存储模式由第一存储模式切换为第二存储模式。
3.根据权利要求2所述的多比特存储装置，其特征在于，
所述控制器还用于在存储模式切换成第二存储模式后，依次循环向所述存储器发送写命令码、地址、数据包和编程命令码，以实现数据的写入。
4.根据权利要求1所述的多比特存储装置，其特征在于，
所述控制器具体用于依次向所述存储器发送模式切换命令码、写命令码、地址、目标数据包、编程命令码，以实现存储模式的切换以及所述目标数据包的写入。
5.根据权利要求1所述的多比特存储装置，其特征在于，
所述控制器具体用于基于所述第二存储模式的存储方式，对存储地址进行相应的修正，并依次循环向所述存储器发送写命令码、修正地址、目标数据包、编程命令码，以实现数据包的写入。
6.根据权利要求5所述的多比特存储装置，其特征在于，
所述多比特存储装置的每个存储单元包括第一数量个存储页，所述第一存储模式为对所述多比特存储装置的每个存储单元的每个存储页依次写入数据；
所述第二存储模式对应的存储器的每个存储单元包括第二数量个存储页；其中，所述第二数量小于所述第一数量。
7.根据权利要求6所述的多比特存储装置，其特征在于，
所述控制器具体用于对存储地址进行相应的修正，以使在所述多比特存储装置中的每个存储单元中，仅有第二数量个存储页被写入数据。
8.根据权利要求1所述的多比特存储装置，其特征在于，
所述多比特存储装置为QLC NAND存储器；
所述第一存储模式为QLC存储模式，所述第二存储模式为MLC存储模式或TLC存储模式。
9.根据权利要求1所述的多比特存储装置，其特征在于，
所述第一存储模式为TLC存储模式，所述第二存储模式为MLC存储模式。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任一项所述的多比特存储装置。
CN201811434026.1A 2018-11-28 2018-11-28 一种多比特存储装置以及电子设备 Active CN111240578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811434026.1A CN111240578B (zh) 2018-11-28 2018-11-28 一种多比特存储装置以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811434026.1A CN111240578B (zh) 2018-11-28 2018-11-28 一种多比特存储装置以及电子设备

Publications (2)

Publication Number Publication Date
CN111240578A true CN111240578A (zh) 2020-06-05
CN111240578B CN111240578B (zh) 2023-10-10

Family

ID=70863695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811434026.1A Active CN111240578B (zh) 2018-11-28 2018-11-28 一种多比特存储装置以及电子设备

Country Status (1)

Country Link
CN (1) CN111240578B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314180A (zh) * 2020-12-31 2021-08-27 乐鑫信息科技（上海）股份有限公司 一种多次编程电子熔丝装置
CN113360092A (zh) * 2021-05-17 2021-09-07 维沃移动通信有限公司 数据存储方法、数据存储装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266835A (zh) * 2007-01-17 2008-09-17 三星电子株式会社 包含多用户可选编程模式的非易失存储设备及相关的方法
CN102142277A (zh) * 2010-01-28 2011-08-03 深圳市江波龙电子有限公司 一种存储器及存储器读写控制方法及系统
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
US20170177258A1 (en) * 2015-12-18 2017-06-22 Pmc Sierra Us, Inc. Method of configuring memory cells in a solid state drive and controller therefor
CN107291626A (zh) * 2017-06-19 2017-10-24 北京小米移动软件有限公司 数据存储方法和装置
US20180122480A1 (en) * 2016-11-01 2018-05-03 Fujitsu Limited Control circuit, semiconductor storage device, and method of controlling semiconductor storage device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266835A (zh) * 2007-01-17 2008-09-17 三星电子株式会社 包含多用户可选编程模式的非易失存储设备及相关的方法
CN102142277A (zh) * 2010-01-28 2011-08-03 深圳市江波龙电子有限公司 一种存储器及存储器读写控制方法及系统
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
US20170177258A1 (en) * 2015-12-18 2017-06-22 Pmc Sierra Us, Inc. Method of configuring memory cells in a solid state drive and controller therefor
US20180122480A1 (en) * 2016-11-01 2018-05-03 Fujitsu Limited Control circuit, semiconductor storage device, and method of controlling semiconductor storage device
CN107291626A (zh) * 2017-06-19 2017-10-24 北京小米移动软件有限公司 数据存储方法和装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314180A (zh) * 2020-12-31 2021-08-27 乐鑫信息科技（上海）股份有限公司 一种多次编程电子熔丝装置
CN113314180B (zh) * 2020-12-31 2024-02-09 乐鑫信息科技（上海）股份有限公司 一种多次编程电子熔丝装置
CN113360092A (zh) * 2021-05-17 2021-09-07 维沃移动通信有限公司 数据存储方法、数据存储装置和电子设备

Also Published As

Publication number Publication date
CN111240578B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US11237765B2 (en) Data writing method and storage device
CN106598479B (zh) 闪速存储器的故障安全擦除的方法和装置
US8547742B2 (en) Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8788908B2 (en) Data storage system having multi-bit memory device and on-chip buffer program method thereof
US9176861B2 (en) System including data storage device, and data storage device including first and second memory regions
US20090327581A1 (en) Nand memory
US20150117100A1 (en) Storage device and related programming method
US8266368B2 (en) Memory controller, memory system, and control method for memory system
TWI652577B (zh) 資料儲存裝置及非揮發式記憶體操作方法
CN103106923A (zh) 存储器装置架构和操作
US10191683B2 (en) One-pass programming in a multi-level nonvolatile memory device with improved write amplification
US10241552B2 (en) Memory system and control method
CN111240578B (zh) 一种多比特存储装置以及电子设备
US20140092682A1 (en) Method for programming and reading flash memory by storing last programming page number
US9007867B2 (en) Loading trim address and trim data pairs
CN111028878B (zh) 一种闪存写入方法、闪存芯片及非易失性的存储设备
CN102693754B (zh) 多位单元非易失性内存的写入方法
CN109584938B (zh) 闪存器的数据读取方法及装置、存储设备及存储介质
US9804799B2 (en) Memory storage device and operating method thereof
CN108664215B (zh) 数据储存装置以及其操作方法
KR20130110153A (ko) 다이 인터리브를 향상시키기 위해 프로그래밍 시퀀스를 구현하기 위한 시스템들 및 방법들
CN114694714A (zh) 非易失性三维存储器、存储系统及其读取方法
CN117251108A (zh) 基于固态硬盘的slc缓存分配方法、装置和计算机设备
CN115831193A (zh) 存储系统以及存储器控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant