CN111221501B - 一种用于大数乘法的数论变换电路 - Google Patents

一种用于大数乘法的数论变换电路 Download PDF

Info

Publication number
CN111221501B
CN111221501B CN202010012148.2A CN202010012148A CN111221501B CN 111221501 B CN111221501 B CN 111221501B CN 202010012148 A CN202010012148 A CN 202010012148A CN 111221501 B CN111221501 B CN 111221501B
Authority
CN
China
Prior art keywords
unit
twiddle factor
multiplication
address
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010012148.2A
Other languages
English (en)
Other versions
CN111221501A (zh
Inventor
华斯亮
张猛蛟
徐健
卞九辉
张静亚
洪学鹍
张惠国
刘玉申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Yuda Beijing Technology Co ltd
Original Assignee
Changshu Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changshu Institute of Technology filed Critical Changshu Institute of Technology
Priority to CN202010012148.2A priority Critical patent/CN111221501B/zh
Publication of CN111221501A publication Critical patent/CN111221501A/zh
Application granted granted Critical
Publication of CN111221501B publication Critical patent/CN111221501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种用于大数乘法的数论变换电路，包括主控单元，接收变换前数据并存储入主存，向地址生成单元发送数论变换开始信号；主存，存储数论变换前\中\后的数据；基16运算单元，实现16点的数论变换并存入第一随机存储器；地址生成单元，生成取数地址，将取数地址作为存储地址发送给转置及旋转因子相乘单元，生成旋转因子只读存储器地址发送给旋转因子只读存储器；转置及旋转因子相乘单元，读取第一随机存储器中矩阵，完成矩阵的转置，以及矩阵和旋转因子的点乘并根据存储地址将结果存入主存；旋转因子只读存储器读取旋转因子发送给转置及旋转因子相乘单元。本发明实现786432bits数字乘法的数论变换，提高运算利用率，节省电路逻辑及存储资源。

Description

一种用于大数乘法的数论变换电路
技术领域
本发明涉及一种用于乘法的电路结构，特别是涉及一种用于大数乘法的数论变换电路。
背景技术
在信息安全日益重要的今天，现代加密手段层出不穷，已有科学家研究超过100kbit(超过106356)的加密手段。在加密算法中，常用的运算有加法、减法、乘法、平方、取模等。其中乘法和平方运算数量占到了整个运算的53％-62％。因此，大数乘法的硬件加速是当前加密领域的一个需要攻克的难题。
大数乘法除了传统的长乘法，Karatsuba算法、Toom-Cook算法和
Figure BDA0002357529910000016
-Strassen算法。传统的长乘法算法复杂度为O(n2)，Karatsuba算法的算法复杂度为O(n1.58)，Toom-Cook算法的算法复杂度为O(n1.46)，
Figure BDA0002357529910000015
–Strassen算法的算法复杂度为O(n·logn·log logn)。以上算法的复杂度依次减低，实现复杂度依次增加。
Figure BDA0002357529910000017
–Strassen算法的核心是将两数数论变换后相加，再将合做逆数论变换，通过数论变换，把大数乘法转换为大数加法。
数论变换是传统的数字傅里叶变换(DFT)在有限域上的一般化。数论变换用旋转因子
Figure BDA0002357529910000011
(mod p)来等价DFT运算中的
Figure BDA0002357529910000012
其中W是模素数p的原根，由于p是素数，根据狄利克雷定理，其原根W一定存在。N点数论变换的计算式为
Figure BDA0002357529910000013
其中，0≤k≤N-1,WN是第N个单位根。
现有技术中采用数论变换的电路结构有公开号为CN103870438A的中国专利“一种利用数论变换计算循环卷积的电路结构”，该专利方案利用数论变换计算循环卷积。其处理的输入数据为8bits，通过蝶形运算单元得到65bits数据，使用了费马数F＝232+1取模后，输出数据为32bit。该结构能够承载的数据宽度有限。
另外还有《电子与信息学报》2019年的文章《大整数乘法器FPGA设计与实现》。该论文描述了一种基于
Figure BDA0002357529910000014
–Strassen算法的大整数乘法器硬件架构。论文将65536点的数论变换，分解成64点与1024点的形式，1024点数论变换使用2级基-32运算单元串行构建的结构。该结构同时使用了64点和32点运算单元，运算利用率较低。
发明内容
针对上述现有技术的缺陷，本发明的目的是提供一种用于大数乘法的数论变换电路，实现786432bits数字乘法的数论变换，提高运算利用率，节省电路逻辑及存储资源。
本发明的技术方案是这样的：一种用于大数乘法的数论变换电路，包括：
主控单元，接收变换前数据并存储入主存，向地址生成单元发送数论变换开始信号；
主存，存储数论变换前的数据或者变换中的中间数据或者变换后的结果数据；
基16运算单元，根据地址生成单元发送的取数地址从所述主存中取数，实现16点的数论变换并存入第一随机存储器；
地址生成单元，接收数论变换开始信号生成取数地址发送给所述基16运算单元，将所述取数地址作为存储地址发送给转置及旋转因子相乘单元，生成旋转因子只读存储器地址发送给旋转因子只读存储器；
转置及旋转因子相乘单元，读取第一随机存储器中所述基16运算单元计算得到的矩阵，完成矩阵的转置，以及矩阵和旋转因子的点乘并根据存储地址将结果存入所述主存；
第一随机存储器，存储所述基16运算单元计算得到的矩阵；
和旋转因子只读存储器，由所述旋转因子只读存储器地址读取旋转因子发送给所述转置及旋转因子相乘单元。
进一步地，所述转置及旋转因子相乘单元包括依次连接的转置单元、第二随机存储器和旋转因子相乘单元，所述转置单元读取所述第一随机存储器中所述基16运算单元计算得到的矩阵，完成矩阵的转置并存入第二随机存储器，所述旋转因子相乘单元从所述第二随机存储器读取矩阵的转置，并将其与旋转因子点乘，所述地址生成单元将存储地址发送给所述旋转因子相乘单元，所述旋转因子相乘单元将点乘结果存入所述主存的存储地址。
进一步地，所述转置及旋转因子相乘单元包括依次连接的旋转因子相乘单元、第二随机存储器和转置单元，所述旋转因子相乘单元读取所述第一随机存储器中所述基16运算单元计算得到的矩阵，并将其与旋转因子点乘，点乘结果存入所述第二随机存储器，所述转置单元从所述第二随机存储器读取点乘结果完成矩阵的转置，所述地址生成单元将存储地址发送给所述转置单元，所述转置单元将转置结果存入所述主存的存储地址。
进一步地，所述第一随机存储器包括两组存储器，所述两组存储器做乒乓操作。
进一步地，所述主存为65536点主存，所述第一随机存储器为16×16点存储器，所述第二随机存储器为16×16点存储器。
本发明所提供的技术方案的优点在于，本发明实现了786432bits的数论变换，使用单一的基16运算单元，运算单元的运算利用率高，节省电路逻辑资源；在主存进行存储操作时使用了原位存储，整个电路始终只需要与原始数据相同点数的主存，节省了电路存储资源。
附图说明
图1为用于大数乘法的数论变换电路结构示意图。
图2为用于大数乘法的数论变换电路第一优选实施例结构示意图。
图3为用于大数乘法的数论变换电路第二优选实施例结构示意图。
具体实施方法
下面结合实施例对本发明作进一步说明，但不作为对本发明的限定。
786432＝3×216bit的乘法强度足够满足当前互联网环境的加密要求。采用数论变换计算786432bits的乘法，将3×216bit的数，以12bit为一个单位切成65536段，这样一个786432bits的数就可以用65536阶的多项式表达。在做数论变换时，需要65536点的变换，每个点的输入数据宽度是12bit。
N点数论变换的计算式为
Figure BDA0002357529910000031
其中，0≤k≤N-1,WN是第N个单位根。
应用N＝65536将n和k的索引重新写为
Figure BDA0002357529910000032
k＝4096k1+256k2+16k3+k4
由于单位根的特性，
Figure BDA0002357529910000033
其中m是正整数。
Figure BDA0002357529910000034
将上面的公式代入数论变换的计算式，可以得到65536点的数量变换计算为：
Figure BDA0002357529910000035
本发明实施例涉及一种用于大数乘法的数论变换电路，实现以上的数论变换计算式。请结合图1所示，该数论变换电路包括主控单元1、主存2、基16运算单元3、地址生成单元4、转置及旋转因子相乘单元5、第一随机存储器6和旋转因子只读存储器7。
主控单元1负责将变换前的数据按照顺序存入主存2，控制数论变换开始，以及按照顺序将变换后的数据从主存2中读取并输出。
主存2的存储容量是65536点，存储数论变换前的数据或者变换中的中间数据或者变换后的结果数据。
基16运算单元3根据地址生成单元4发送的取数地址从主存2中取数，实现16点的数论变换，即
Figure BDA0002357529910000041
并将结果存入第一随机存储器6，是数论变换的运算核心。在素数p的选择上，通常选择Solinas素数p＝264-232+1。因为该素数支持高效的取模操作，如2192mod p＝1，296mod p＝-1，264mod p＝232-1。利用该素数计算得到的单位根W16＝212是2的幂次方，因此可以通过做移位和模加操作实现数论转换，而避免直接的乘法操作，降低数论变换的复杂性。基16运算单元3的计算可以写成
Figure BDA0002357529910000042
地址生成单元4根据主控单元1告知的已完成接收数据的信号，每次生成不同的取数地址，发给基16运算单元3，并将该取数地址作为存储地址发送给转置及旋转因子相乘单元5；并生成相应的读取旋转因子只读存储器的地址发送给旋转因子只读存储器7。
转置及旋转因子相乘单元5读取第一随机存储器6中基16运算单元计算得到的矩阵，完成16×16点矩阵的转置，以及16×16点矩阵和16×16点旋转因子的点乘。因为16×16点旋转因子是对称矩阵，所以在转置及旋转因子相乘单元5内先做转置或者先做点乘，对结果是没有影响的。转置及旋转因子相乘单元5计算完成后根据地址单元4发送的存储地址将结果存入主存2。
第一随机存储器6存储基16运算单元3的计算结果，容量是两组16×16点存储器。两组随机存储器做乒乓操作，以提高数据带宽。举例来说，当基16运算单元3将结果存入第一组随机存储器时，转置及旋转因子相乘单元5正在使用第二组随机存储器；当基16运算单元3将结果存入第二组随机存储器时，转置及旋转因子相乘单元5正在使用第一组随机存储器。
旋转因子只读存储器7存储
Figure BDA0002357529910000043
的值，根据地址生成单元4给出的地址，输出存储值至转置及旋转因子相乘单元5。
地址生成单元4将同一地址发送给基16运算单元3和转置及旋转因子相乘单元5以实现原位存储，以此只需要65536点的主存，即可完成65536点的数论变换。具体以256点的数论变换为例说明原位存储的具体方式：原始数据以64行4列，列优先的存储形式，存储在主存中。每一行表示一次基4运算。例如，点0、64、128和192做一次基4运算，所得到的结果是中间结果，也对应了点0、64、128和192。每一组基4运算包括4个基4运算，组内的主存读取地址和存储地址是相同的。例如，第一次基4运算中的一组包括了地址0，16，32，48的点[(0,64,128,192),(16,80,144,208),(32,96,160,224),(48,112,176,240)]，第一次基4运算单元运算并转置及旋转因子相乘后的结果，仍然存入地址0，16，32，48。又例如，第三次基4运算中的一组包括了地址16，17，18，19的点[(64,68,72,76),(65,69,73,77),(66,70,73,78),(67,71,75,79)]，第三次基4运算单元运算并转置及旋转因子相乘后的结果，仍然存入地址16，17，18，19。这样每一组运算后，在原地址用中间数据替代了原始数据，又用结果数据替代了中间数据。因此完成256点数论变换仅需256点主存即可。相应的，在本发明中，只需65536点的主存。
本发明用于大数乘法的数论变换电路的工作流程可以分为三步：
第一步：接收数据。主控单元1将变换前的数据按照顺序存入主存2。主控单元1向地址生成单元4发送变换开始信号，开始数论变换开始。
第二步：数论变换。地址生成单元4生成不同的取数地址，发给基16运算单元3，将该取数地址作为存储地址发送给转置及旋转因子相乘单元5；并生成相应的读取旋转因子只读存储器的地址。基16运算单元3根据取数地址从主存2中取数，实现16点的数论变换，即
Figure BDA0002357529910000051
并将结果存入第一随机存储器6。旋转因子只读存储器7根据地址生成单元4给出的地址，输出存储值至转置及旋转因子相乘单元5。转置及旋转因子相乘单元5读取第一随机存储器6中基16运算单元3计算得到的矩阵，完成16×16点矩阵的转置，以及16×16点矩阵和16×16点旋转因子的点乘，将结果存入主存2的存储地址。点乘时使用旋转因子只读存储器7给出的旋转因子。主存2中所有的数据经过4次读取和存入后，计算完成，发信号告知主控单元1可以开始输出数据。
第三步：输出数据。主控单元1按照顺序将变换后的数据从主存2中读取并输出。
转置及旋转因子相乘单元5实现矩阵转置和矩阵点乘操作，可能会成为数据流时序的瓶颈。转置及旋转因子相乘单元5拆分成转置单元和旋转因子相乘单元的流水线形式，两个单元之间用随机存储器缓冲。因此，请结合图2所示，本发明的一个优选实施例中，转置及旋转因子相乘单元5包括依次连接的转置单元5a、第二随机存储器5b和旋转因子相乘单元5c，转置单元5a读取第一随机存储器6中基16运算单元3计算得到的矩阵，完成16×16点矩阵的转置并存入第二随机存储器5b，旋转因子相乘单元5c从第二随机存储器5b读取16×16点矩阵的转置，并将其与16×16点旋转因子点乘，地址生成单元4将存储地址发送给旋转因子相乘单元5c，旋转因子相乘单元5c将点乘结果存入主存2的存储地址。
请结合图3所示，本发明的另一个优选实施例中，转置及旋转因子相乘单元5包括依次连接的旋转因子相乘单元5a’、第二随机存储器5b’和转置单元5c’，旋转因子相乘单元5a’读取第一随机存储器6中基16运算单元3计算得到的矩阵，并将其与16×16点旋转因子点乘，点乘结果存入第二随机存储器5b’，转置单元5c’从第二随机存储器5b’读取点乘结果完成16×16点矩阵的转置。地址生成单元4将存储地址发送给转置单元5c’，转置单元5c’将转置结果存入主存2的存储地址。

Claims (5)

1.一种用于大数乘法的数论变换电路，其特征在于，包括：
主控单元，接收变换前数据并存储入主存，向地址生成单元发送数论变换开始信号；
主存，为65536点主存，存储数论变换前的数据或者变换中的中间数据或者变换后的结果数据；
基16运算单元，根据地址生成单元发送的取数地址从所述主存中取数，实现16点的数论变换并存入第一随机存储器；
地址生成单元，接收数论变换开始信号生成取数地址发送给所述基16运算单元，将所述取数地址作为存储地址发送给转置及旋转因子相乘单元，生成旋转因子只读存储器地址发送给旋转因子只读存储器；
转置及旋转因子相乘单元，读取第一随机存储器中所述基16运算单元计算得到的矩阵，完成16×16点矩阵的转置，以及16×16点矩阵和16×16点旋转因子的点乘并根据存储地址将结果存入所述主存；
第一随机存储器，包括两组16×16点存储器，存储所述基16运算单元计算得到的矩阵；
和旋转因子只读存储器，由所述旋转因子只读存储器地址读取旋转因子发送给所述转置及旋转因子相乘单元。
2.根据权利要求1所述的用于大数乘法的数论变换电路，其特征在于，所述转置及旋转因子相乘单元包括依次连接的转置单元、第二随机存储器和旋转因子相乘单元，所述转置单元读取所述第一随机存储器中所述基16运算单元计算得到的矩阵，完成矩阵的转置并存入第二随机存储器，所述旋转因子相乘单元从所述第二随机存储器读取矩阵的转置，并将其与旋转因子点乘，所述地址生成单元将存储地址发送给所述旋转因子相乘单元，所述旋转因子相乘单元将点乘结果存入所述主存的存储地址。
3.根据权利要求1所述的用于大数乘法的数论变换电路，其特征在于，所述转置及旋转因子相乘单元包括依次连接的旋转因子相乘单元、第二随机存储器和转置单元，所述旋转因子相乘单元读取所述第一随机存储器中所述基16运算单元计算得到的矩阵，并将其与旋转因子点乘，点乘结果存入所述第二随机存储器，所述转置单元从所述第二随机存储器读取点乘结果完成矩阵的转置，所述地址生成单元将存储地址发送给所述转置单元，所述转置单元将转置结果存入所述主存的存储地址。
4.根据权利要求1至3中任意一项所述的用于大数乘法的数论变换电路，其特征在于，所述两组16×16点存储器做乒乓操作。
5.根据权利要求2和3中任意一项所述的用于大数乘法的数论变换电路，其特征在于，所述的第二随机存储器为16×16点存储器。
CN202010012148.2A 2020-01-07 2020-01-07 一种用于大数乘法的数论变换电路 Active CN111221501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010012148.2A CN111221501B (zh) 2020-01-07 2020-01-07 一种用于大数乘法的数论变换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010012148.2A CN111221501B (zh) 2020-01-07 2020-01-07 一种用于大数乘法的数论变换电路

Publications (2)

Publication Number Publication Date
CN111221501A CN111221501A (zh) 2020-06-02
CN111221501B true CN111221501B (zh) 2021-11-26

Family

ID=70828106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010012148.2A Active CN111221501B (zh) 2020-01-07 2020-01-07 一种用于大数乘法的数论变换电路

Country Status (1)

Country Link
CN (1) CN111221501B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113608717B (zh) * 2021-10-11 2022-01-04 苏州浪潮智能科技有限公司 一种数论变换计算电路、方法及计算机设备
CN116186473A (zh) * 2021-11-26 2023-05-30 华为技术有限公司 数据变换方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083643A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种低存储器开销的混合基fft处理器及其方法
CN101300572A (zh) * 2005-03-11 2008-11-05 高通股份有限公司 快速傅里叶变换旋转乘法
CN101330489A (zh) * 2008-07-28 2008-12-24 中兴通讯股份有限公司 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237773B (en) * 2004-06-24 2005-08-11 Univ Nat Chiao Tung Fast fourier transform processor and dynamic scaling method thereof and radix-8 fast Fourier transform computation method
GB2448755B (en) * 2007-04-27 2009-03-25 Univ Bradford FFT processor
CN101667984A (zh) * 2008-09-04 2010-03-10 上海明波通信技术有限公司 3780点快速傅立叶变换处理器及运算控制方法
CN102609396A (zh) * 2012-01-19 2012-07-25 中国传媒大学 一种drm系统中离散傅里叶变换处理装置和方法
CN103870438B (zh) * 2014-02-25 2016-08-17 复旦大学 一种利用数论变换计算循环卷积的电路结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300572A (zh) * 2005-03-11 2008-11-05 高通股份有限公司 快速傅里叶变换旋转乘法
CN101083643A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 一种低存储器开销的混合基fft处理器及其方法
CN101330489A (zh) * 2008-07-28 2008-12-24 中兴通讯股份有限公司 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Also Published As

Publication number Publication date
CN111221501A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP4022546B2 (ja) 高速フーリエ変換を用いた混合−基数方式の変調装置
CN108009126B (zh) 一种计算方法及相关产品
CN111221501B (zh) 一种用于大数乘法的数论变换电路
US8880575B2 (en) Fast fourier transform using a small capacity memory
CN112464296B (zh) 一种用于同态加密技术的大整数乘法器硬件电路
CN113972980B (zh) 基于数论变换的格密码多项式乘法运算的优化方法及装置
CN109993293B (zh) 一种适用于堆叠式沙漏网络的深度学习加速器
JP2002351858A (ja) 処理装置
JP2010016830A (ja) Ｄｆｔ計算で使用されるマルチ基数バタフライを計算する計算方法
CN113222129B (zh) 一种基于多级缓存循环利用的卷积运算处理单元及系统
JP5486226B2 (ja) ルリタニアマッピングを用いるｐｆａアルゴリズムに従って種々のサイズのｄｆｔを計算する装置及び方法
US6728742B1 (en) Data storage patterns for fast fourier transforms
CN113111300B (zh) 具有优化资源消耗的定点fft实现系统
Wu et al. Efficient VLSI architecture of Bluestein’s FFT for fully homomorphic encryption
KR102306252B1 (ko) 매트릭스 변환 장치, 방법 및 데이터 처리 시스템
US9268744B2 (en) Parallel bit reversal devices and methods
CN114422315B (zh) 一种超高吞吐量ifft/fft调制解调方法
CN109522125A (zh) 一种矩阵乘积转置的加速方法、装置及处理器
CN113204372B (zh) 存储受限型哈希算法的加速装置及方法
JP5654373B2 (ja) 演算装置、演算方法およびプログラム
CN106970895B (zh) 基于fpga的fft装置及方法
CN114185514B (zh) 一种基于费马模数的多项式乘法器
CN109307791B (zh) 具有fft功能的示波器
CN118193889A (zh) Ntt电路、ntt方法、电子设备
CN117834105A (zh) 一种适应频繁变参的低面积低带宽可重构ntt加速器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Hua Siliang

Inventor after: Zhang Mengjiao

Inventor after: Xu Jian

Inventor after: Bian Jiuhui

Inventor after: Zhang Jingya

Inventor after: Hong Xuekun

Inventor after: Zhang Huiguo

Inventor after: Liu Yushen

Inventor before: Hua Siliang

Inventor before: Zhang Mengjiao

Inventor before: Xu Jian

Inventor before: Bian Jiuhui

Inventor before: Zhang Jingya

Inventor before: Hong Xuekun

Inventor before: Zhang Huiguo

Inventor before: Liu Yusheng

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220630

Address after: 101400 room 701, building 6, No. 5, Yanqi East 2nd Road, Huairou District, Beijing

Patentee after: ZHONGKE YUDA (BEIJING) TECHNOLOGY Co.,Ltd.

Address before: 215500 Changshou City South Three Ring Road No. 99, Suzhou, Jiangsu

Patentee before: CHANGSHU INSTITUTE OF TECHNOLOGY

TR01 Transfer of patent right