CN101330489A - 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法 - Google Patents

快速傅立叶变换/快速傅立叶反变换处理器及其处理方法 Download PDF

Info

Publication number
CN101330489A
CN101330489A CNA2008101346073A CN200810134607A CN101330489A CN 101330489 A CN101330489 A CN 101330489A CN A2008101346073 A CNA2008101346073 A CN A2008101346073A CN 200810134607 A CN200810134607 A CN 200810134607A CN 101330489 A CN101330489 A CN 101330489A
Authority
CN
China
Prior art keywords
data
group
control signal
ram
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101346073A
Other languages
English (en)
Inventor
周圆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNA2008101346073A priority Critical patent/CN101330489A/zh
Publication of CN101330489A publication Critical patent/CN101330489A/zh
Priority to PCT/CN2009/072877 priority patent/WO2010012207A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种快速傅立叶变换/快速傅立叶反变换处理器及其处理方法，其中，上述处理器包括：控制信号和地址信号产生器，用于产生控制信号和地址信号；随机存储器模块，用于存储输入数据和中间运算结果；只读存储器模块，用于存储旋转因子；数据处理模块，用于根据控制信号和旋转因子对输入数据进行蝶形运算，并将中间运算结果送回随机存储器模块进行存储。本发明实现了可兼容长度大于等于四的任何偶数点的IFFT/FFT变换。

Description

快速傅立叶变换/快速傅立叶反变换处理器及其处理方法
技术领域
本发明涉及通信领域，具体而言，涉及一种FFT/IFFT(FastFourier Transform，快速傅立叶变换/Inverse Fast Fourier Transform，快速傅立叶反变换)处理器及其处理方法。
背景技术
在目前的数字多媒体中，通信系统需要使用任意偶数长度、多种模式的FFT/IFFT，例如：LTE(Long-Term Evolution，长期演进)系统的调制、解调和信道估计都需要使用12点-1200点的34种长度的FFT/IFFT，如何在FPGA(Field Programmable Gate Array，现场可编程门阵列)或ASIC(Application Specific Integrated Circuit，专用集成电路)中实现兼容多种模式的FFT/IFFT是整个系统实现的关键之一，目前，实现这一功能有如下的困难：
(1)没有可用的FFT IP(Intellectual Property，知识产权)核，现有的IP核都只支持长度是2的N次幂的FFT/IFFT，例如：512、1024和2048点的FFT/IFFT；
(2)兼容模式多、控制结构复杂、设计难度较大；
(3)速度要求非常高，例如：LTE系统需要在41.66微秒内完成总长度为1200点的FFT/IFFT；
(4)在实际应用中，要求FFT/IFFT能够在不同的FPGA上实现，因此FFT/IFFT处理器架构必须有较高的可移植性。
基于上述困难，现有技术还没有能够提供任意偶数长度、多种模式的FFT/IFFT处理器。
发明内容
针对现有技术还没有能够提供任意偶数长度、多种模式的FFT/IFFT处理器的问题而提出本发明，为此，本发明旨在提供一种FFT/IFFT处理器及其处理方法，以解决上述问题。
根据本发明的一个方面，提供了一种快速傅立叶变换/快速傅立叶反变换处理器。
根据本发明的快速傅立叶变换/快速傅立叶反变换处理器包括：控制信号和地址信号产生器，用于产生控制信号和地址信号；随机存储器模块，用于存储输入数据和中间运算结果；只读存储器模块，用于存储旋转因子；数据处理模块，用于根据控制信号和旋转因子对输入数据进行蝶形运算，并将中间运算结果送回随机存储器模块进行存储。
优选地，地址信号包括随机存储器地址信号和只读存储器地址信号，控制信号包括随机存储器控制信号、只读存储器控制信号、数据处理模块控制信号。
优选地，随机存储器模块根据随机存储器地址信号和随机存储器控制信号向数据处理模块发送输入数据。
优选地，只读存储器模块根据只读存储器地址信号和只读存储器控制信号读取向数据处理模块发送的旋转因子。
优选地，随机存储器模块包括两个四端口随机存储器。
优选地，四端口随机存储器包括：工作频率为处理器系统时钟频率2倍的两端口随机存储器、寄存器和多路复用器。
优选地，控制信号和地址信号产生器还用于进行变换长度设置，两个四端口随机存储器分别根据变换长度设置来写入输入数据。
优选地，数据处理模块包括两个蝶形运算器和多路复用器。
根据本发明的另一个方面，提供了一种快速傅立叶变换/快速傅立叶反变换处理器的处理方法。
根据本发明的快速傅立叶变换/快速傅立叶反变换处理器的处理方法包括：随机存储器模块在控制信号和地址信号产生器的控制下装载输入数据，并将输入数据送入数据处理模块；数据处理模块根据控制信号和地址信号产生器产生的控制信号和只读存储器模块送入的旋转因子，对输入数据进行蝶形运算，并将中间运算结果送回随机存储器模块进行存储；随机存储器模块在控制信号和地址信号产生器的控制下卸载数据。
优选地，地址信号包括随机存储器地址信号和只读存储器地址信号，控制信号包括随机存储器控制信号、只读存储器控制信号、数据处理模块控制信号。
优选地，随机存储器模块根据随机存储器地址信号和随机存储器控制信号向数据处理模块发送输入数据。
优选地，只读存储器模块根据只读存储器地址信号和只读存储器控制信号读取向数据处理模块发送的旋转因子。
优选地，在进行蝶形运算之前，上述方法还包括：控制信号和地址信号产生器进行变换长度设置；根据变换长度设置，将输入数据分为长度相等的第一组数据和第二组数据，将第一组数据按顺序写入第一个四端口随机存储器，将第二组数据按顺序写入第二个四端口随机存储器。
优选地，上述方法还包括：步骤1，随机存储器模块从第一个四端口随机存储器中读取第一组数据的第一数据和第二数据，从第二个四端口随机存储器中读取第二组数据的第一数据和第二数据，其中，第一组数据的第一数据和第二数据与第二组数据的第一数据和第二数据的地址相同；步骤2，随机存储器模块将第一组数据的第一数据和第二组数据的第一数据送入数据处理模块的第一个蝶形运算器进行蝶形运算，将第一组数据的第二数据和第二组数据的第二数据送入数据处理模块的第二个蝶形运算器进行蝶形运算；重复步骤1和步骤2，直至读取了第一组数据和第二组数据中的全部数据。
优选地，在读取了第一组数据和第二组数据中的全部数据之后，上述方法还包括：步骤3，随机存储器模块从第一个四端口随机存储器中读取第一组数据的两个数据，并将第一组数据的两个数据送入数据处理模块的第一个蝶形运算器进行蝶形运算；步骤4，随机存储器模块从第二个四端口随机存储器中读取第二组数据的两个数据，并将第二组数据的两个数据送入数据处理模块的第二个蝶形运算器进行蝶形运算，其中，第二组数据的两个数据与第一组数据的两个数据的地址相同；重复步骤3和步骤4，直至读取了第一组数据和第二组数据中的待处理的全部数据。
优选地，在数据处理模块将运算结果送回随机存储器模块进行存储之后，上述方法进一步包括：随机存储器模块按照读取地址与存储地址对应的方式存储并输出运算结果，其中，读取地址是得到运算结果所使用的输入数据在随机存储器模块中的地址。
通过本发明，解决了现有技术还没有能够提供任意偶数长度、多种模式的FFT/IFFT处理器的问题，实现了可兼容长度大于等于四的任何偶数点的IFFT/FFT变换。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的FFT/IFFT处理器的结构的示意图；
图2是根据本发明实施例的FFT/IFFT处理器的处理方法的流程图；
图3是根据本发明实施例的FFT/IFFT处理器的数据通路结构的示意图。
具体实施方式
根据本发明实施例，提供了一种FFT/IFFT处理器及其处理方法，其可以应用于数字多媒体中的通信系统、通信方法以及加工产品，适用于通信系统的偶数长度、变换长度可变的FFT/IFFT的处理。在本发明中，引入了四端口存储模块、蝶形运算器(简称为BF)等，可以实现在非脉动阵列结构下，使用双通道对数据实现连续不间断的处理，在降低处理器对芯片面积需求的同时，可以使用较低的时钟频率完成所需的FFT/IFFT运算。下面将参考附图并结合实施例来详细说明本发明。
装置实施例
根据本发明的实施例，提供了一种FFT/IFFT处理器。图1是根据本发明实施例的FFT/IFFT处理器的结构的示意图，如图1所示，该处理器包括控制信号和地址信号产生器102、RAM模块104、ROM模块106、数据处理模块108，下面对该处理器的结构进行详细描述：
控制信号和地址信号产生器102，用于产生控制信号和地址信号，其中，地址信号包括RAM(Random-Access Memory，随机存储器)地址信号和ROM(Read-Only Memory，只读存储器)地址信号，控制信号包括RAM控制信号、ROM控制信号、数据处理模块控制信号；该控制信号和地址信号产生器102还用于进行变换长度设置(选择)，即，将输入数据的长度分为长度相等的两部分。
RAM模块104，连接至控制信号和地址信号产生器102，用于存储输入数据；RAM模块可以包括两个四端口RAM，其中，每个四端口RAM都包括工作频率为处理器系统时钟频率2倍的两端口RAM、附加寄存器和多路复用器；这两个四端口RAM分别根据控制信号和地址信号产生器102的变换长度设置来写入输入数据，并根据控制信号和地址信号产生器102产生的RAM地址信号和RAM控制信号向数据处理模块发送输入数据。具体地，将变换长度设置的前一部分的数据写入第一个四端口RAM，将后一部分的数据写入第二个四端口RAM。
ROM模块106，连接至控制信号和地址信号产生器102、数据处理模块108，用于存储旋转因子，并根据控制信号和地址信号产生器102产生的ROM地址信号和ROM控制信号读取向数据处理模块发送该旋转因子。
数据处理模块108，连接至控制信号和地址信号产生器102、RAM模块104、ROM模块106，包括两个BF和多路复用器，用于根据控制信号和地址信号产生器102产生的控制信号和ROM模块106送入的旋转因子对RAM模块104送入的输入数据进行蝶形运算，并将运算结果送回RAM模块104进行存储。
通过该实施例提供的处理器，包括两个相同的四端口RAM和两个相同的BF，对其控制几乎完全一致，这种结构使设计简单化；该处理器可兼容长度大于等于四的任何偶数点的IFFT/FFT变换，使用四端口RAM实现四个数据的连续读写，不仅提高了处理速度，更为简化控制单元的设计提供了基础。
方法实施例
根据本发明的实施例，提供了一种FFT/IFFT处理器的处理方法。图2是根据本发明实施例的FFT/IFFT处理器的处理方法的流程图，如图2所示，该方法包括：
步骤S202，RAM模块在控制信号和地址信号产生器的控制下装载输入数据，并将输入数据送入数据处理模块；
步骤S204，数据处理模块根据控制信号和地址信号产生器产生的控制信号和ROM模块送入的旋转因子，对输入数据进行蝶形运算，并将中间运算结果送回RAM模块进行存储；此后，RAM模块按照读取地址与存储地址对应的方式存储并输出运算结果，其中，读取地址是得到运算结果所使用的输入数据在RAM模块中的地址；
步骤S206，RAM模块在控制信号和地址信号产生器的控制下卸载数据。
在步骤S204之前，上述方法还包括：
(42)控制信号和地址信号产生器进行变换长度设置；
(44)RAM模块根据RAM地址信号和RAM控制信号向数据处理模块发送输入数据；
(46)ROM模块根据ROM地址信号和ROM控制信号读取向数据处理模块发送的旋转因子。
具体地，处理(44)具体可以包括如下操作：
(202)根据变换长度设置，将输入数据分为长度相等的第一组数据和第二组数据，将第一组数据按顺序写入第一个四端口RAM(简称为4-Port RAM1)，将第二组数据按顺序写入第二个四端口RAM(简称为4-Port RAM2)；
(204)RAM模块从4-Port RAM1中读取第一组数据的第一数据和第二数据，从第二个四端口RAM中读取第二组数据的第一数据和第二数据，其中，第一组数据的第一数据和第二数据与第二组数据的第一数据和第二数据的地址相同；
(206)RAM模块将第一组数据的第一数据和第二组数据的第一数据送入数据处理模块的第一个蝶形运算器(简称为BF1)进行蝶形运算，将第一组数据的第二数据和第二组数据的第二数据送入数据处理模块的第二个蝶形运算器(简称为BF2)进行蝶形运算；
(208)重复步骤(204)和步骤(206)，直至读取了第一组数据和第二组数据中的全部数据；
(210)RAM模块从4-Port RAM1中读取第一组数据的两个数据，并将第一组数据的两个数据送入数据处理模块的BF1进行蝶形运算；
(212)RAM模块从第二个四端口RAM中读取第二组数据的两个数据，并将第二组数据的两个数据送入数据处理模块的BF2进行蝶形运算，其中，第二组数据的两个数据与第一组数据的两个数据的地址相同；
(214)重复步骤(210)和步骤(212)，直至读取了第一组数据和第二组数据中待处理的全部数据。
通过该实施例，对运算过程的控制比较简单，对于任意基数的运算，对应的运算结果回到读出数据的位置，中间无需任何置换，节省了时钟周期。
下面结合图3，以12点FFT运算为例结合附图说明本发明实施例的具体实现过程。图3是根据本发明实施例的FFT/IFFT处理器的数据通路结构的示意图。
在图3中，4-Port RAM包括4-Port RAM1和4-Port RAM2，在4-Port RAM1和4-Port RAM2中，分别包括PortA和PortB两部分，其中，PortA包括Addr(连接至Addra_out和Addrb_out或者Addrc_out和Addrd_out，用于读取从4-Port RAM1或4-Port RAM2输出至数据处理单元的数据的地址信号)和Dout(连接至A douta和B doutb或者C doutc和D doutd，用于向数据处理模块送入数据)，PortB包括Din(连接至输入A和B或者输入C和D)和Addr(连接至Addra_in和Addrb_in或者Addrc_in和Addrd_in，用于读取输入至4-Port RAM1或4-Port RAM2的数据的地址信号)；数据处理单元包括BF1和BF2；ROM用于向数据处理模块提供旋转因子。
如图3所示，包括如下步骤：
步骤1，处理器装载数据，将数据[x0，x1，x2，x3，x4，x5]从Din写入4-Port RAM1；
步骤2，将数据[x6，x7，x8，x9，x10，x11]从Din写入4-PortRAM2；
步骤3，从A douta和B doutb分别读取位于4-Port RAM1中地址0，1的数据x0和x1，从C doutc和D doutd分别读取位于4-PortRAM2中地址0，1的数据x6和x7；将x0与x6送入BF1，将x1与x7送入BF2进行蝶形运算；将x0与x6的运算结果从A和C写入4-Port RAM1和4-Port RAM2的地址0，将x1与x7的运算结果从B和D写入4-Port RAM1和4-Port RAM2的地址1；
步骤4，变换地址，按照步骤3的方法完成x2与x8，x3与x9，以及x4与x10，x5与x11的蝶形运算；
步骤5，从A douta和B doutb分别读取位于4-Port RAM1地址0，3的数据，送入BF1进行蝶形运算，并将运算结果从A和B写回地址0，3；同时从C doutc和D doutd分别读取位于4-Port RAM2地址0，3的数据，送入BF2进行蝶形运算，并将运算结果从C和D写回地址0，3；
步骤6，变换地址，按照步骤5中的方法，对4-Port RAM1和4-Port RAM2分别完成地址1与4，以及地址2与5中数据的蝶形运算；
步骤7，变换地址，按照步骤5中的方法，对4-Port RAM1和4-Port RAM2分别完成地址1与2，以及地址4与5中数据的蝶形运算；
步骤8，变换地址，按照步骤5中的方法，对4-Port RAM1和4-Port RAM2分别完成地址0与1，以及地址3与4中数据的蝶形运算；
步骤9，变换地址，按照步骤5中的方法，对4-Port RAM1和4-Port RAM2分别完成地址1与2，以及地址4与5中数据的蝶形运算；
步骤10，卸载数据(从Output输出)，卸载地址顺序为[0 6 3 91 7 4 10 2 8 5 11]，其中，地址0-5对应4-Port RAM1地址0-5，地址6-11对应4-Port RAM2地址0-5。
通过本发明实施例提供的处理器，运算速度快，处理过程比较简单，处理1200点FFT/IFFT需要6600个时钟周期，在主频160MHz下耗时41.27微秒，在主频246MHz下耗时26.83微秒；此架构适用基于不同厂家、不同类型FPGA或ASIC的实现；此架构适用长度大于等于四的任何偶数点的FFT/IFFT，因此不仅可用于LTE系统，也可用于其它使用OFDM(Orthogonal Frequency DivisionMultiplexing，正交频分复用)技术的系统。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种快速傅立叶变换/快速傅立叶反变换处理器，其特征在于，包括：
控制信号和地址信号产生器，用于产生控制信号和地址信号；
随机存储器模块，用于存储输入数据和中间运算结果；
只读存储器模块，用于存储旋转因子；
数据处理模块，用于根据所述控制信号和所述旋转因子对所述输入数据进行蝶形运算，并将所述中间运算结果送回所述随机存储器模块进行存储。
2.根据权利要求1所述的处理器，其特征在于，
所述地址信号包括随机存储器地址信号和只读存储器地址信号，所述控制信号包括随机存储器控制信号、只读存储器控制信号、数据处理模块控制信号。
3.根据权利要求2所述的处理器，其特征在于，
所述随机存储器模块根据所述随机存储器地址信号和所述随机存储器控制信号向所述数据处理模块发送所述输入数据。
4.根据权利要求2所述的处理器，其特征在于，
所述只读存储器模块根据所述只读存储器地址信号和所述只读存储器控制信号读取向所述数据处理模块发送的所述旋转因子。
5.根据权利要求1所述的处理器，其特征在于，所述随机存储器模块包括两个四端口随机存储器。
6.根据权利要求5所述的处理器，其特征在于，所述四端口随机存储器包括：工作频率为处理器系统时钟频率2倍的两端口随机存储器、寄存器和多路复用器。
7.根据权利要求5所述的处理器，其特征在于，所述控制信号和地址信号产生器还用于进行变换长度设置，所述两个四端口随机存储器分别根据所述变换长度设置来写入所述输入数据。
8.根据权利要求1所述的处理器，其特征在于，所述数据处理模块包括两个蝶形运算器和多路复用器。
9.一种快速傅立叶变换/快速傅立叶反变换处理器的处理方法，其特征在于，包括：
随机存储器模块在控制信号和地址信号产生器的控制下
装载输入数据，并将所述输入数据送入数据处理模块；
所述数据处理模块根据所述控制信号和地址信号产生器产生的控制信号和只读存储器模块送入的旋转因子，对所述输入数据进行蝶形运算，并将中间运算结果送回所述随机存储器模块进行存储；
所述随机存储器模块在所述控制信号和地址信号产生器的控制下卸载数据。
10.根据权利要求9所述的方法，其特征在于，
所述地址信号包括随机存储器地址信号和只读存储器地址信号，所述控制信号包括随机存储器控制信号、只读存储器控制信号、数据处理模块控制信号。
11.根据权利要求10所述的方法，其特征在于，
所述随机存储器模块根据所述随机存储器地址信号和所述随机存储器控制信号向所述数据处理模块发送所述输入数据。
12.根据权利要求10所述的方法，其特征在于，
所述只读存储器模块根据所述只读存储器地址信号和所述只读存储器控制信号读取向所述数据处理模块发送的所述旋转因子。
13.根据权利要求12所述的方法，其特征在于，在进行蝶形运算之前，所述方法还包括：
所述控制信号和地址信号产生器进行变换长度设置；
根据所述变换长度设置，将所述输入数据分为长度相等的第一组数据和第二组数据，将所述第一组数据按顺序写入第一个四端口随机存储器，将所述第二组数据按顺序写入第二个四端口随机存储器。
14.根据权利要求13所述的方法，其特征在于，还包括：
步骤1，所述随机存储器模块从所述第一个四端口随机存储器中读取第一组数据的第一数据和第二数据，从所述第二个四端口随机存储器中读取第二组数据的第一数据和第二数据，其中，所述第一组数据的第一数据和第二数据与所述第二组数据的第一数据和第二数据的地址相同；
步骤2，所述随机存储器模块将所述第一组数据的第一数据和所述第二组数据的第一数据送入所述数据处理模块的第一个蝶形运算器进行蝶形运算，将所述第一组数据的第二数据和所述第二组数据的第二数据送入所述数据处理模块的第二个蝶形运算器进行蝶形运算；
重复所述步骤1和所述步骤2，直至读取了所述第一组数据和所述第二组数据中的全部数据。
15.根据权利要求14所述的方法，其特征在于，在读取了所述第一组数据和所述第二组数据中的全部数据之后，所述方法还包括：
步骤3，所述随机存储器模块从所述第一个四端口随机存储器中读取第一组数据的两个数据，并将所述第一组数据的两个数据送入所述数据处理模块的第一个蝶形运算器进行蝶形运算；
步骤4，所述随机存储器模块从所述第二个四端口随机存储器中读取第二组数据的两个数据，并将所述第二组数据的两个数据送入所述数据处理模块的第二个蝶形运算器进行蝶形运算，其中，所述第二组数据的两个数据与所述第一组数据的两个数据的地址相同；
重复所述步骤3和所述步骤4，直至读取了所述第一组数据和所述第二组数据中的待处理的全部数据。
16.根据权利要求9所述的方法，其特征在于，在所述数据处理模块将运算结果送回所述随机存储器模块进行存储之后，所述方法进一步包括：
所述随机存储器模块按照读取地址与存储地址对应的方式存储并输出所述运算结果，其中，所述读取地址是得到所述运算结果所使用的输入数据在所述随机存储器模块中的地址。
CNA2008101346073A 2008-07-28 2008-07-28 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法 Pending CN101330489A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2008101346073A CN101330489A (zh) 2008-07-28 2008-07-28 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法
PCT/CN2009/072877 WO2010012207A1 (zh) 2008-07-28 2009-07-22 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008101346073A CN101330489A (zh) 2008-07-28 2008-07-28 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Publications (1)

Publication Number Publication Date
CN101330489A true CN101330489A (zh) 2008-12-24

Family

ID=40206080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101346073A Pending CN101330489A (zh) 2008-07-28 2008-07-28 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Country Status (2)

Country Link
CN (1) CN101330489A (zh)
WO (1) WO2010012207A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010012207A1 (zh) * 2008-07-28 2010-02-04 中兴通讯股份有限公司 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法
CN101520769B (zh) * 2009-04-10 2011-05-11 炬才微电子（深圳）有限公司 一种数据处理的方法和系统
CN103176950A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103176949A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103200560A (zh) * 2013-03-28 2013-07-10 东莞宇龙通信科技有限公司 长期演进网络的数据读取方法及装置
CN103546923A (zh) * 2012-07-12 2014-01-29 中兴通讯股份有限公司 用于lte物理随机接入信道的数据处理装置及方法
CN105680859A (zh) * 2016-01-29 2016-06-15 中国科学院微电子研究所 片上系统中adc内建自测试电路及测试方法
CN107391439A (zh) * 2017-07-11 2017-11-24 创达特（苏州）科技有限责任公司 一种可配置快速傅里叶变换的处理方法
CN111221501A (zh) * 2020-01-07 2020-06-02 常熟理工学院 一种用于大数乘法的数论变换电路
CN111368250A (zh) * 2018-12-26 2020-07-03 北京欣奕华科技有限公司 基于傅里叶变换/逆变换的数据处理系统、方法及设备
CN112214725A (zh) * 2020-12-08 2021-01-12 深圳市鼎阳科技股份有限公司 一种串行fft协处理方法及数字示波器、存储介质
CN116028762A (zh) * 2023-01-19 2023-04-28 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法
CN116028762B (zh) * 2023-01-19 2024-05-31 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157637B (zh) * 2021-04-27 2023-03-07 电子科技大学 一种基于fpga的大容量可重构的fft运算ip核

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976047B1 (en) * 2002-03-28 2005-12-13 Lattice Semiconductor Corporation Skipped carry incrementer for FFT address generation
CN1265294C (zh) * 2002-12-03 2006-07-19 中国科学院计算技术研究所 基4和混合基（4+2）fft处理器地址映射方法和系统
WO2008001191A2 (en) * 2006-06-27 2008-01-03 Nokia Corporation Optimized multi-mode dft implementation
CN101330489A (zh) * 2008-07-28 2008-12-24 中兴通讯股份有限公司 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010012207A1 (zh) * 2008-07-28 2010-02-04 中兴通讯股份有限公司 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法
CN101520769B (zh) * 2009-04-10 2011-05-11 炬才微电子（深圳）有限公司 一种数据处理的方法和系统
CN103176950B (zh) * 2011-12-20 2017-04-05 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103176950A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103176949A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103176949B (zh) * 2011-12-20 2016-09-07 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103546923B (zh) * 2012-07-12 2018-11-23 中兴通讯股份有限公司 用于lte物理随机接入信道的数据处理装置及方法
CN103546923A (zh) * 2012-07-12 2014-01-29 中兴通讯股份有限公司 用于lte物理随机接入信道的数据处理装置及方法
CN103200560B (zh) * 2013-03-28 2018-03-16 东莞宇龙通信科技有限公司 长期演进网络的数据读取方法及装置
CN103200560A (zh) * 2013-03-28 2013-07-10 东莞宇龙通信科技有限公司 长期演进网络的数据读取方法及装置
CN105680859A (zh) * 2016-01-29 2016-06-15 中国科学院微电子研究所 片上系统中adc内建自测试电路及测试方法
CN105680859B (zh) * 2016-01-29 2018-09-11 中国科学院微电子研究所 片上系统中adc内建自测试电路及测试方法
CN107391439A (zh) * 2017-07-11 2017-11-24 创达特（苏州）科技有限责任公司 一种可配置快速傅里叶变换的处理方法
CN107391439B (zh) * 2017-07-11 2020-08-14 创耀(苏州)通信科技股份有限公司 一种可配置快速傅里叶变换的处理方法
CN111368250A (zh) * 2018-12-26 2020-07-03 北京欣奕华科技有限公司 基于傅里叶变换/逆变换的数据处理系统、方法及设备
CN111368250B (zh) * 2018-12-26 2023-08-15 北京欣奕华科技有限公司 基于傅里叶变换/逆变换的数据处理系统、方法及设备
CN111221501A (zh) * 2020-01-07 2020-06-02 常熟理工学院 一种用于大数乘法的数论变换电路
CN111221501B (zh) * 2020-01-07 2021-11-26 常熟理工学院 一种用于大数乘法的数论变换电路
CN112214725A (zh) * 2020-12-08 2021-01-12 深圳市鼎阳科技股份有限公司 一种串行fft协处理方法及数字示波器、存储介质
CN116028762A (zh) * 2023-01-19 2023-04-28 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法
CN116028762B (zh) * 2023-01-19 2024-05-31 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法

Also Published As

Publication number Publication date
WO2010012207A1 (zh) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101330489A (zh) 快速傅立叶变换/快速傅立叶反变换处理器及其处理方法
US10152455B2 (en) Data processing method and processor based on 3072-point fast Fourier transformation, and storage medium
US8271569B2 (en) Techniques for performing discrete fourier transforms on radix-2 platforms
WO2018027706A1 (zh) Fft处理器及运算方法
Yu et al. FPGA architecture for 2D Discrete Fourier Transform based on 2D decomposition for large-sized data
US7395293B1 (en) Memory segmentation for fast fourier transform
CN114764615A (zh) 卷积运算的实现方法、数据处理方法及装置
US6728742B1 (en) Data storage patterns for fast fourier transforms
CN111178513B (zh) 神经网络的卷积实现方法、卷积实现装置及终端设备
US7979485B2 (en) Circuit for fast fourier transform operation
US9268744B2 (en) Parallel bit reversal devices and methods
EP2144173A1 (en) Hardware architecture to compute different sizes of DFT
US20080320069A1 (en) Variable length fft apparatus and method thereof
WO2022252876A1 (en) A hardware architecture for memory organization for fully homomorphic encryption
WO2011102291A1 (ja) 高速フーリエ変換回路
US10474390B1 (en) Systems and method for buffering data using a delayed write data signal and a memory receiving write addresses in a first order and read addresses in a second order
CN115033293A (zh) 零知识证明硬件加速器及生成方法、电子设备和存储介质
US20190129914A1 (en) Implementation method of a non-radix-2-point multi data mode fft and device thereof
CN112182491B (zh) 一种基于忆阻器阵列的沃尔什-阿达马变换装置
US7669017B1 (en) Method of and circuit for buffering data
RU2717950C1 (ru) Высокоскоростное устройство быстрого преобразования фурье с бесконфликтным линейным доступом к памяти
US10783216B2 (en) Methods and apparatus for in-place fast Fourier transform
CN103810144A (zh) 一种质数长度fft/ifft方法和装置
US6438568B1 (en) Method and apparatus for optimizing conversion of input data to output data
US8484275B1 (en) Reordering discrete fourier transform outputs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20081224