CN111209571A - 基于arm处理器的安全世界与非安全世界的通信方法 - Google Patents

基于arm处理器的安全世界与非安全世界的通信方法 Download PDF

Info

Publication number
CN111209571A
CN111209571A CN202010013053.2A CN202010013053A CN111209571A CN 111209571 A CN111209571 A CN 111209571A CN 202010013053 A CN202010013053 A CN 202010013053A CN 111209571 A CN111209571 A CN 111209571A
Authority
CN
China
Prior art keywords
processor core
secure
shared memory
world
processing result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010013053.2A
Other languages
English (en)
Inventor
舒奕棋
刘勇鹏
郭御风
刘志峰
江南
曾维
苏航
杨勋
李信德
谢鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Feiteng Information Technology Co ltd
Original Assignee
Tianjin Feiteng Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Feiteng Information Technology Co ltd filed Critical Tianjin Feiteng Information Technology Co ltd
Priority to CN202010013053.2A priority Critical patent/CN111209571A/zh
Publication of CN111209571A publication Critical patent/CN111209571A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Multi Processors (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种基于ARM处理器的安全世界与非安全世界的通信方法，ARM处理器包括至少两个处理器核，两个处理器核中的第一处理器核的执行环境为安全世界，两个处理器核中的第二处理器核的执行环境为非安全世界，通信方法包括：第二处理器核在检测到非安全世界存在需通过安全世界处理的事项时，向第一处理器核发送安全中断信号，并将事项写入预先设置的共享内存中；第一处理器核在接收到安全中断信号时，从共享内存中获取事项，并处理事项得到处理结果；第一处理器核向第二处理器核发送非安全中断信号，并将处理结果写入共享内存中；第二处理器核在接收到非安全中断信号时，从共享内存中获取处理结果。本发明能提高电子设备数据的安全性。

Description

基于ARM处理器的安全世界与非安全世界的通信方法
技术领域
本发明涉及数据安全技术领域，特别涉及一种基于ARM处理器的安全世界与非安全世界的通信方法。
背景技术
为了解决电子设备安全方面的问题。ARM处理器提出了信任区(TrustZone)这个概念，使用芯片级的硬件隔离技术，将处理器的执行环境分为非安全世界(normal world)和安全世界(secure world)。Normal world运行的是普通的操作系统，处理一些正常的事物，如听歌、上网等；secure world一般运行可信的操作系统，处理安全敏感的事物，如电子设备支付等涉及财产安全以及隐私的事物。secure world会提供多种不同的服务供normalworld使用，当处于normal world的处理器需要处理安全敏感的事物时，就会调用这些服务，进入secure world来处理。两个世界的转换桥梁，称为安全的监视器(securemonitor)，由它来管理世界的转换，一般执行上下文保存以及恢复操作。
不管是normal world到secure world，还是从secure world返回normal world，都需要经过secure monitor，由此带来的问题如下：中间传递的数据可能被securemonitor篡改，造成电子设备数据的安全性低。
发明内容
本发明提供了一种基于ARM处理器的安全世界与非安全世界的通信方法，其目的是为了解决电子设备数据的安全性低的问题。
为了达到上述目的，本发明的实施例提供了一种基于ARM处理器的安全世界与非安全世界的通信方法，ARM处理器包括至少两个处理器核，所述两个处理器核中的第一处理器核的执行环境为安全世界，所述两个处理器核中的第二处理器核的执行环境为非安全世界，所述通信方法包括：
所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中；
所述第一处理器核在接收到所述安全中断信号时，从所述共享内存中获取所述事项，并处理所述事项得到处理结果；
所述第一处理器核向所述第二处理器核发送非安全中断信号，并将所述处理结果写入所述共享内存中；
所述第二处理器核在接收到所述非安全中断信号时，从所述共享内存中获取所述处理结果。
其中，所述共享内存设于所述非安全世界的内存中。
其中，所述将所述事项写入预先设置的共享内存中的步骤，包括：
按照所述非安全世界与所述安全世界预先约定的通信协议，将所述事项写入预先设置的共享内存中。
其中，在所述处理所述事项得到处理结果的步骤之前，所述通信方法还包括：
判断所述共享内存中的所述事项的数据格式是否符合所述通信协议；
当所述共享内存中的所述事项的数据格式符合所述通信协议时，执行所述处理所述事项得到处理结果的步骤。
其中，所述将所述处理结果写入所述共享内存中的步骤，包括：
按照所述通信协议，将所述处理结果写入预先设置的共享内存中。
其中，在所述从所述共享内存中获取所述处理结果的步骤之前，所述通信方法还包括：
判断所述共享内存中的所述处理结果的数据格式是否符合所述通信协议；
当所述共享内存中的所述处理结果的数据格式符合所述通信协议时，执行所述从所述共享内存中获取所述处理结果的步骤。
其中，在所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中的步骤之前，所述通信方法还包括：
所述第一处理器核向所述安全世界运行的操作系统注册所述安全中断信号。
其中，在所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中的步骤之前，所述通信方法还包括：
所述第二处理器核向所述非安全世界运行的操作系统注册所述非安全中断信号。
本发明的上述方案至少有如下的有益效果：
在本发明的实施例中，当非安全世界存在需通过安全世界处理的事项时，通过非安全世界的第二处理器核向安全世界的第一处理器核发送安全中断信号，并将需通过安全世界处理的事项写入预先设置的共享内存中，相应的，第一处理器核在接收到安全中断信号时，从共享内存中获取需处理的事项，对该事项进行处理，并在得到处理结果后，向第二处理器核发送非安全中断信号，将处理结果写入共享内存中，从而使得第二处理器核在接收到非安全中断信号时，能从该共享内存中获得处理结果，完成安全世界与非安全世界之间的通信。其中由于安全世界与非安全世界进行通信时，不需要经过安全的监视器，直接通过发送中断信号完成通信，从而有效避免中间传递的数据被安全的监视器篡改，大大提高了电子设备数据的安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的基于ARM处理器的安全世界与非安全世界的通信方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明的实施例提供了一种基于ARM处理器的安全世界与非安全世界的通信方法。其中，上述ARM处理器包括至少两个处理器核，所述两个处理器核中的第一处理器核的执行环境为安全世界，所述两个处理器核中的第二处理器核的执行环境为非安全世界。
需要说明的是，最初由ARM处理器所在的电子设备的基本输入输出系统(BIOS，Basic Input Output System)初始化好两个处理器核的双倍速率(DDR，Double DataRate)内存、中断控制器(可以为gicv3中断控制器)等运行环境，然后在BIOS的最后阶段，一个处理器核(即上述第二处理器核)进入普通的操作系统，也就是normal world；另一个处理器核(即上述第一处理器核)进入可信的操作系统，也就是secure world。
在BIOS阶段，会初始化一段安全内存以及某些安全外设，供secure world使用。这些安全内存和安全外设只能由secure world的处理器核(即上述第一处理器核)使用，normal world的处理器核(即上述第二处理器核)不能看见、也不能访问这段安全内存空间以及安全外设。对normal world的用户，感知不到可信的操作系统。当然可以理解的是，在BIOS阶段，也会初始化一部分内存和外设供normal world使用，需要说明的是，secureworld的处理器核(即上述第一处理器核)能访问normal world的内存。
如图1所示，上述基于ARM处理器的安全世界与非安全世界的通信方法包括如下步骤：
步骤11，所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中。
其中，在本发明的实施例中，上述事项可以为需要安全世界处理任何事情，如请求敏感数据、请求打印某些信息等。上述共享内存可设于所述非安全世界的内存中，这样，安全世界的第一处理器核和非安全世界的第二处理器核均可以访问该共享内存，便于安全世界与非安全世界之间的通信。另，上述安全中断信号可以为ARM处理器的软中断(SGI)的多个安全中断信号中的任一者，一般的，ARM处理器的多个安全中断信号为8号至15号安全中断信号，即，上述第二处理器核向第一处理器核发送的安全中断信号可以为8号至15号安全中断信号中的任一安全中断信号。
需要说明的是，为确保后续第一处理器核在接收到第二处理器核发送的安全中断信号时，能对共享内存中的事项进行处理，第一处理器核需先注册该安全中断信号。具体的，在执行上述步骤11之前，上述通信方法还包括如下步骤：所述第一处理器核向所述安全世界运行的操作系统注册所述安全中断信号。
步骤12，所述第一处理器核在接收到所述安全中断信号时，从所述共享内存中获取所述事项，并处理所述事项得到处理结果。
其中，在本发明的实施例中，由于第一处理器核预先注册了第二处理器核发送的安全中断信号，因而当第一处理器核接收到该安全中断信号时，第一处理器核会根据该安全中断信号的触发，从共享内存中获取需处理的事项，并对该事项进行处理，得到该事项的处理结果。
需要说明的是，上述处理结果的所包含的内容由事项所请求的事情决定，如若事项为请求敏感数据，则该处理结果可以为敏感数据。
步骤13，所述第一处理器核向所述第二处理器核发送非安全中断信号，并将所述处理结果写入所述共享内存中。
其中，在本发明的实施例中，第一处理器核在对需处理的事项进行处理，得到处理结果后，会向第二处理器核发送非安全中断信号，并将该处理结果写入共享内存中，以便后续第二处理器核能获得该处理结果。
需要说明的是，为确保后续第二处理器核在接收到第一处理器核发送的非安全中断信号时，能从共享内存中获得事项的处理结果，第二处理器核需先注册该非安全中断信号。具体的，在执行上述步骤11之前，上述通信方法还包括如下步骤：所述第二处理器核向所述非安全世界运行的操作系统注册所述非安全中断信号。
需要进一步说明的是，上述非安全中断信号可以为ARM处理器的软中断(SGI)的多个非安全中断信号中的任一者，一般的，ARM处理器的多个非安全中断信号为0号至7号非安全中断信号，即，上述第一处理器核向第二处理器核发送的非安全中断信号可以为0号至7号非安全中断信号中的任一非安全中断信号。
步骤14，所述第二处理器核在接收到所述非安全中断信号时，从所述共享内存中获取所述处理结果。
其中，在本发明的实施例中，由于第二处理器核预先注册了第一处理器核发送的非安全中断信号，因而第二处理器核在接收到非安全中断信号时，会根据该非安全中断信号的触发，从共享内存中获取处理结果，完成安全世界与非安全世界之间的通信。
值得一提的是，在本发明的实施例中，当非安全世界存在需通过安全世界处理的事项时，通过非安全世界的第二处理器核向安全世界的第一处理器核发送安全中断信号，并将需通过安全世界处理的事项写入预先设置的共享内存中，相应的，第一处理器核在接收到安全中断信号时，从共享内存中获取需处理的事项，对该事项进行处理，并在得到处理结果后，向第二处理器核发送非安全中断信号，将处理结果写入共享内存中，从而使得第二处理器核在接收到非安全中断信号时，能从该共享内存中获得处理结果，完成安全世界与非安全世界之间的通信。其中由于安全世界与非安全世界进行通信时，不需要经过安全的监视器，直接通过发送中断信号完成通信，从而有效避免中间传递的数据被安全的监视器篡改，大大提高了电子设备数据的安全性。同时由于不需要经过安全的监视器，从而能大大缩短安全世界与非安全世界通信的交互时间，提升用户的体验。
接下来，对上述通信方法的步骤11、步骤12、步骤13及步骤14的部分内容作进一步说明。
其中，上述步骤11中将所述事项写入预先设置的共享内存中的步骤的具体实现方式为：第二处理器核按照所述非安全世界与所述安全世界预先约定的通信协议，将所述事项写入预先设置的共享内存中。相应的，在执行上述步骤12中处理所述事项得到处理结果的步骤之前，上述通信方法还包括如下步骤：判断所述共享内存中的所述事项的数据格式是否符合所述通信协议，当所述共享内存中的所述事项的数据格式符合所述通信协议时，执行所述处理所述事项得到处理结果的步骤，而当所述共享内存中的所述事项的数据格式不符合所述通信协议时，不对该事项进行处理。
类似的，上述步骤13中将所述处理结果写入所述共享内存中的步骤的具体实现方式为：按照所述通信协议，将所述处理结果写入预先设置的共享内存中。相应的，在执行上述步骤14中从所述共享内存中获取所述处理结果的步骤之前，上述通信方法还包括如下步骤：判断所述共享内存中的所述处理结果的数据格式是否符合所述通信协议，当所述共享内存中的所述处理结果的数据格式符合所述通信协议时，执行所述从所述共享内存中获取所述处理结果的步骤，当所述共享内存中的所述处理结果的数据格式不符合所述通信协议时，不获取该处理结果。
由此可见，在本发明的实施例中，不管是第二处理器核往共享内存中写入需通过安全世界处理的事项，还是所述第一处理器核往共享内存中写入事项的处理结果，都需要按照非安全世界与安全世界预先约定的通信协议完成写入，同时，第二处理器核与第一处理器核在从共享内存中获取数据(即上述事项、事项的处理结果)前，都需要先判断该数据的数据格式是否符合预先约定的通信协议，只有当符合预先约定的通信协议时，才获取共享内存中的数据，从而确保安全世界与非安全世界通信的安全可靠性。
其中，在本发明的实施例中，为便于理解上述通信方法。在此以一具体实例对上述通信方法作进一步说明。
假设非安全世界需要安全世界打印信息，首先非安全世界的第二处理器核按照约定好的通信协议将打印事项写入共享内存，然后发送8号安全中断信号给安全世界的第一处理器核，安全世界的第一处理器核接收到安全中断信号后，检查共享内存的数据是否符合通信协议，检查通过，然后调用安全世界的串口打印输出信息。之后安全世界的第一处理器核将处理结果写入共享内存，并发送7号非安全中断信号给非安全世界的第二处理器核，非安全世界的第二处理器核收到7号非安全中断信号后，会检查共享内存的数据是否符合通信协议，检查通过，从中获得处理结果(该处理结果可以包括串口打印是否成功等相关信息)。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于ARM处理器的安全世界与非安全世界的通信方法，其特征在于，ARM处理器包括至少两个处理器核，所述两个处理器核中的第一处理器核的执行环境为安全世界，所述两个处理器核中的第二处理器核的执行环境为非安全世界，所述通信方法包括：
所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中；
所述第一处理器核在接收到所述安全中断信号时，从所述共享内存中获取所述事项，并处理所述事项得到处理结果；
所述第一处理器核向所述第二处理器核发送非安全中断信号，并将所述处理结果写入所述共享内存中；
所述第二处理器核在接收到所述非安全中断信号时，从所述共享内存中获取所述处理结果。
2.根据权利要求1所述的通信方法，其特征在于，所述共享内存设于所述非安全世界的内存中。
3.根据权利要求1所述的通信方法，其特征在于，所述将所述事项写入预先设置的共享内存中的步骤，包括：
按照所述非安全世界与所述安全世界预先约定的通信协议，将所述事项写入预先设置的共享内存中。
4.根据权利要求3所述的通信方法，其特征在于，在所述处理所述事项得到处理结果的步骤之前，所述通信方法还包括：
判断所述共享内存中的所述事项的数据格式是否符合所述通信协议；
当所述共享内存中的所述事项的数据格式符合所述通信协议时，执行所述处理所述事项得到处理结果的步骤。
5.根据权利要求3所述的通信方法，其特征在于，所述将所述处理结果写入所述共享内存中的步骤，包括：
按照所述通信协议，将所述处理结果写入预先设置的共享内存中。
6.根据权利要求5所述的通信方法，其特征在于，在所述从所述共享内存中获取所述处理结果的步骤之前，所述通信方法还包括：
判断所述共享内存中的所述处理结果的数据格式是否符合所述通信协议；
当所述共享内存中的所述处理结果的数据格式符合所述通信协议时，执行所述从所述共享内存中获取所述处理结果的步骤。
7.根据权利要求1所述的通信方法，其特征在于，在所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中的步骤之前，所述通信方法还包括：
所述第一处理器核向所述安全世界运行的操作系统注册所述安全中断信号。
8.根据权利要求1所述的通信方法，其特征在于，在所述第二处理器核在检测到所述非安全世界存在需通过所述安全世界处理的事项时，向所述第一处理器核发送安全中断信号，并将所述事项写入预先设置的共享内存中的步骤之前，所述通信方法还包括：
所述第二处理器核向所述非安全世界运行的操作系统注册所述非安全中断信号。
CN202010013053.2A 2020-01-07 2020-01-07 基于arm处理器的安全世界与非安全世界的通信方法 Pending CN111209571A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010013053.2A CN111209571A (zh) 2020-01-07 2020-01-07 基于arm处理器的安全世界与非安全世界的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010013053.2A CN111209571A (zh) 2020-01-07 2020-01-07 基于arm处理器的安全世界与非安全世界的通信方法

Publications (1)

Publication Number Publication Date
CN111209571A true CN111209571A (zh) 2020-05-29

Family

ID=70785558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010013053.2A Pending CN111209571A (zh) 2020-01-07 2020-01-07 基于arm处理器的安全世界与非安全世界的通信方法

Country Status (1)

Country Link
CN (1) CN111209571A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486355A (zh) * 2021-06-29 2021-10-08 北京紫光展锐通信技术有限公司 一种信息保存装置、方法、通信装置、芯片及其模组设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1896903A (zh) * 2005-07-15 2007-01-17 联想(北京)有限公司 支持可信计算的虚拟机系统及在其上实现可信计算的方法
CN104581214A (zh) * 2015-01-28 2015-04-29 三星电子（中国）研发中心 基于ARM TrustZone系统的多媒体内容保护方法和装置
CN106547633A (zh) * 2016-10-19 2017-03-29 沈阳微可信科技有限公司 多通道通信系统和电子设备
CN109240800A (zh) * 2018-09-11 2019-01-18 武汉光庭信息技术股份有限公司 一种基于Hypervisor多系统共享内存的管理方法
CN109783207A (zh) * 2017-11-13 2019-05-21 厦门雅迅网络股份有限公司 保护双系统共享内存数据安全的方法及系统
CN109783245A (zh) * 2017-11-13 2019-05-21 厦门雅迅网络股份有限公司 基于双系统共享内存的数据交互方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1896903A (zh) * 2005-07-15 2007-01-17 联想(北京)有限公司 支持可信计算的虚拟机系统及在其上实现可信计算的方法
CN104581214A (zh) * 2015-01-28 2015-04-29 三星电子（中国）研发中心 基于ARM TrustZone系统的多媒体内容保护方法和装置
CN106547633A (zh) * 2016-10-19 2017-03-29 沈阳微可信科技有限公司 多通道通信系统和电子设备
CN109783207A (zh) * 2017-11-13 2019-05-21 厦门雅迅网络股份有限公司 保护双系统共享内存数据安全的方法及系统
CN109783245A (zh) * 2017-11-13 2019-05-21 厦门雅迅网络股份有限公司 基于双系统共享内存的数据交互方法及系统
CN109240800A (zh) * 2018-09-11 2019-01-18 武汉光庭信息技术股份有限公司 一种基于Hypervisor多系统共享内存的管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113486355A (zh) * 2021-06-29 2021-10-08 北京紫光展锐通信技术有限公司 一种信息保存装置、方法、通信装置、芯片及其模组设备
CN113486355B (zh) * 2021-06-29 2023-03-14 北京紫光展锐通信技术有限公司 一种信息保存装置、方法、通信装置、芯片及其模组设备

Similar Documents

Publication Publication Date Title
US20220222387A1 (en) Methods and Systems to Restrict Usage of a DMA Channel
US7603550B2 (en) Computer system including a secure execution mode-capable CPU and a security services processor connected via a secure communication path
US8407476B2 (en) Method and apparatus for loading a trustable operating system
US8881298B2 (en) System for preventing unauthorized acquisition of information and method thereof
US7334123B2 (en) Computer system including a bus bridge for connection to a security services processor
WO2021036877A1 (zh) 一种信息处理方法、设备和计算机存储介质
US7730249B2 (en) Device control apparatus that calls an operating system to control a device
JP2016197436A (ja) ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行
US8340290B2 (en) Security method of keyboard input directly controlling the keyboard controller
WO2003085498A2 (en) System and method for resetting a platform configuration register
US20140223052A1 (en) System and method for slave-based memory protection
US20080288780A1 (en) Low-latency data decryption interface
JP2009187223A (ja) プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム
CN110489983B (zh) 芯片访问方法、装置、芯片及终端
CN111191214B (zh) 一种嵌入式处理器及数据保护方法
US11995179B2 (en) Side-channel protection
CN112835733A (zh) 自助服务设备业务处理方法、装置及自助服务设备
US8250263B2 (en) Apparatus and method for securing data of USB devices
US6604161B1 (en) Translation of PCI level interrupts into packet based messages for edge event drive microprocessors
CN111209571A (zh) 基于arm处理器的安全世界与非安全世界的通信方法
JP2011175641A (ja) 時間的に分離した冗長プロセッサの実行を使用しての周辺機器への読み書き
CN109460665B (zh) 一种用于保护芯片中敏感信息的装置及方法
EP3044721B1 (en) Automatic pairing of io devices with hardware secure elements
US7246213B2 (en) Data address security device and method
US20080126649A1 (en) Low latency mechanism for asynchronously running a code segment on a processor in a remote computer by transmitting a special network packet or datalink frame that causes a hardware interrupt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529