CN111199767B - 非易失性存储器良率提升的设计及测试方法 - Google Patents

非易失性存储器良率提升的设计及测试方法 Download PDF

Info

Publication number
CN111199767B
CN111199767B CN201910729853.1A CN201910729853A CN111199767B CN 111199767 B CN111199767 B CN 111199767B CN 201910729853 A CN201910729853 A CN 201910729853A CN 111199767 B CN111199767 B CN 111199767B
Authority
CN
China
Prior art keywords
memory
current
memory cells
test
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910729853.1A
Other languages
English (en)
Other versions
CN111199767A (zh
Inventor
孙文堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108125501A external-priority patent/TWI708253B/zh
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111199767A publication Critical patent/CN111199767A/zh
Application granted granted Critical
Publication of CN111199767B publication Critical patent/CN111199767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种非易失性存储器良率提升的测试方法，用以提升存储器晶片良率，该设计及测试方法包括下列步骤：对该存储器晶片中的多个存储单元进行抹除动作；施加应力于该存储器晶片中的该些存储单元；对该存储器晶片的该些存储单元进行读取动作，使得每一该存储单元皆产生关闭电流，并由该些关闭电流中获得最大关闭电流；以及根据该最大关闭电流，由多组测试集中决定特定测试集，并根据该特定测试集中的多个测试电流或者测试电压来测试该存储器晶片。

Description

非易失性存储器良率提升的设计及测试方法
技术领域
本发明是有关于一种非易失性存储器提升存储器晶片良率的方法，且特别是有关于一种运用于多次编程式(multiple-times programmable，简称MTP)非易失性存储器中获得判断电流、参考电流、或判断电压用以测试非易失性存储器的方法。
背景技术
请参照图1，其所绘示为现有的MTP非易失性存储器。非易失性存储器的一列(column)中包括多个存储单元100、102，连接至同一条位线(bit line)BL，每个存储单元100、102结构相同并分别连接至不同的字线(word line)WLx、WLx+1。举例来说，存储单元100包括选择晶体管(select transistor)Ms、浮动栅晶体管(floating gate transistor)Mf与抹除栅元件(erase gate element)Ce。以p型选择晶体管Ms与p型浮动栅晶体管Mf为例，p型选择晶体管Ms与p型浮动栅晶体管Mf制作于N型井区(n-well)NW，因此选择晶体管Ms与浮动栅晶体管Mf的体极端(body terminal)连接至N型井区NW。
选择晶体管Ms的栅极端连接至字线WLx，选择晶体管Ms的第一端连接至源极线(source line)SL，选择晶体管Ms的第二端连接至浮动栅晶体管Mf的第一端，浮动栅晶体管Mf的第二端连接至位线BL。此外，抹除栅元件Ce可视为电容器，抹除栅元件Ce的一端连接至浮动栅晶体管Mf的浮动栅极FG，抹除栅元件Ce的另一端连接至抹除线(erase line)EL。
基本上，控制字线可以决定选定存储单元，并且对选定存储单元进行编程动作(program action)、抹除动作(erase action)或者读取动作(read action)。举例来说，当字线WLx动作时，存储单元100即为选定存储单元。此时，其他字线不动作，意即连接于位线BL上的其他存储单元为未选定存储单元。
此外，于编程动作时，选定存储单元100的字线WLx与抹除线EL接收约一半的编程电压(Vpp/2)、源极线SL与N型井区NW会接收编程电压(Vpp)，位线BL接收接地电压(0V)。因此，电子会由浮动栅晶体管Mf的通道注入浮动栅极FG，使得选定存储单元100成为编程状态(program state)。其中，编程电压(Vpp)可为例如8V。另外，未选定存储单元中，除了字线接收编程电压(Vpp)而不动作之外，抹除线EL、源极线SL、N型井区NW与位线BL接收的电压皆相同于选定存储单元。
另外，于抹除动作时，选定存储单元100的源极线SL、位线BL与N型井区会接收接地电压(0V)，抹除线EL接收抹除电压Vee。因此，浮动栅极FG中的电子会穿透抹除栅元件Ce至抹除线EL并退出浮动栅极FG，使得选定存储单元100成为抹除状态(erase state)。其中，抹除电压(Vee)可为例如16V。
此外，于读取动作时，选定存储单元100的源极线SL与N型井区会接收读取电压(read voltage)Vr，位线接收接地电压(0V)。因此，选定存储单元100内浮动栅晶体管Mf会根据其存储状态产生不同的读取电流(read current)至位线BL。另外，连接于位线BL上的非选定存储单元则不会产生读取电流。其中，读取电压(Vr)可为例如2.5V。
举例来说，对编程状态的选定存储单元100进行读取动作时，由于浮动栅极FG中存储电子，使得浮动栅晶体管Mf开启(turn-on)，所以选定存储单元100会产生较大的读取电流。反之，对抹除状态的选定存储单元100进行读取动作时，由于浮动栅极FG中未存储电子，使得浮动栅晶体管Mf关闭(turn-off)，所以选定存储单元100会产生较小的读取电流。换言之，编程状态的存储单元所产生的读取电流可以称为开启电流(on current)Ion，而抹除状态的存储单元所产生的读取电流可以称为关闭电流(off current)Ioff。
另外，MTP非易失性存储器中还包括传感电路(sensing circuit，未绘示)，连接于位线BL上。传感电路可根据读取电流的大小来判断选定存储单元100的存储状态。
请参照图2，其所绘示为现有的另一MTP非易失性存储器。非易失性存储器的一列中包括多个存储单元200、202，连接至同一条位线BL，每个存储单元200、202结构相同并连接至不同的字线WLy、WLy+1。举例来说，存储单元200包括选择晶体管Ms与存储晶体管(storage transistor)Mt。以p型选择晶体管Ms与p型存储晶体管Mt为例，p型选择晶体管Ms与p型存储晶体管Mt制作于N型井区NW，因此选择晶体管Ms与存储晶体管Mt的体极端连接至N型井区NW。
选择晶体管Ms的栅极端连接至字线WLy，选择晶体管Ms的第一端连接至一源极线SL，选择晶体管Ms的第二端连接至存储栅晶体管Mt的第一端，存储晶体管Mt的第二端连接至位线BL，存储晶体管Mt的控制栅极(control gate)连接至控制线(control line)CL。另外，存储晶体管Mt的控制栅极与通道区域之间有存储介电层(storage dielectric layer)Sd，例如氮化硅(Si3N4)，可以用来存储电子。
相同地，控制字线可以决定选定存储单元，并且对选定存储单元进行编程动作、抹除动作或者读取动作。举例来说，当字线WLy动作(例如字线WLy接收0V～1V)时，存储单元200即为选定存储单元。当字线WLy之外的其他字线不动作(例如接收Vpp)时，连接于位线BL上的其他存储单元即为未选定存储单元。
此外，于编程动作时，选定存储单元200的控制线CL、源极线SL与N型井区会接收编程电压Vpp(例如Vpp为5.2V)，位线BL接收接地电压(0V)。因此，电子会由存储晶体管Mt的通道区域注入存储介电层Sd，使得选定存储单元200成为编程状态。
另外，于抹除动作时，存储单元200的源极线SL、位线BL与N型井区会接收正电压(例如6V)，控制线CL接收负值的抹除电压Vee(例如Vee为-6V)。因此，电子会由存储介电层Sd退出至存储晶体管Mt的通道区域，使得选定存储单元200成为抹除状态。
此外，于读取动作时，选定存储单元200的源极线SL与N型井区会接收另一正电压(例如2.2V)，位线接收接地电压(0V)、控制线CL接收读取电压Vr(例如Vr为2.4V)。因此，选定存储单元200内存储晶体管Mt会根据其存储状态产生不同的读取电流至位线BL。另外，连接于位线BL上的非选定存储单元则不会产生读取电流。
举例来说，对编程状态的选定存储单元200进行读取动作时，由于存储介电层Sd中存储电子，使得存储晶体管Mt开启，所以选定存储单元200会产生较大的读取电流。反之，对抹除状态的选定存储单元200进行读取动作时，由于存储介电层Sd中未存储电子，使得存储晶体管Mt关闭，所以选定存储单元200会产生较小的读取电流。换言之，编程状态的存储单元所产生的读取电流可以称为开启电流Ion，而抹除状态的存储单元所产生的读取电流可以称为关闭电流Ioff。
另外，MTP非易失性存储器中还包括传感电路(未绘示)，连接于位线BL上。传感电路可根据读取电流的大小来判断选定存储单元200的存储状态。
由于MTP非易失性存储器的制程变异，MTP非易失性存储器内的所有存储单元在编程状态时所产生的开启电流Ion会有差异。相同地，MTP非易失性存储器内的所有存储单元在抹除状态时所产生的关闭电流Ioff也会有差异。
请参照图3A，其所绘示为MTP非易失性存储器中所有存储单元的读取电流分布曲线(distribution curve)示意图。一个MTP非易失性存储器晶片(die)中的所有存储单元于编程状态时(PGM state)，其开启电流Ion会呈现一分布曲线。以图3A为例，开启电流Ion为15μA的存储单元数目最多。同理，于抹除状态时(ERS state)，所有存储单元的关闭电流Ioff呈现一分布曲线，且所有的关闭电流Ioff皆小于1μA。
由于MTP非易失性存储器晶片(die)中的每个存储单元特性不同。因此，当存储器晶片制作完成后，需要对所有存储单元进行测试流程。
举例来说，设定一参考电流Iref，例如5μA。接着，将存储器晶片(die)进行编程动作，使得每个存储单元皆为编程状态，并且分别读取存储单元的开启电流Ion。如果有任一个存储单元于编程状态时所产生的开启电流Ion小于参考电流Iref时，则存储器晶片(die)会被视为坏晶片(bad die)。
此外，将存储器晶片(die)进行抹除动作，使得每个存储单元皆为抹除状态，并且分别读取存储单元的关闭电流Ioff。如果有任一个存储单元于抹除状态时所产生的关闭电流Ioff大于参考电流Iref时，则存储器晶片(die)也会被视为坏晶片(bad die)。
请参照图3B，其所绘示为MTP非易失性存储器中所有存储单元的临限电压(threshold voltage)分布曲线示意图。
图3B所示，一个MTP非易失性存储器晶片(die)中的所有存储单元于编程状态时(PGM state)，其存储晶体管或者浮动栅晶体管的临限电压或者会呈现一分布曲线。以图3B为例，临限电压为5.0V的存储单元数目最多。同理，于抹除状态时(ERS state)，所有存储单元的存储晶体管或者浮动栅晶体管的临限电压呈现一分布曲线，且所有的临限电压皆小于1.2V。
举例来说，设定参考电压Vref，例如2.0V。接着，将存储器晶片(die)进行编程动作，使得每个存储单元皆为编程状态，并且分别读取存储单元的临限电压。如果有任一个存储单元于编程状态时，其临限电压小于参考电压Vref时，则存储器晶片(die)会被视为坏晶片(bad die)。
此外，将存储器晶片(die)进行抹除动作，使得每个存储单元皆为抹除状态，并且分别读取存储单元的临限电压。如果有任一个存储单元于抹除状态时，其临限电压大于参考电压Vref时，则存储器晶片(die)也会被视为坏晶片(bad die)。
在上述的状况中，当存储器晶片被判定为坏晶片(bad die)时，将无法卖给客户。而当所有存储器晶片中的所有存储单元皆通过上述的测试流程时，存储器晶片被判定为好晶片(good die)，可以卖给客户。
发明内容
本发明系有关于一种非易失性存储器良率提升的测试方法，用以提升存储器晶片良率，该测试方法包括下列步骤：对该存储器晶片中的多个存储单元进行抹除动作；施加应力于该存储器晶片中的该些存储单元；对该存储器晶片的该些存储单元进行读取动作，使得每一该存储单元皆产生关闭电流，并由该些关闭电流中获得最大关闭电流；以及根据该最大关闭电流，由多组测试集中决定特定测试集，并根据该特定测试集中的多个测试电流或者多个测试电压来测试该存储器晶片。
本发明系有关于一种非易失性存储器良率提升的设计及测试的方法，用以提升存储器晶片良率，该测试方法包括下列步骤：对该存储器晶片中的多个存储单元进行编程动作；对该存储器晶片的该些存储单元进行读取动作，使得每一该存储单元皆产生开启电流，并由该些开启电流中获得最小开启电流；以及根据该最小开启电流，由多组测试集中决定一特定测试集，并根据该特定测试集中的多个测试电流或者多个测试电压来测试该存储器晶片。
本发明系有关于一种非易失性存储器晶片，包括：字线驱动器；存储单元阵列，包括多个存储单元，且该存储单元阵列连接至该字线驱动器；传感放大器，连接至该存储单元阵列，其中于读取动作时，该传感放大器由该些存储单元所产生的读取电流中决定最大关闭电流或者最小开启电流；存储元件，连接至该传感放大器，用以存储该最大关闭电流或者该最小开启电流；以及对照表，记录多个测试集，其中于测试流程时，该存储元件将该最大关闭电流或者该最小开启电流提供至该对照表，且根据操作模式控制信号，由该些测试集中决定特定测试集，并将该测定测试集中的多个测试电流或者多个测试电压传递至传感放大器用来测试该存储单元阵列中的该些存储单元。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：
附图说明
图1为现有的MTP非易失性存储器。
图2为现有的另一MTP非易失性存储器。
图3A为MTP非易失性存储器中所有存储单元的读取电流分布曲线示意图。
图3B为MTP非易失性存储器中所有存储单元的临限电压(threshold voltage)分布曲线示意图。
图4为MTP非易失性存储器中读取电流分布曲线的变化示意图。
图5A、图5B与图5C为本发明第一实施例非易失性存储器的测试方法及运用对照表的示意图。
图6A、图6B与图6C为本发明第二实施例非易失性存储器的测试方法及运用对照表的示意图。
图7A、图7B与图7C为本发明第三实施例非易失性存储器的测试方法及运用对照表的示意图。
图8为可进行本发明测试方法的非易失性存储器。
具体实施方式
当存储单元为编程状态时，存储于浮动栅极或者存储介电层中的电子数量多寡，将会造成存储单元不同的开启程度。当浮动栅极或者存储介电层中存储电子数量较多时，浮动栅晶体管或者存储晶体管为较强的开启程度(stronger turn on status)。此时，存储单元可产生较大的开启电流Ion。反之，当浮动栅极或者存储介电层中存储电子数量较少时，浮动栅晶体管或者存储晶体管为较弱的开启程度(weaker turn on status)。此时，存储单元的开启电流Ion较小。
同理，当存储单元为抹除状态时，存储于浮动栅极或者存储介电层中的电子数量的多寡，也会造成存储单元不同的关闭程度。当浮动栅极或者存储介电层中存储电子数量较少(或者几乎没有电子)时，浮动栅晶体管或者存储晶体管为较强的关闭程度(strongerturn off status)。此时，存储单元的关闭电流Ioff较小。反之，当浮动栅极或者存储介电层中存储电子数量较多时，浮动栅晶体管或者存储晶体管为较弱的关闭程度(weaker turnoff status)。此时，存储单元的关闭电流Ioff较大。
另外，当存储单元为抹除状态时，如果遭遇到电压应力(voltage stress)，会有少许的电子注入浮动栅极或者存储介电层。因此，会造成浮动栅晶体管或者存储晶体管为较弱的关闭程度(weaker turn off status)，使得存储单元的关闭电流Ioff上升。
或者，当存储单元为抹除状态时，如果对抹除状态的存储单元进行软编程动作(soft program)时，也会造成电子注入浮动栅极或者存储介电层。因此，造成浮动栅晶体管或者存储晶体管为较弱的关闭程度(weaker turn off status)，使得存储单元的关闭电流Ioff上升。
同理，当存储单元为编程状态时，如果对编除状态的存储单元进行软抹除动作(soft erase)时，也会有少许的电子退出浮动栅极或者存储介电层。因此，造成浮动栅晶体管或者存储晶体管为较弱的开启程度(weaker turn on status)，使得存储单元的开启电流Ion下降。
基本上，当浮动栅晶体管或者存储晶体管为较强的开启程度(stronger turn onstatus)时，浮动栅极与存储介电层中存储较多的电子。此外，当浮动栅晶体管或者存储晶体管为较强的关闭程度(stronger turn off status)时，浮动栅极与存储介电层中存储较少的电子。另外，于较弱的开启程度(weaker turn on status)时，浮动栅极与存储介电层中存储的电子数目会多于较弱的关闭程度(weaker turn off status)时，浮动栅极与存储介电层中存储的电子数目。
以下详细介绍可能造成电子注入或者退出浮动栅极或者存储介电层的列应力(column stress)、软编程动作以及软抹除动作。
如图1或者图2所示的MTP非易失性存储器。假设非易失性存储器的一列(column)中包括64个存储单元，连接至同一条位线(bit line)BL。
如果将64个存储单元全部由抹除状态改变为编程状态时，这些存储单元共需要进行64次编程动作，亦即64个存储单元会依序作为选定存储单元。在每一次的编程动作时，选定存储单元会由抹除状态改变为编程状态，且非选定存储单元的状态则维持不变。
在进行编程动作时，虽然仅有选定存储单元会由抹除状态改变为编程状态。然而，在编程动作的过程中，其他抹除状态非选定存储单元内的浮动栅晶体管或者存储晶体管也会承受电压应力(voltage stress)，并使得少数的电子被注入浮动栅极或者存储介电层。因此，最后一个进行编程动作的选定存储单元将会遭受63次电压应力。假设一个编程动作需要50μs，最后一个进行编程动作的选定存储单元所遭遇到电压应力的时间为3.15ms(63×50μs)，此即为列应力(column stress)。
相同的情况下，假设非易失性存储器的一列(column)中包括128个存储单元，连接至同一条位线(bit line)BL。则后一个进行编程动作的选定存储单元将遭遇到电压应力的时间为6.35ms(127×50μs)。换言之，当一列所连接的存储单元数目越多时，存储单元遭受到的列应力越大，造成更多电子注入浮动栅极，并升高其关闭电流Ioff。
一般来说，于进行抹除动作时，为了要确定存储单元成功变化成抹除状态，在进行抹除动作的过程中可以选择性地对存储单元进行抹除验证(erase verification，EV)程序。抹除验证程序系根据存储单元的关闭电流Ioff大小来确认存储单元是否完成抹除动作。于抹除验证程序时，如果存储单元的关闭电流Ioff小于第一临限电流(thresholdcurrent)时，则可确认存储单元已经完成抹除动作。否则，抹除动作会持续地进行，直到确认存储单元的关闭电流Ioff小于第一临限电流为止。
于包含抹除验证程序的抹除动作完成后，存储单元内浮动栅极或者极或者存储介电层中的电子数量较少(或者几乎没有电子)，将造成浮动栅晶体管或者存储晶体管为较强的关闭程度(stronger turn off status)，使得存储单元的关闭电流Ioff下降。然而，在此抹除状态下的存储单元，在未来可能会发生不易编程的情况。因此，当抹除动作完成后，可以对抹除状态的存储单元进行软编程动作。
所谓软编程动作即是对刚完成抹除动作的存储单元进行短暂时间的编程动作，使得少数电子注入浮动栅极或者存储介电层，使得浮动栅晶体管或者存储晶体管由较强的关闭程度(stronger turn off status)变化为较弱的关闭程度(weaker turn off status)，使得存储单元的关闭电流Ioff上升。
相同地，于进行编程动作时，为了要确定存储单元成功变化成编程状态，在进行编程动作的过程中，可以选择性地对存储单元进行编程验证(program verification，PV)程序。编程验证程序系根据存储单元的开启电流Ion大小来确认存储单元是否完成编程动作。于编程验证程序时，如果存储单元的开启电流Ion大于第二临限电流时，则确认存储单元已经完成编程动作。否则，编程动作会持续地进行，直到确认存储单元的开启电流Ion大于第二临限电流为止。
于包含编程验证程序的编程动作完成后，存储单元内浮动栅极或者存储介电层中的电子数量较多，造成浮动栅晶体管或者存储晶体管为较强的开启程度(stronger turnon status)，使得存储单元的开启电流Ion上升。然而，在此编程状态下的存储单元，在未来可能会发生不易抹除的情况。因此，当编程动作完成后，可以对编程状态的存储单元进行软抹除动作。
所谓软抹除动作即是对刚完成编程动作的存储单元进行短暂时间的抹除动作，使得少数电子退出浮动栅极或者存储介电层，使得浮动栅晶体管或者存储晶体管由较强的开启程度(stronger turn on status)变化为较弱的开启程度(weaker turn on status)，使得存储单元的开启电流Ion下降。
请参照图4，其所绘示为MTP非易失性存储器中读取电流分布曲线的变化示意图。当将存储器晶片(die)进行包含抹除验证程序的抹除动作完成后(After EV ERS)，如分部曲线(I)所示，存储单元具较强的关闭程度。当将存储器晶片(die)进行软编程后(Aftersoft PGM)，如分部曲线(II)所示，存储单元具较弱的关闭程度。当存储器晶片(die)再遭遇列应力后(After column stress)，如分部曲线(III)所示，存储单元具较弱的关闭程度。
另外，当将存储器晶片(die)进行包含编程验证程序的编程动作完成后(After PVPGM)，如分部曲线(IV)所示，存储单元具较强的开启程度。当将存储器晶片(die)进行软抹除后(After soft ERS)，如分部曲线(V)所示，存储单元具较弱的开启程度。
因应上述MTP非易失性存储器的特性，本发明提出一种非易失性存储器的测试方法。详细说明如下。
请参照图5A、图5B与图5C，其所绘示为本发明第一实施例非易失性存储器的测试方法及运用对照表的示意图。当存储器晶片制造完成后，需要对所有存储单元进行多个测试流程。
首先，将存储器晶片进行抹除动作(步骤S510)。在此步骤中，可以仅对所有存储单元进行抹除动作，也可以对所有存储单元进行包含抹除验证程序的抹除动作。
接着，选择性地对存储器晶片进行软编程动作(步骤S512)。基本上，于抹除动作完成后，所有晶片已经在抹除状态。因此，步骤S512可以选择性的决定是否要进行，亦即本发明也可以不需对存储器晶片进行软编程动作。
接着，施加应力(stress)至存储器晶片(步骤S514)。根据本发明的第一实施例，可以对存储器晶片的存储单元施加列应力。举例来说，存储器晶片中，一列(column)中包括64个存储单元连接至同一条位线(bit line)BL。因此，可施加电压应力至所有存储单元，并持续3.15ms(63×50μs)。当然，除了施加电压应力于存储器晶片之外，也可以施加热应力(heat stress)。举例来说，将存储器晶片置于高温环境(例如60℃)特定时间(例如24小时)。
接着，对存储器晶片的所有存储单元进行读取动作，并由所有的关闭电流中获得最大关闭电流(步骤S516)。根据本发明的实施例，于读取动作时可提供正常读取电压(normal read voltage)例如2.5V至所有存储单元，使得所有存储单元产生对应的关闭电流Ioff。之后，即可由所有的关闭电流中获得最大关闭电流。
当然，于本测试流程中，也可以提供另一较高的测试用读取电压，例如3.2V，来进行读取动作。亦即，提供测试用读取电压，例如3.2V，至所有存储单元，使得所有存储单元对应地产生关闭电流Ioff。之后，由所有的关闭电流中获得最大关闭电流。
根据最大关闭电流，由多组存储于该存储器晶片中的多组测试集中决定特定测试集，并根据特定测试集中的抹除状态判断电流、参考电流与编程状态判断电流来测试存储器晶片(步骤S518)。其中，抹除状态判断电流、参考电流与编程状态判断电流可视为测试电流用来测试存储器晶片。
如图5B所示，在对照表(look up table)中有8个测试集(test criteria set)A～H，每个测试集中包括对应的抹除状态判断电流Ith_ERS、参考电流Iref与编程状态判断电流Ith_PGM。
如图5C所示，假设最大关闭电流Ioff_max为3.2μA时，可由对照表中确认3.5μA的抹除状态判断电流Ith_ERS大于最大关闭电流，且最接近最大关闭电流。
因此，3.5μA的抹除状态判断电流Ith_ERS所对应的测试集C即为特定测试集。并且，以测试集C中的编程状态判断电流Ith_PGM(13.5μA)、参考电流Iref(6.5μA)与抹除状态判断电流Ith_ERS(3.5μA)来测试存储器晶片。
举例来说，进行编程动作，将存储器晶片中的所有存储单元变成编程状态。接着，比较所有存储单元所产生的开启电流Ion是否大于编程状态判断电流Ith_PGM。如果有任一个存储单元的开启电流Ion小于编程状态判断电流Ith_PGM时，则存储器晶片被视为坏晶片(baddie)。另外，当所有存储单元的开启电流Ion皆大于编程状态判断电流Ith_PGM时，则存储器晶片通过此测试流程。
另外，也可以进行抹除动作，将存储器晶片中的所有存储单元变成抹除状态。接着，比较所有存储单元所产生的关闭电流Ioff是否小于抹除状态判断电流Ith_ERS。如果有任一个存储单元的关闭电流Ioff大于抹除状态判断电流Ith_ERS时，则存储器晶片被视为坏晶片(bad die)。另外，当所有存储单元的关闭电流Ioff皆小于抹除状态判断电流Ith_ERS时，则存储器晶片通过此测试流程。
同理，也可以进行抹除动作以及编程动作，将存储器晶片中的一部分存储单元变成抹除状态，另一部分存储单元变成编程状态。接着，如果有任一个存储单元于编程状态时所产生的开启电流Ion小于编程状态判断电流Ith_PGM时，则存储器晶片(die)也会被视为坏晶片(bad die)。如果有任一个存储单元于抹除状态时所产生的关闭电流Ioff大于抹除状态判断电流Ith_ERS时，则存储器晶片(die)也会被视为坏晶片(bad die)。
而当所有存储器晶片中的所有存储单元皆通过上述的测试流程时，存储器晶片被判定为好晶片(good die)，可以卖给客户。
当然，上述的所有测试流程也可以利用参考电流Iref来判断存储单元为编程状态或者抹除状态，其详细判断流程不再赘述。
此外，于测试流程中所决定的抹除状态判断电流Ith_ERS、参考电流Iref与编程状态判断电流Ith_pGM更可以记录于受测的存储器晶片中，例如记录于存储器晶片中的反熔丝型存储器(antifuse memory)或存储器的额外熔丝型或非易失性存储器区块(Fuse/NVMblock)。当受测的存储器晶片被判定为好晶片(good die)并卖给客户后，客户即可根据存储器晶片所记录的参考电流Iref来判断存储单元为编程状态或者抹除状态。
另外，上述的每一个测试集中包括抹除状态判断电流Ith_ERS、参考电流Iref与编程状态判断电流Ith_PGM。当然，本发明并不限定于此，测试集中也可以包括各种电压，并用来测试存储器晶片。
请参照图6A、图6B与图6C，其所绘示为本发明第二实施例非易失性存储器的测试方法及运用对照表的示意图。相较于第一实施例，其差异在于步骤S520。
亦即，进行步骤S516，由所有的关闭电流中获得最大关闭电流。之后，根据最大关闭电流，由多组测试集中决定特定测试集，并根据特定测试集中的抹除状态判断电压、参考电流与编程状态判断电压来测试存储器晶片(步骤S520)。其中，抹除状态判断电压、参考电压与编程状态判断电压可视为测试电压用来测试存储器晶片。
如图6B所示，在对照表(look up table)中有8个测试集(test criteria set)A～H，每个测试集中包括对应的最大关闭电流Ioff_max、抹除状态判断电压Vth_ERS、参考电压Vref与编程状态判断电压Vth_PGM。
如图6C所示，假设最大关闭电流Ioff_max为7.2μA时，可确认最接近于对照表中的7.5μA的最大关闭电流Ioff_max。因此，对照表中的测试集D即为特定测试集。并且，以测试集D中的编程状态判断电压Vth_PGM(4.4V)、参考电压Vref(2.4V)与抹除状态判断电压Vth_ERS(1.7V)来测试存储器晶片。
举例来说，进行编程动作，将存储器晶片中的所有存储单元变成编程状态。接着，比较所有存储单元临限电压是否大于编程状态判断电压Vth_PGM。
如果有任一个存储单元的临限电压小于编程状态判断电压Vth_PGM时，则存储器晶片被视为坏晶片(bad die)。另外，当所有存储单元的临限电压皆大于编程状态判断电压Vth_PGM时，则存储器晶片通过此测试流程。其中，上述的存储单元的临限电压为存储单元中存储晶体管或者浮动栅晶体管的临限电压。
另外，也可以进行抹除动作，将存储器晶片中的所有存储单元变成抹除状态。接着，比较所有存储单元的临限电压是否小于抹除状态判断电压Vth_ERS。如果有任一个存储单元的临限电压大于抹除状态判断电压Vth_ERS时，则存储器晶片被视为坏晶片(bad die)。另外，当所有存储单元的临限电压皆小于抹除状态判断电压Vth_ERS时，则存储器晶片通过此测试流程。
同理，也可以进行抹除动作以及编程动作，将存储器晶片中的一部分存储单元变成抹除状态，另一部分存储单元变成编程状态。接着，如果有任一个存储单元于编程状态时的临限电压小于编程状态判断电压Vth_PGM时，则存储器晶片(die)也会被视为坏晶片(baddie)。如果有任一个存储单元于抹除状态时的临限电压大于抹除状态判断电压Vth_ERS时，则存储器晶片(die)也会被视为坏晶片(bad die)。
而当所有存储器晶片中的所有存储单元皆通过上述的测试流程时，存储器晶片被判定为好晶片(good die)，可以卖给客户。
相同地，上述的所有测试流程也可以利用参考电压Vref来来判断存储单元为编程状态或者抹除状态，其详细判断流程不再赘述。
此外，于测试流程中所决定的抹除状态判断电压Vth_ERS、参考电压Vref与编程状态判断电压Vth_PGM更可以记录于受测的存储器晶片中，例如记录于存储器晶片中的反熔丝型存储器(antifuse memory)或存储器的额外熔丝型或非易失性存储器区块(Fuse/NVMblock)。当受测的存储器晶片被判定为好晶片(good die)并卖给客户后，客户即可根据存储器晶片所记录的参考电压Vref来判断存储单元为编程状态或者抹除状态。
请参照图7A、图7B与图7C，其所绘示为本发明第三实施例非易失性存储器的测试方法及运用对照表的示意图。当存储器晶片制造完成后，需要对所有存储单元进行多个测试流程。
首先，将存储器晶片进行编程动作(步骤S610)。在此步骤中，可以仅对所有存储单元进行编程动作，也可以对所有存储单元进行包含编程验证程序的编程动作。
接着，选择性地对存储器晶片进行软抹除动作(步骤S612)以及选择性地施加应力于存储器晶片(步骤S614)。基本上，于编程动作完成后，所有晶片已经在编程状态。因此，步骤S612与步骤S614可以选择性的决定是否要进行，亦即本发明也可以不需对存储器晶片进行软抹除动作，或者不施加应力于存储器晶片。其中，施加的应力可为列应力或者热应力。
接着，对存储器晶片的所有存储单元进行读取动作，并由所有的开启电流中获得最小开启电流(步骤S616)。根据本发明的实施例，于读取动作时可提供正常读取电压(normal read voltage)例如2.5V至所有存储单元，使得所有存储单元产生对应的开启电流Ion。之后，即可由所有的开启电流中获得最小开启电流。
根据最小开启电流，由多组测试集中决定特定测试集，并根据该特定测试集中的抹除状态判断电流、参考电流与编程状态判断电流来测试存储器晶片(步骤S618)。其中，抹除状态判断电流、参考电流与编程状态判断电流可视为测试电流用来测试存储器晶片。
如图7B所示，在对照表(look up table)中有8个测试集(set)A～H，每个测试集中包括对应的抹除状态判断电流Ith_ERS、参考电流Iref与编程状态判断电流Ith_PGM。
如图7C所示，假设最小开启电流Ion_min为14.2μA时，可由对照表中确认14μA的编程状态判断电流Ith_PGM小于最小开启电流，且最接近最小开启电流。
因此，14μA的编程状态判断电流Ith_PGM所对应的测试集D即为特定测试集。并且，以测试集D中的编程判断电流Ith_PGM(14μA)、参考电流Iref(7μA)与抹除状态判断电流Ith_ERS(4μA)来测试存储器晶片。其中，测试存储器晶片的流程相同于第一实施例，此处不再赘述。
由于图2的非易失性存储器可以改变控制线CL上的读取电压并改变读取电流大小。因此，可以运用于第一实施例的步骤S516的读取动作以及第三实施例的步骤S616的读取动作。以下说明之。
假设存储单元的控制线CL可接收三种不同的读取电压。第一读取电压、正常读取电压与第二读取电压。其中，第一读取电压小于正常读取电压，正常读取电压小于第二读取电压。例如，第一读取电压为1.7V，正常读取电压为2.4V，第二读取电压为4.4V。
于进行第一实施例的步骤S516时，提供较低的第一读取电压至存储单元的控制线CL来进行读取动作时，相较于正常读取电压，存储单元可以放大关闭电流。因此，获得最大关闭电流Ioff_max后，即可继续进行后续的步骤S518。
相同地，于进行第三实施例的步骤S616时，提供较高的第二读取电压至存储单元的控制线CL来进行读取动作时，相较于正常读取电压，存储单元可以减少开启电流。因此，获得最小开启电流Ion_min后，即可继续进行后续的步骤S618。
相同地，图7A中的步骤S618也可以进一步地修改而成为本发明的第四实施例。也就是说，根据最小开启电流，由多组测试集中决定特定测试集，并根据特定测试集中的抹除状态判断电压、参考电压与编程状态判断电压来测试存储器晶片。详细的运作情形类似于第三实施例，此处不再赘述。
请参照图8，其所绘示为可进行本发明测试方法的非易失性存储器晶片。非易失性存储器晶片800中包括存储单元阵列810、字线驱动器(word line driver)820、传感放大器(sense amplifier)830、存储元件840与对照表850。
基本上，于读取动作时，字线驱动器820可以选定存储单元阵列810中的一行存储单元，并且传感放大器830可以接收一行存储单元所产生的多个读取电流。当字线驱动器820依序选定存储单元阵列810中所有行后，传感放大器830即可以获得所有存储单元的读取电流。接着，传感放大器830即可根据实际的需求来输出最大关闭电流Ioff_max或者最小开启电流Ion_min，并存储至存储元件840。
根据本发明的实施例，存储元件840为反熔丝型存储器(antifuse memory)或熔丝型存储器(fuse memory)或存储单元阵列810中的一部分非易失性存储器区块(block)。
于进行测试流程时，存储元件840可以将最大关闭电流Ioff_max或者最小开启电流Ion_min提供至对照表850。接着，根据操作模式控制信号、最大关闭电流Ioff_max或者最小开启电流Ion_min对照表850可以由多个测试集中决定特定测试集，并传递至传感放大器830用来测试存储单元阵列810中的所有存储单元。其中，特定测试集中包括抹除状态判断电流Ith_ERS、参考电流Iref与编程状态判断电流Ith_PGM，或者抹除状态判断电压Vth_ERS、参考电压Vref与编程状态判断电压Vth_PGM。
由以上的说明可知，本发明提出一种非易失性存储器设计及测试的方法。在测试流程中，利用特定测试集所提供的编程状态判断电流或电压、参考电流或电压以及抹除状态判断电流或电压来测试存储器晶片。此外，利用本发明的测试方法可以有效地提高存储器晶片的良率(yield rate)。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本领域普通技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。
【符号说明】
100、102、200、202：存储单元
S510～S518、S520、S610～S618：步骤流程

Claims (13)

1.一种非易失性存储器良率提升的测试方法，用以测试存储器晶片，该测试方法包括下列步骤：
对该存储器晶片中的多个存储单元进行抹除动作；
施加应力于该存储器晶片中的该些存储单元；
对该存储器晶片的该些存储单元进行读取动作，使得每一该存储单元皆产生关闭电流，并由该些关闭电流中获得最大关闭电流；
根据该最大关闭电流，由多组测试集中决定特定测试集，并根据该特定测试集中的多个测试电流或者多个测试电压来测试该存储器晶片，其中该特定测试集中的该些测试电流包括抹除状态判断电流、参考电流以及编程状态判断电流；
进行编程动作以将该存储器晶片中的第一部分存储单元变成该编程状态，或进行该抹除动作以将该存储器晶片中的第二部分存储单元变成该抹除状态；以及
对该第一部分或该第二部分的存储单元进行该读取动作，当任一个该第一部分存储单元所产生的开启电流小于该编程状态判断电流时，或当任一个该第二部分存储单元所产生的该关闭电流大于该抹除状态判断电流时，该存储器晶片为坏晶片。
2.如权利要求1所述的测试方法，其中该特定测试集中的该些测试电压包括抹除状态判断电压、参考电压以及编程状态判断电压。
3.如权利要求1所述的测试方法，其中该抹除动作为包含抹除验证程序的抹除动作。
4.如权利要求1所述的测试方法，其中对该些存储单元进行该抹除动作后，再对该存储器晶片中的该些存储单元进行软编程动作。
5.如权利要求1所述的测试方法，其中该应力为列应力，且施加该列应力时，于第一时间内提供该些存储单元电压应力。
6.如权利要求1所述的测试方法，其中该应力为热应力，且施加该热应力时，系于第二时间内提供该些存储单元高温环境。
7.一种非易失性存储器良率提升的测试方法，用以测试存储器晶片，该测试方法包括下列步骤：
对该存储器晶片中的多个存储单元进行编程动作；
对该存储器晶片的该些存储单元进行读取动作，使得每一该存储单元皆产生开启电流，并由该些开启电流中获得最小开启电流；
根据该最小开启电流，由多组测试集中决定特定测试集，并根据该特定测试集中的多个测试电流或者多个测试电压来测试该存储器晶片，其中该特定测试集的该些测试电流包括抹除状态判断电流、参考电流以及编程状态判断电流；
进行该编程动作以将该存储器晶片中的第一部分存储单元变成该编程状态，或进行抹除动作以将该存储器晶片中的第二部分存储单元变成该抹除状态；以及
对该第一部分或该第二部分的存储单元进行该读取动作，当任一个该第一部分存储单元所产生的该开启电流小于该编程状态判断电流时，或当任一个该第二部分存储单元所产生的关闭电流大于该抹除状态判断电流时，该存储器晶片为坏晶片。
8.如权利要求7所述的测试方法，其中该特定测试集中的该些测试电压包括抹除状态判断电压、参考电压以及编程状态判断电压。
9.如权利要求7所述的测试方法，其中该编程动作为包含编程验证程序的编程动作。
10.如权利要求7所述的测试方法，其中对该些存储单元进行该编程动作后，再对该存储器晶片中的该些存储单元进行软抹除动作。
11.如权利要求7所述的测试方法，其中对该些存储单元进行该编程动作后，再施加应力于该存储器晶片中的该些存储单元。
12.一种非易失性存储器晶片，包括：
字线驱动器；
存储单元阵列，包括多个存储单元，且该存储单元阵列连接至该字线驱动器；
传感放大器，连接至该存储单元阵列，其中于读取动作时，该传感放大器由该些存储单元所产生的读取电流中决定最大关闭电流或者最小开启电流；
存储元件，连接至该传感放大器，用以存储该最大关闭电流或者该最小开启电流；以及
对照表，记录多个测试集，其中于测试流程时，该存储元件将该最大关闭电流或者该最小开启电流提供至该对照表，且根据操作模式控制信号，由该些测试集中决定特定测试集，并将该特定测试集中的多个测试电流或者多个测试电压传递至该传感放大器用来测试该存储单元阵列中的该些存储单元，其中该特定测试集中的该些测试电流包括抹除状态判断电流、参考电流以及编程状态判断电流；
其中，测试该存储单元阵列中的该些存储单元时，还包括：
进行该编程动作以将该些存储单元中的第一部分存储单元变成该编程状态，或进行抹除动作以将该些存储单元中的第二部分存储单元变成该抹除状态；以及
对该第一部分或该第二部分的存储单元进行该读取动作，当任一个该第一部分存储单元所产生的开启电流小于该编程状态判断电流时，或当任一个该第二部分存储单元所产生的关闭电流大于该抹除状态判断电流时，该非易失性存储器晶片为坏晶片。
13.如权利要求12所述的非易失性存储器晶片，其中该特定测试集中的该些测试电压包括抹除状态判断电压、参考电压以及编程状态判断电压。
CN201910729853.1A 2018-11-16 2019-08-08 非易失性存储器良率提升的设计及测试方法 Active CN111199767B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862768099P 2018-11-16 2018-11-16
US62/768,099 2018-11-16
TW108125501 2019-07-18
TW108125501A TWI708253B (zh) 2018-11-16 2019-07-18 非揮發性記憶體良率提升的設計暨測試方法

Publications (2)

Publication Number Publication Date
CN111199767A CN111199767A (zh) 2020-05-26
CN111199767B true CN111199767B (zh) 2022-08-16

Family

ID=70728150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910729853.1A Active CN111199767B (zh) 2018-11-16 2019-08-08 非易失性存储器良率提升的设计及测试方法

Country Status (2)

Country Link
US (1) US20200160933A1 (zh)
CN (1) CN111199767B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393546B2 (en) 2019-07-19 2022-07-19 Silicon Storage Technology, Inc. Testing circuitry and methods for analog neural memory in artificial neural network
US20220319620A1 (en) * 2019-09-12 2022-10-06 Silicon Storage Technology, Inc. Testing of analog neural memory cells in an artificial neural network
DE102021103853A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-testverfahren und -system
US12020762B2 (en) * 2021-09-27 2024-06-25 Silicon Storage Technology, Inc. Method of determining defective die containing non-volatile memory cells
US12014793B2 (en) 2022-04-13 2024-06-18 Silicon Storage Technology, Inc. Method of screening non-volatile memory cells
KR20240141335A (ko) * 2022-04-13 2024-09-26 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 셀들을 스크리닝하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115285A (en) * 1996-06-14 2000-09-05 Siemens Aktiengesellschaft Device and method for multi-level charge/storage and reading out
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
CN105913876A (zh) * 2015-02-25 2016-08-31 力旺电子股份有限公司 一次编程非易失性存储器及其读取感测方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
US8995202B2 (en) * 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
KR20150142503A (ko) * 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115285A (en) * 1996-06-14 2000-09-05 Siemens Aktiengesellschaft Device and method for multi-level charge/storage and reading out
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
CN105913876A (zh) * 2015-02-25 2016-08-31 力旺电子股份有限公司 一次编程非易失性存储器及其读取感测方法

Also Published As

Publication number Publication date
CN111199767A (zh) 2020-05-26
US20200160933A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
CN111199767B (zh) 非易失性存储器良率提升的设计及测试方法
TWI708253B (zh) 非揮發性記憶體良率提升的設計暨測試方法
CN105185409B (zh) 具有两个独立控制电压泵的存储器架构
US7151692B2 (en) Operation scheme for programming charge trapping non-volatile memory
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
US7259993B2 (en) Reference scheme for a non-volatile semiconductor memory device
US20140036595A1 (en) Bitline voltage regulation in non-volatile memory
JP5365028B2 (ja) 半導体記憶装置
JP2005506653A (ja) メモリセルを消去するための方法
US6064597A (en) Method of programming a multilevel nonvolatile memory cell with reduced number of erase operations
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
US11309042B2 (en) Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
KR100433435B1 (ko) 반도체메모리
US11657883B2 (en) Isolating problematic memory planes to avoid neighbor plan disturb
JP2000236031A (ja) 不揮発性半導体記憶装置
US20060291292A1 (en) Non-volatile semiconductor memory and programming method
US6222771B1 (en) Unified program method and circuitry in flash EEPROM
US7099210B2 (en) Semiconductor memory device having memory cells with floating gates and memory cell threshold voltage control method
US11456042B1 (en) Multi-level program pulse for programming single level memory cells to reduce damage
US7203095B2 (en) Method for determining programming voltage of nonvolatile memory
US8072808B2 (en) Nonvolatile semiconductor memory device
US7515465B1 (en) Structures and methods to store information representable by a multiple bit binary word in electrically erasable, programmable read-only memories (EEPROM)
US20090175079A1 (en) Structures and methods to store information representable by a multiple-bit binary word in electrically erasable, programmable read-only memory (eeprom)
KR20230051762A (ko) 비휘발성 메모리 소자 및 그 동작 방법
US20120140572A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant