CN111198779A - 半导体存储器装置和存储器系统 - Google Patents

半导体存储器装置和存储器系统 Download PDF

Info

Publication number
CN111198779A
CN111198779A CN201910603254.5A CN201910603254A CN111198779A CN 111198779 A CN111198779 A CN 111198779A CN 201910603254 A CN201910603254 A CN 201910603254A CN 111198779 A CN111198779 A CN 111198779A
Authority
CN
China
Prior art keywords
error
syndrome
parity
data
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910603254.5A
Other languages
English (en)
Other versions
CN111198779B (zh
Inventor
车相彦
金贤起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111198779A publication Critical patent/CN111198779A/zh
Application granted granted Critical
Publication of CN111198779B publication Critical patent/CN111198779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

公开一种半导体存储器装置和存储器系统。所述半导体存储器装置包括具有多个存储器单元的存储器单元阵列，并包括：纠错码(ECC)解码器，被配置为：从存储器单元阵列的选择的存储器单元接收第一数据和第一数据的第一奇偶校验，使用H矩阵和第一数据生成第一数据的第二奇偶校验，将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，并基于包括在第一校验子中的“0”或“1”位的数量，生成具有不同状态的解码状态标志(DSF)。

Description

半导体存储器装置和存储器系统
本申请要求于2018年11月19日提交到韩国知识产权局的第10-2018-0142547号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
与示例实施例一致的装置和系统涉及一种半导体存储器装置和包括该半导体存储器装置的存储器系统。
背景技术
存储器系统可包括半导体存储器装置和控制器。通常，半导体存储器装置和控制器中的每个可执行预定的纠错码(ECC)解码操作。例如，半导体存储器装置可执行1位错误检测和1位纠错操作，并且控制器可仅执行3位错误检测操作或者仅执行1位纠错和2位错误检测操作。因此，用于改善这种限制的各种技术正在开发。
发明内容
发明构思的示例实施例在于提供在纠错码(ECC)解码操作期间根据错误的类型能够快速地生成解码状态标志(DSF)的半导体存储器装置和包括该半导体存储器装置的存储器系统。
根据示例实施例，提供一种半导体存储器装置，包括：行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；列解码器，被配置为：对列地址进行解码以生成多个列选择信号；存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；以及纠错码(ECC)解码器，被配置为：从存储器单元阵列的选择的存储器单元接收第一数据和第一数据的第一奇偶校验，使用H矩阵和第一数据生成第一数据的第二奇偶校验，将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，以及基于包括在第一校验子中的“0”或“1”位的数量，生成具有不同状态的解码状态标志(DSF)。
根据示例实施例，提供一种半导体存储器装置，包括：行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；列解码器，被配置为：对列地址进行解码以生成多个列选择信号；存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储器单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；以及纠错码(ECC)解码器，被配置为：从存储器单元阵列的选择的存储器单元接收第一数据和第一数据的第一奇偶校验，使用第一H矩阵和第一数据生成第一数据的第二奇偶校验，将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，将第一校验子的两个相邻位进行比较以生成第二校验子，以及使用第二校验子和第二H矩阵生成具有不同状态的解码状态标志(DSF)，第二H矩阵通过对第一码中的每个第一码的两个相邻位执行异或(XOR)运算而生成。
根据示例实施例，提供一种存储器系统，包括：半导体存储器装置和控制器。半导体存储器装置包括：行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；列解码器，被配置为：对列地址进行解码以生成多个列选择信号；存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储器单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；并且包括第一纠错码(ECC)解码器。第一ECC解码器被配置为：从存储器单元阵列的选择的存储器单元接收第一数据和第一数据的第一奇偶校验，使用第一H矩阵和第一数据生成第一数据的第二奇偶校验，将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，基于由第一校验子指示的第一数据的错误类型，生成具有不同状态的解码状态标志(DSF)，以及基于来自第一ECC解码器的操作的结果生成第二数据。控制器控制半导体存储器装置的操作。控制器包括：第二ECC解码器，被配置为：响应于从半导体存储器装置施加的DSF，对从半导体存储器装置施加的第二数据执行从多个ECC解码操作之中选择的ECC解码操作。
附图说明
图1是根据发明构思的示例实施例的半导体存储器装置的框图。
图2是示出根据发明构思的示例实施例的纠错码(ECC)编码器的示图。
图3是示出根据发明构思的示例实施例的ECC解码器的配置的示图。
图4是用于描述根据发明构思的示例实施例的第二奇偶校验生成器的奇偶校验操作的示图。
图5是示出根据发明构思的示例实施例的第一H矩阵的码的视图。
图6是示出根据发明构思的示例实施例的第一错误检测器的配置的框图。
图7是示出根据发明构思的示例实施例的ECC解码器的框图。
图8是用于描述根据发明构思的示例实施例的第三奇偶校验生成器的奇偶校验操作的示图。
图9是示出根据发明构思的示例实施例的第二H矩阵的码的视图。
图10是示出根据发明构思的示例实施例的简化的第二H矩阵的码的视图。
图11是示出根据本发明的示例实施例的存储器系统的框图。
图12是示出根据发明构思的示例实施例的图11的ECC解码器的配置的框图。
具体实施方式
在下文中，将参照附图描述根据发明构思的示例实施例的半导体存储器装置和包括该半导体存储器装置的存储器系统。
图1是示出根据发明构思的示例实施例的半导体存储器装置的框图。半导体存储器装置100可包括命令和地址生成器10、行地址生成器12、列地址生成器14、行解码器16、列解码器18、存储器单元阵列20、纠错码(ECC)编码器22、ECC解码器24、数据写入路径单元26和数据读取路径单元28。半导体存储器装置100可以是实现在半导体芯片内的集成电路。如在此使用的，“单元”和“块”可由电路(诸如，半导体存储器装置100的集成电路的部分)实现。
将描述图1中示出的每个块的功能如下。
命令和地址生成器10可对包括在命令和地址CA中的命令信号进行解码以生成激活命令ACT、写入命令WR或读取命令RD，并且可使用包括在命令和地址CA中的地址信号生成行地址RADD或列地址CADD。行地址RADD可与激活命令ACT一起被生成，并且列地址CADD可与写入命令WR或读取命令RD一起被生成。
行地址RADD可被输入到行地址生成器12以生成行地址信号ra。
列地址CADD可被输入到列地址生成器14以生成列地址信号ca。
行解码器16可对行地址信号ra进行解码以生成多个字线选择信号wl。
列解码器18可对列地址信号ca进行解码以生成多个列选择信号csl。
存储器单元阵列20可包括多个存储器单元(未示出)。存储器单元阵列20可响应于写入命令WR而在写入操作期间将“数据和该数据的第一奇偶校验”di存储在通过多个字线选择信号w1之一和多个列选择信号cs1之一选择的存储器单元中，并且可响应于读取命令RD在读取操作期间从选择的存储器单元输出“数据和该数据的第一奇偶校验”do。例如，存储器单元阵列20可存储包括“16n位数据和该16n位数据的j位第一奇偶校验”的数据di，并且可输出包括“16n位数据和该16n位数据的j位第一奇偶校验”的数据do。这里，n和j中的每个是等于或大于1的自然数。在示例实施例中，16n位数据的位数可以是可变的，诸如，4n位的位、8n位的位、32n位的位等。ECC编码器22可接收数据DI以生成数据DI的第一奇偶校验，并且ECC编码器22可输出“数据DI和该数据DI的第一奇偶校验”作为数据di。例如，ECC编码器22可生成“16n位数据和该16n位数据的j位第一奇偶校验”作为数据di。
ECC解码器24可接收包括“16n位数据和j位第一奇偶校验”的数据do以生成第二奇偶校验，将包括在数据do中的j位第一奇偶校验与第二奇偶校验进行比较以生成校验子，并使用校验子基于错误的类型生成解码状态标志(DSF)。这里，错误的类型可以是无错误NE、可纠正错误CE或不可纠正错误UE。如在此所使用的，“无错误”指示数据没有错误位。例如，ECC解码器24可在错误类型是NE或CE时将DSF设置为“0”，并且在错误类型是UE时将DSF设置为“1”。例如，ECC解码器24可针对包括在数据do的“16n位数据和j位第一奇偶校验”中的16n位数据生成j位第二奇偶校验。ECC解码器24可串行或并行地生成数据DO的16n位数据和1位DSF。当错误类型是CE(例如，1位错误)时，ECC解码器24可纠正包括在数据do的“16n位数据和j位第一奇偶校验”中的16n位数据的错误，以生成数据DO的纠正的16n位数据和DSF“0”。
数据写入路径单元26可串行地顺序地接收数据DQ，并且并行地输出数据DQ作为数据DI。例如，数据写入路径单元26可串行地接收n位数据16次以生成16n位数据。数据写入路径单元26可在半导体存储器装置100执行写入操作时接收数据DQ并输出数据DQ作为数据DI。
数据读取路径单元28可接收数据DO并且串行地顺序地输出数据DO。例如，数据读取路径单元28可并行地接收16n位数据，并且串行地顺序地输出n位数据16次。此外，数据读取路径单元28可通过用于发送n位数据的数据端子(未示出)中的一个与n位数据串行地发送1位DSF，或者通过单独的端子(未示出)将1位DSF与n位数据并行地发送。在其他示例中，数据读取路径单元28可发送至少两位DSF。数据读取路径单元28可在半导体存储器装置100执行读取操作时接收数据DO并输出数据DO作为数据DQ。
尽管未示出，但是当突发长度BL被设置为16时，根据发明构思的示例实施例的半导体存储器装置100可通过n个数据端子(未示出)串行地顺序地接收或输出n位数据16次。
图2是示出根据发明构思的示例实施例的ECC编码器22的示图。ECC编码器22可包括第一奇偶校验生成器32。
参照图2，第一奇偶校验生成器32可接收从数据写入路径单元26输出的数据DI，以生成“数据DI和该数据DI的第一奇偶校验”作为数据di。
图3是示出根据发明构思的示例实施例的ECC解码器24的配置的示图。ECC解码器24可包括第二奇偶校验生成器24-2、第一校验子生成器24-4、第一错误检测器24-6、DSF生成器24-8、第一错误位置检测器24-10、第一纠错器24-12和第一开关SW1。
将描述图3中示出的每个块的功能如下。
第二奇偶校验生成器24-2可接收从存储器单元阵列20输出的16n位数据，以生成接收的16n位数据的j位第二奇偶校验。例如，第二奇偶校验生成器24-2可使用16n位数据和第一H矩阵H生成j位第二奇偶校验。
图4是示出根据发明构思的示例实施例的第二奇偶校验生成器24-2的奇偶校验操作的示图，并且是用于描述假设n和j分别为8的奇偶校验操作的示图。图5是示出根据发明构思的示例实施例的第一H矩阵H的码的视图。
参照图4和图5，第一H矩阵H可以是8×136矩阵，并且128位数据和8位第二奇偶校验的矩阵R可以是136×1矩阵。第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…、和00…1)可具有包括“0”和/或“1”位的不同的码。此外，在第一H矩阵H中，136个列向量C1至C136中的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…、和00…1)中的每个可具有四个“1”或更少。针对第一H矩阵H，包括行向量R1至R8的码(h11至h1128、h21至h2128、…、和h81至h8128)的总共2128个不同的码可被生成，并且相同或不同的多个8位第二奇偶校验可针对总共2128个码被生成。在这种情况下，总共2128个不同的136位码中的任何两个码之间的最小汉明(Hamming)距离dmin可以是三或更大。在图5中，白色部分指示“0”，阴影部分指示“1”。第一H矩阵H的列向量C1至C128的码(h11至h81、h12至h82、…、和h1128至h8128)中的每个可具有两个、三个或四个“1”，并且第一H矩阵H的列向量C129至C136的码中的每个可具有一个“1”。
参照图3、图4和图5，第二奇偶校验生成器24-2可对包括在第一H矩阵H的行向量R1至R8中的码(h11至h1128、h21至h2128、…、和h81至h8128)中的每个与136×1矩阵的128位数据(r1至r128)执行异或(XOR)，然后对异或运算的结果执行模(modulo)2运算以生成8位第二奇偶校验P21至P28。
例如，可使用以下等式表示8位第二奇偶校验P21至P28。
P21＝h11^r1+h12^r2+…+h1128^r128
P22＝h21^r1+h22^r2+…+h2128^r128
…
P28＝h81^r1+h82^r2+…+h8128^r128
这里，“^”可指示XOR运算符，“+”可指示模2运算符。
在这种情况下，参见图2，第一奇偶校验生成器32可使用128位数据和第一H矩阵H的列向量C1至C128的码来生成8位第一奇偶校验。虽然未示出，但是8位第一奇偶校验可被表示为P11到P18。
参照图2至图5，第一校验子生成器24-4可将j位第二奇偶校验与从存储器单元阵列20输出的j位第一奇偶校验进行比较，以生成j位第一校验子。例如，第一校验子生成器24-4可将8位第二奇偶校验P21至P28与从存储器单元阵列20输出的8位第一奇偶校验P11至P18进行比较，以生成8位第一校验子S1至S8。第一校验子生成器24-4可对8位第二奇偶校验P21至P28和8位第一奇偶校验P11至P18的相应位执行XOR运算(即，S1＝P21^P11、S2＝P22^P12、…、S8＝P28^P18)以生成8位第一校验子S1至S8。例如，第一校验子生成器24-4可在8位第二奇偶校验P21至P28和8位第一奇偶校验P11至P18的相应位相同时生成“0”，并且可在8位第二奇偶校验P21至P28和8位第一奇偶校验P11至P18的相应位彼此不同时生成“1”。
参照图2至图5，第一错误检测器24-6可在j位第一校验子全为“0”时生成指示无错误NE的无错误信号ne，可在j位第一校验子的“1”位的数量等于或小于第一H矩阵H的列向量的码的“1”位的最大数量时，确定j位第一校验子包括在第一H矩阵H的列向量的码中并且生成指示可纠正错误CE的可纠正错误信号ce，或者可在j位第一校验子的“1”位的数量大于第一H矩阵H的列向量的码的“1”位的最大数量时，确定j位第一校验子不包括在第一H矩阵H的列向量的码中并且生成指示不可纠正错误UE的不可纠正错误信号ue。例如，第一错误检测器24-6可在8位第一校验子S1至S8全为“0”时生成无错误信号ne，可在8位第一校验子的“1”位的数量等于或小于4时，确定8位第一校验子S1至S8包括在第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…、和00…1)中，并且生成指示作为1位错误的可纠正错误CE的可纠正错误信号ce，或者可在8位校验子S1至S8的“1”位的数量大于4(即，大于或等于5)时，确定8位第一校验子不包括在第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…、和00…1)中，并且生成指示不可纠正错误UE的不可纠正错误信号ue。
参照图3至图5，DSF生成器24-8可在无错误信号ne或可纠正错误信号ce被生成时和在不可纠正错误信号ue被生成时，生成具有不同状态的DSF。例如，DSF生成器24-8可在无错误信号ne或可纠正错误信号ce被生成时，生成具有第一状态的DSF(例如，“0”)，并且可在不可纠正错误信号ue被生成时，生成具有第二状态的DSF(例如，“1”)。可选地，DSF生成器24-8可在无错误信号ne被生成时、在可纠正错误信号ce被生成时和在不可纠正错误信号ue被生成时，生成具有不同状态的DSF。当半导体存储器装置100执行读取操作时，DSF生成器24-8可将DSF“0”或DSF“1”输出到半导体存储器装置100外部的外部装置(例如，如图11所示的控制器110)。例如，DSF生成器24-8可通过数据DQ的多个数据端子(例如，数据垫(pad)或数据引脚)之一输出DSF，或者通过除了多个数据端子之外的单独的端子(例如，垫或引脚)输出DSF。
参照图3至图5，响应于可纠正错误信号ce，第一错误位置检测器24-10可确定第一H矩阵H的列向量的码中的哪个码与j位第一校验子匹配，检测错误位置，并生成错误位置信息。在一个示例中，匹配指示第一H矩阵H的列向量的码与j位第一校验子相同。例如，第一错误位置检测器24-10可确定128个列向量C1至C128的码(h11至h81、h12至h82、…和h1128至h8128)中的哪个码与8位第一校验子S1至S8匹配，检测错误位置，并生成错误位置信息。当第一H矩阵H的第一列码C1的码h11至h81与8位第一校验子S1至S8匹配时，第一错误位置检测器24-10可生成指示在第一位置(即，与8位第一校验子S1至S8匹配的位置)存在错误的错误位置信息。
参照图3至图5，第一纠错器24-12可基于错误位置信息纠正16n位数据的错误。例如，当错误位置信息指示第一位置时，第一纠错器24-12可通过对128位数据r1至r128的第一位(图4中所示的r1)进行反转来纠错。第一纠错器24-12可生成纠正的128位数据作为数据DO。
参照图3至图5，第一开关SW1可响应于无错误信号ne(或不可纠正错误信号ue)而导通，以传输16n位数据作为数据DO。
图6是示出根据发明构思的示例实施例的第一错误检测器24-6的配置的框图。第一错误检测器24-6可包括无错误检测器24-62、可纠正错误检测器24-64和不可纠正错误检测器24-66。
将描述图6中示出的每个块的功能如下。
无错误检测器24-62可接收j位第一校验子，并且当j位第一校验子全为“0”时激活指示无错误NE的无错误信号ne。
当无错误信号ne未被激活并且包括在j位第一校验子中的“1”位的数量小于或等于第一H矩阵H的列向量的码的“1”位的最大数量时，可纠正错误检测器24-64可激活可纠正错误信号ce。例如，图4中示出的第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)是包括“0”和“1”的不同的码，136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)中的每个具有小于或等于四的数量的“1”位。因此，当无错误信号ne未被激活并且包括在8位第一校验子S1至S8中的“1”位的数量小于或等于四时，可纠正错误检测器24-64可确定8位第一校验子S1至S8对应于第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)中的一个并生成可纠正错误信号ce。
当无错误信号ne未被激活并且包括在j位第一校验子中的“1”位的数量超过第一H矩阵H的列向量的码的“1”位的最大数量时，不可纠正错误检测器24-66可激活不可纠正错误信号ue。例如，图4中所示的第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)是包括“0”和/或“1”位的不同的码，136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)中的每个具有大于四的数量的“1”位。因此，当无错误信号ne未被激活并且包括在8位第一校验子S1至S8中的“1”位的数量超过四时，不可纠正错误检测器24-66可确定8位第一校验子S1至S8不包括在第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)中，并生成不可纠正错误信号ue。
第一H矩阵H的136个列向量C1到C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)可以是具有“0”和/或“1”位的不同的码，并且136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)中的每个具有小于或等于四的数量的“1”位。因此，根据发明构思的上面的实施例的ECC解码器24可检测包括在8位第一校验子中的“1”位的数量，来确定可纠正错误或不可纠正错误。因此，由于不需要将8位第一校验子S1至S8与第一H矩阵H的136个列向量C1至C136的码(h11至h81、h12至h82、…、和h1128至h8128、10…0、01…0、…和00…1)进行比较，所以可减少根据发明构思的上述实施例的ECC解码器24确定无错误、可纠正错误或不可纠正错误所需的时间。
图7是示出根据发明构思的示例实施例的ECC解码器24’的框图。ECC解码器24’可包括第三奇偶校验生成器24-2’、第二校验子生成器24-4’、比较器24-5、第二错误检测器24-6’、DSF生成器24-8’、第二错误位置检测器24-10’、第二纠错器24-12’和第二开关SW2。
将描述图7中示出的每个块的功能如下。
第三奇偶校验生成器24-2’可接收从存储器单元阵列20输出的16n位数据，并生成16n位数据的j位第三奇偶校验。例如，第三奇偶校验生成器24-2’可使用16n位数据和第二H矩阵H’来生成j位第三奇偶校验。
图8是用于描述根据发明构思的示例实施例的第三奇偶校验生成器24-2’的奇偶校验操作的示图，并且是用于描述假设n和j分别为8的奇偶校验操作的示图。图9是示出根据发明构思的示例实施例的第二H矩阵H’的码的视图，图10是示出根据发明构思的示例实施例的简化的第二H矩阵H”的码的视图。
参照图8和图9，第二H矩阵H’可以是8×136矩阵，并且128位数据和8位第三奇偶校验的矩阵R’可以是136×1矩阵。第二H矩阵H’的136个列向量C1’至C136’的码(h11’至h81’、h12’至h82’、…和h1128’至h8128’、10…0、01…0、…和00…1)是包括“0”和/或“1”位的不同的码。对于第二H矩阵H’，包括行向量R1’至R8’的码(h11’至h1128’、h21’至h2128’、…和h81’至h8128’)的总共2128个不同的码可被生成，并且相同或不同的多个8位第二奇偶校验可针对总共2128个码被生成。在这种情况下，总共2128个不同的136位码中的任何两个码之间的最小汉明距离dmin可以是三。在图9中，白色部分指示“0”，阴影部分指示“1”。参照图9和图10，当在图9中所示的第二H矩阵H’的128个列向量C1’至C128’的码(h11’至h81’、h21’至h82’、…和h1128’至h8128’)中的每个的两个相邻位之间执行XOR运算时，结果可包括在图9中所示的简化的第二H矩阵H”中的8个列向量C1”至C8”的码中的一个。
作为示例，参照图9，当第二H矩阵H’的第一列向量C1’的码h11’至h81’是11000101并且XOR运算在两个相邻位之间被执行(即，1^1、0^0、0^1、0^1)时，码0011可被获得。将列向量的码按特定顺序(例如，从最高位到最低位的顺序或按最低位到最高位的顺序)的以每两个位为一组进行划分，对每组中的两个位执行XOR运算。例如，当列向量的码包括第一位至第八位时，两个相邻位可指示相邻的第一位和第二位、相邻的第三位和第四位、相邻的第五位和第六位、相邻的第七位和第八位。对列向量的码中的第一位和第二位执行XOR运算，对列向量的码中的第三位和第四位执行XOR运算，对列向量的码中的第五位和第六位执行XOR运算，对列向量的码中的第七位和第八位执行XOR运算。参照图10，码0011是简化的第二H矩阵H”的第一列向量C1”的码。作为示例，参照图9，当第二H矩阵H’的第三十三列向量C33’的码h133’至h833’为10010001并且XOR运算在两个相邻位之间被执行(即，1^0、0^1、0^0、0^1)时，码1101可被获得。参照图10，码1101是简化的第二H矩阵H”的第二列向量C2”的码。
参照图7至图10，第三奇偶校验生成器24-2’可对包括在第二H矩阵H’的行向量R1’至R8’中的码(h11’至h1128’、h21’至h2128’、…和h81’至h8128’)中的每个与136×1矩阵的128位数据r1’至r128’执行XOR，然后对异或运算的结果执行模2运算以生成8位第三奇偶校验P31至P38。
例如，可使用以下等式表示8位第三奇偶校验P31至P38。
P31＝h11’^r1’+h12’^r2’+…+h1128’^r128’
P32＝h21’^r1’+h22’^r2’+…+h2128’^r128’
…
P38＝h81’^r1’+h82’^r2’+…+h8128’^r128’
这里，“^”可指示XOR运算符，“+”可指示模2运算符。
在这种情况下，参照图2，第一奇偶校验生成器32可使用128位数据和第二H矩阵H’的列向量C1’至C128’的码来生成8位第一奇偶校验P11至P18。
参照图7至图10，第二校验子生成器24-4’可将j位第三奇偶校验与从存储器单元阵列20输出的j位第一奇偶校验进行比较，以生成j位第二校验子。例如，第二校验子生成器24-4’可对8位第三奇偶校验P31至P38和8位第一奇偶校验P11至P18的相应位执行XOR运算，以生成8位第二校验子S1’至S8’。例如，第二校验子生成器24-4’可在8位第三奇偶校验P31至P38和8位第一奇偶校验P11至P18的相应位相同时生成“0”，并且可在8位第三奇偶校验P31至P38和8位第一奇偶校验P11至P18的相应位彼此不同时生成“1”。
参照图7至图10，比较器24-5可对j位第二校验子的两个相邻位执行XOR运算，以生成简化的j/2位校验子。比较器24-5可对8位校验子S1’至S8’的两个相邻位执行XOR运算(S1”＝S1’^S2’，S2”＝S3’^S4’，S3”＝S5’^S6’，S4”＝S7’^S8’)以生成简化的4位校验子S1”至S4”。
参照图7至图10，第二错误检测器24-6’可在j/2位校验子全为“0”时，生成指示无错误NE的无错误信号ne，可在j/2位校验子包括在简化的第二H矩阵H”中的j个列向量的码中时，生成指示作为1位错误的可纠正错误CE的可纠正错误信号ce，或者可在j/2位校验子不包括在简化的第二H矩阵H”中的j个列向量的码中时，生成指示不可纠正错误UE的不可纠正错误信号ue。例如，第二错误检测器24-6’可在4位校验子S1”至S4”全为“0”时，生成无错误信号ne，可在4位校验子S1”至S4”包括在简化的第二H矩阵H”中的8个列向量C1”至C8”的码中时，生成可纠正错误信号ce，或者可在4位校验子S1”至S4”不包括在简化的第二H矩阵H”中的八个列向量C1”至C8”的码中时，生成不可纠正错误信号ue。
参照图7至图10，DSF生成器24-8’可执行与图3中所示的DSF生成器24-8相同的功能。
参照图7至图10，响应于可纠正错误信号ce，第二错误位置检测器24-10’可确定第二H矩阵H’的列向量的码中的哪个码与j位第二校验子匹配，检测错误位置，并生成错误位置信息。例如，当第二H矩阵H’的128个列向量C1’至C128’的码之中的第一列码C1’的码与8位第二校验子S1’至S8’匹配时，第二错误位置检测器24-10’可生成指示在第一位置(即，与8位第二校验子S1’至S8’匹配的位置)存在错误的错误位置信息。
参照图7至图10，第二纠错器24-12’可基于错误位置信息纠正16n位数据的错误。例如，当错误位置信息对应于第一位置时，第二纠错器24-12’可通过对136×1矩阵的128位数据r1’至r128’的第一位(图8中所示的r1’)进行反转为来纠错。第二纠错器24-12’可生成纠正的16n位数据作为数据DO。
参照图7至图10，第二开关SW2可响应于无错误信号ne(或不可纠正错误信号ue)而导通，以传输16n位数据作为数据DO。
图11是示出根据本发明的示例实施例的存储器系统的框图。存储器系统200可包括半导体存储器装置100和控制器110。控制器110可包括ECC编码器112、ECC解码器114和数据处理单元116。
将描述图11中示出的每个块的功能如下。
半导体存储器装置100可从控制器110接收命令和地址CA以及数据DQ，并且可将数据DQ和DSF输出到控制器110。例如，与示出的不同，DSF可在数据DQ被发送时、之前、或之后通过发送数据DQ的多个数据端子(未示出)之一而不是通过单独的端子被发送。作为另一示例，DSF可通过与多个数据端子分离的端子(未示出)被发送。
控制器110可将命令和地址CA以及数据DQ输出到半导体存储器装置100，并从半导体存储器装置100接收数据DQ和DSF。
ECC编码器112可接收x位数据DO’以生成x位数据DO’的y位奇偶校验，并输出16n(＝x+y)位数据。例如，16n位数据可包括x位数据DO’和y位奇偶校验。
ECC解码器114可接收数据DQ和DSF并执行第一ECC解码操作或第二ECC解码操作以生成数据DI’和错误信号E。例如，ECC解码器114可在DSF为“0”时执行第一ECC解码，并且可在DSF为“1”时执行第二ECC解码操作。第一ECC解码操作可以是3位错误检测操作，第二ECC解码操作可以是1位纠错和2位错误检测操作。
在示例实施例中，ECC解码器114可包括第一ECC解码单元和第二ECC解码单元(未示出)。第一ECC解码单元可接收数据DQ，并且响应于DSF“0”而执行3位错误检测操作并生成x位数据DI’和错误信号E。第二ECC解码单元可接收数据DQ，并响应于DSF“1”而执行1位纠错和2位错误检测操作，并生成x位数据DI’和错误信号E。
在示例实施例中，第二ECC解码器114可包括三个或更多个ECC解码单元，每个ECC解码单元被配置为基于DSF执行三个或更多个ECC解码操作中的一个。在这种情况下，DSF的位数可以是2位或更多位。
数据处理单元116可生成x位数据DO’，并接收x位数据DI’和错误信号E以对x位数据DI’执行数据处理操作。
在上述实施例中，虽然DSF被描述为基于“1”的位数而生成，但是DSF可基于“0”的位数而生成。
图12是示出根据发明构思的示例实施例的图11的ECC解码器的配置的框图。
参照图12，ECC解码器114可包括第一ECC解码单元114-4、第二ECC解码单元114-6和选择器114-8。
将描述图12中示出的每个块的功能如下。
第一ECC解码单元114-4可响应于DSF而接收数据DQ的16n位数据，执行3位错误检测操作，并生成x位第一数据D1和第一错误信号E1。
第二ECC解码单元114-6可响应于DSF而接收数据DQ的16n位数据，执行1位纠错和2位错误检测操作，并且生成x位第二数据D2和第二错误信号E2。
在示例实施例中，ECC解码器114可响应于DSF而通过第一ECC解码单元114-4执行第一ECC解码操作或通过第二ECC解码单元114-6执行第二ECC解码操作。例如，第一ECC解码单元114-4可响应于DSF“0”而执行第一ECC解码操作，并且第二ECC解码单元114-6可响应于DSF“1”而执行第二ECC解码操作。选择器114-8可响应于DSF而选择x位第一数据D1和第一错误信号E1或者选择x位第二数据D2和第二错误信号E2，并输出x位第一数据D1和第一错误信号E1或者输出x位第二数据D2和第二错误信号E2，作为x位数据DI’和错误信号E。例如，选择器114-8可在DSF为“0”时选择并发送x位第一数据D1和第一错误信号E1，并且在DSF为“1”时，选择并发送x位第二数据D2和第二错误信号E2。
在示例实施例中，ECC解码器114可包括三个或更多个ECC解码单元，每个ECC解码单元被配置为基于DSF执行三个或更多个ECC解码操作中的一个。在这种情况下，DSF的位数可以是2位或更多位。
根据发明构思的上述示例实施例，半导体存储器装置能够根据错误的类型快速地生成解码状态标志。因此，存储器系统可根据解码状态标志选择性地并高效地执行ECC解码操作。
上面已经参照附图描述了发明构思的技术精神的实施例。然而，本领域技术人员将理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。因此，上面的实施例应被视为说明性的而非限制性的。

Claims (20)

1.一种半导体存储器装置，包括：
行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；
列解码器，被配置为：对列地址进行解码以生成多个列选择信号；
存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储器单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；以及
纠错码解码器，被配置为：
从存储器单元阵列的选择的所述一个或多个存储器单元接收第一数据和第一数据的第一奇偶校验，
使用H矩阵和第一数据生成第一数据的第二奇偶校验，
将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，以及
基于包括在第一校验子中的“0”或“1”的数量，生成具有不同状态的解码状态标志。
2.根据权利要求1所述的半导体存储器装置，其中，H矩阵的列向量的码是彼此不同的码，
其中，除了包括全“0”位的码之外，码中的每个码包括“0”和/或“1”位。
3.根据权利要求2所述的半导体存储器装置，其中，H矩阵的任何两个码之间的最小汉明距离大于或等于三。
4.根据权利要求2所述的半导体存储器装置，其中，纠错码解码器被配置为：
响应于第一校验子具有全“0”位，激活无错误信号，
响应于第一校验子具有小于或等于预定数量的数量的“1”位，激活可纠正错误信号，以及
响应于第一校验子具有大于预定数量的数量的“1”位，激活不可纠正错误信号。
5.根据权利要求4所述的半导体存储器装置，其中，纠错码解码器包括：奇偶校验生成器，被配置为：对H矩阵的行向量的码中的每个码与第一数据执行异或运算，并对异或运算的结果执行模2运算以生成第二奇偶校验。
6.根据权利要求5所述的半导体存储器装置，其中，纠错码解码器还包括：
校验子生成器，被配置为：对第一奇偶校验和第二奇偶校验执行异或运算以生成第一校验子；以及
错误检测器，被配置为：响应于第一校验子，激活无错误信号、可纠正错误信号或不可纠正错误信号。
7.根据权利要求6所述的半导体存储器装置，其中，纠错码解码器还包括：
错误位置检测器，被配置为：响应于可纠正错误信号的激活，检测H矩阵的列向量的码中的哪个码与第一校验子匹配，以生成错误位置信息；
纠错器，被配置为：响应于可纠正错误信号的激活，基于错误位置信息纠正第一数据的相应位置的错误；以及
解码状态标志生成器，被配置为：响应于无错误信号或可纠正错误信号的激活或者不可纠正错误信号的激活，生成具有不同状态的解码状态标志。
8.一种半导体存储器装置，包括：
行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；
列解码器，被配置为：对列地址进行解码以生成多个列选择信号；
存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储器单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；以及
纠错码解码器，被配置为：
接收从存储器单元阵列的选择的所述一个或多个存储器单元输出的第一数据和第一数据的第一奇偶校验，
使用第一H矩阵和第一数据生成第一数据的第二奇偶校验，
将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，
将第一校验子的两个相邻位进行比较以生成第二校验子，以及
使用第二校验子和第二H矩阵生成具有不同状态的解码状态标志，
其中，通过对第一H矩阵的列向量的第一码中的每个第一码的两个相邻位执行异或运算来获得第二H矩阵的列向量的第二码。
9.根据权利要求8所述的半导体存储器装置，其中，第一码是彼此不同的码，并且除了包括全“0”位的码之外，第一码中的每个第一码包括“0”和/或“1”位。
10.根据权利要求9所述的半导体存储器装置，其中，第一码中的任何两个第一码之间的最小汉明距离大于或等于三。
11.根据权利要求9所述的半导体存储器装置，其中，纠错码解码器被配置为：
响应于第二校验子具有全“0”位，激活无错误信号，
响应于第二校验子存在于第二码中，激活可纠正错误信号，以及
响应于第二校验子不存在于第二码中，激活不可纠正错误信号。
12.根据权利要求11所述的半导体存储器装置，其中，纠错码解码器包括：第一奇偶校验生成器，被配置为：对第一H矩阵的行向量的码中的每个码与第一数据执行异或运算，并对异或运算的结果执行模2运算以生成第二奇偶校验。
13.根据权利要求12所述的半导体存储器装置，其中，纠错码解码器还包括：
校验子生成器，被配置为：对第一奇偶校验和第二奇偶校验执行异或运算以生成第一校验子；
比较器，被配置为：对第一校验子的两个相邻位执行异或运算以生成第二校验子；以及
错误检测器，被配置为：响应于第二校验子，激活无错误信号、可纠正错误信号或不可纠正错误信号。
14.根据权利要求13所述的半导体存储器装置，其中，纠错码解码器还包括：
错误位置检测器，被配置为：响应于可纠正错误信号的激活，检测第一码中的哪个第一码与第一校验子匹配，以生成错误位置信息；
纠错器，被配置为：响应于可纠正错误信号的激活，基于错误位置信息纠正第一数据的相应位置的错误；以及
解码状态标志生成器，被配置为：响应于无错误信号或可纠正错误信号的激活或者不可纠正错误信号的激活，生成具有不同状态的解码状态标志。
15.一种存储器系统，包括：
半导体存储器装置，包括：
行解码器，被配置为：对行地址进行解码以生成多个字线选择信号；
列解码器，被配置为：对列地址进行解码以生成多个列选择信号；
存储器单元阵列，包括多个存储器单元，所述多个存储器单元中的一个或多个存储单元响应于所述多个字线选择信号和所述多个列选择信号而被选择；以及
第一纠错码解码器，被配置为：
从存储器单元阵列的选择的所述一个或多个存储器单元接收第一数据和第一数据的第一奇偶校验，
使用第一H矩阵和第一数据生成第一数据的第二奇偶校验，
将第一奇偶校验与第二奇偶校验进行比较以生成第一校验子，
基于由第一校验子指示的第一数据的错误类型，生成具有不同状态的解码状态标志，以及
基于具有不同状态的解码状态标志生成第二数据；以及
控制器，被配置为：控制半导体存储器装置的操作，控制器包括：
第二纠错码解码器，被配置为：响应于从半导体存储器装置施加的解码状态标志，对从半导体存储器装置施加的第二数据执行从多个纠错码解码操作之中选择的纠错码解码操作。
16.根据权利要求15所述的存储器系统，其中，第一H矩阵的列向量的第一码是彼此不同的码，
其中，除了包括全“0”位的码之外，第一码中的每个第一码包括“0”和/或“1”位，第一码中的任何两个第一码之间的最小汉明距离大于或等于三。
17.根据权利要求16所述的存储器系统，其中，第一纠错码解码器还包括：
奇偶校验生成器，被配置为：生成第一数据的第二奇偶校验；
校验子生成器，被配置为：对第一奇偶校验和第二奇偶校验执行异或运算以生成第一校验子；以及
错误检测器，被配置为：
响应于第一校验子具有全“0”位，激活无错误信号，
响应于第一校验子具有小于或等于预定数量的数量的“1”位，激活可纠正错误信号，以及
响应于第一校验子具有大于预定数量的数量的“1”位，激活不可纠正错误信号。
18.根据权利要求17所述的存储器系统，其中，第一纠错码解码器还包括：
错误位置检测器，被配置为：响应于可纠正错误信号的激活，检测第一码中的哪个第一码与第一校验子匹配，以生成错误位置信息；
纠错器，被配置为：响应于可纠正错误信号的激活，基于错误位置信息纠正第一数据的相应位置的错误；以及
解码状态标志生成器，被配置为：响应于无错误信号或可纠正错误信号的激活或者不可纠正错误信号的激活，生成具有不同状态的解码状态标志。
19.根据权利要求15所述的存储器系统，
其中，第一纠错码解码器被配置为：将第一校验子的两个相邻位进行比较以生成第二校验子，
其中，第一H矩阵的列向量的第一码是彼此不同的码，
除了包括全“0”位的码之外，第一码中的每个第一码包括“0”和/或“1”位，并且第一码中的每个第一码包括在通过对第一码中的每个第一码的两个相邻位执行异或运算而生成的第二H矩阵的列向量的第二码中，第一码中的任何两个第一码之间的最小汉明距离大于或等于三。
20.根据权利要求19所述的存储器系统，其中，第一纠错码解码器包括：
奇偶校验生成器，被配置为：生成第一数据的第二奇偶校验；
校验子生成器，被配置为：对第一奇偶校验和第二奇偶校验执行异或运算以生成第一校验子；
比较器，被配置为：对第一校验子的两个相邻位执行异或运算以生成第二校验子；
错误检测器，被配置为：
响应于第二校验子具有全“0”位，激活无错误信号，
响应于第二校验子存在于第二码中，激活可纠正错误信号，以及
响应于第二校验子不存在于第二码中，激活不可纠正错误信号；
错误位置检测器，被配置为：响应于可纠正错误信号的激活，检测第一码中的哪个第一码与第一校验子匹配，以生成错误位置信息；
纠错器，被配置为：响应于可纠正错误信号的激活，基于错误位置信息纠正第一数据的相应位置的错误；以及
解码状态标志生成器，被配置为：响应于无错误信号或可纠正错误信号的激活或者不可纠正错误信号的激活，生成具有不同状态的解码状态标志。
CN201910603254.5A 2018-11-19 2019-07-05 半导体存储器装置和存储器系统 Active CN111198779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0142547 2018-11-19
KR1020180142547A KR20200058048A (ko) 2018-11-19 2018-11-19 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN111198779A true CN111198779A (zh) 2020-05-26
CN111198779B CN111198779B (zh) 2024-06-04

Family

ID=70727669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910603254.5A Active CN111198779B (zh) 2018-11-19 2019-07-05 半导体存储器装置和存储器系统

Country Status (3)

Country Link
US (1) US10802912B2 (zh)
KR (1) KR20200058048A (zh)
CN (1) CN111198779B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102629457B1 (ko) 2018-10-24 2024-01-26 삼성전자주식회사 반도체 메모리 장치, 제어 장치, 및 메모리 시스템
US10824507B2 (en) * 2018-10-24 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor memory device, controller, and memory system
KR20220081644A (ko) 2020-12-09 2022-06-16 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP2023005919A (ja) * 2021-06-29 2023-01-18 ルネサスエレクトロニクス株式会社 半導体装置および誤り検出方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012472A (en) * 1987-12-25 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device having an error checking and correcting circuit
CN1396599A (zh) * 2001-07-09 2003-02-12 富士通株式会社 在刷新操作过程中读取数据并能纠错的半导体存储器件
CN1713530A (zh) * 2004-06-22 2005-12-28 印芬龙科技股份有限公司 解码低密度奇偶校验(ldpc)码字的ldpc解码器
JP2007149222A (ja) * 2005-11-28 2007-06-14 Toshiba Lsi System Support Kk 半導体メモリおよびメモリシステム
CN101395804A (zh) * 2004-09-17 2009-03-25 Lg电子株式会社 使用ldpc码编码和解码的方法
KR20130087931A (ko) * 2012-01-30 2013-08-07 연세대학교 산학협력단 패리티 체크 행렬 생성 방법, 이를 이용한 오류 정정 방법 및 장치, 오류 정정 장치용 디코더 그리고 오류 정정 장치를 포함하는 메모리 및 전자장치
CN104765650A (zh) * 2014-01-08 2015-07-08 瑞萨电子株式会社 数据处理装置
CN104903966A (zh) * 2013-01-09 2015-09-09 精工电子有限公司 非易失性半导体存储装置及其测试方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755779A (en) 1971-12-14 1973-08-28 Ibm Error correction system for single-error correction, related-double-error correction and unrelated-double-error detection
US7325183B2 (en) 2004-07-21 2008-01-29 Hewlett-Packard Development Company, L.P. Error correction code generation method and apparatus
US7721178B2 (en) 2006-06-01 2010-05-18 International Business Machines Corporation Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code
US7962837B2 (en) 2007-09-13 2011-06-14 United Memories, Inc. Technique for reducing parity bit-widths for check bit and syndrome generation for data blocks through the use of additional check bits to increase the number of minimum weighted codes in the hamming code H-matrix
TW200947882A (en) 2008-05-13 2009-11-16 Univ Ishou Decoding method of cyclic code weight decoder
US8352847B2 (en) 2009-12-02 2013-01-08 Lsi Corporation Matrix vector multiplication for error-correction encoding and the like
US9235466B2 (en) * 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
KR102210327B1 (ko) 2014-08-21 2021-02-01 삼성전자주식회사 에러 알림 기능이 있는 메모리 장치
KR102178137B1 (ko) * 2014-08-26 2020-11-12 삼성전자주식회사 반도체 메모리 장치, 이의 에러 정정 방법 및 이를 포함하는 메모리 시스템
US9811420B2 (en) 2015-03-27 2017-11-07 Intel Corporation Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC)
KR20170035103A (ko) * 2015-09-22 2017-03-30 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102258140B1 (ko) * 2017-07-06 2021-05-28 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012472A (en) * 1987-12-25 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device having an error checking and correcting circuit
CN1396599A (zh) * 2001-07-09 2003-02-12 富士通株式会社 在刷新操作过程中读取数据并能纠错的半导体存储器件
CN1713530A (zh) * 2004-06-22 2005-12-28 印芬龙科技股份有限公司 解码低密度奇偶校验(ldpc)码字的ldpc解码器
CN101395804A (zh) * 2004-09-17 2009-03-25 Lg电子株式会社 使用ldpc码编码和解码的方法
JP2007149222A (ja) * 2005-11-28 2007-06-14 Toshiba Lsi System Support Kk 半導体メモリおよびメモリシステム
KR20130087931A (ko) * 2012-01-30 2013-08-07 연세대학교 산학협력단 패리티 체크 행렬 생성 방법, 이를 이용한 오류 정정 방법 및 장치, 오류 정정 장치용 디코더 그리고 오류 정정 장치를 포함하는 메모리 및 전자장치
CN104903966A (zh) * 2013-01-09 2015-09-09 精工电子有限公司 非易失性半导体存储装置及其测试方法
CN104765650A (zh) * 2014-01-08 2015-07-08 瑞萨电子株式会社 数据处理装置

Also Published As

Publication number Publication date
KR20200058048A (ko) 2020-05-27
US20200159617A1 (en) 2020-05-21
US10802912B2 (en) 2020-10-13
CN111198779B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
CN111198779B (zh) 半导体存储器装置和存储器系统
US8132086B2 (en) Semiconductor memory device for byte-based masking operation and method of generating parity data
KR100266748B1 (ko) 반도체 메모리 장치 및 그 장치의 에러 정정 방법
US10803971B2 (en) Device for supporting error correction code and test method thereof
US20080282128A1 (en) Method of Error Correction Code on Solid State Disk to Gain Data Security and Higher Performance
CN111092620B (zh) 半导体存储器装置、控制器和存储器系统
KR20190129653A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10162703B2 (en) Methods of correcting data errors and semiconductor devices used therein
US10353770B2 (en) Memory system and error correcting method of the same
US8966338B2 (en) Cyclic redundancy check code generating circuit, semiconductor memory device, and method of driving semiconductor memory device
US6393597B1 (en) Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures
US5761221A (en) Memory implemented error detection and correction code using memory modules
KR20180022014A (ko) 반도체장치
CN115705265A (zh) 存储器设备及其操作方法
KR20200052842A (ko) 메모리 시스템, 메모리 모듈 및 메모리 시스템의 동작 방법
US11265022B2 (en) Memory system and operating method thereof
US7075851B2 (en) Semiconductor memory device inputting/outputting data and parity data in burst operation
US11200117B2 (en) Semiconductor memory device, controller, memory system, and operation method thereof
CN111796963A (zh) 半导体存储器件和具有该半导体存储器件的存储系统
US12034457B2 (en) Memory, memory module, memory system, and operation method of memory system
US20240022263A1 (en) Memory, memory module, memory system, and operation method of memory system
US20210119647A1 (en) Parity generation circuits for a plurality of error correction levels, memory controllers, and memory modules including the parity generation circuits
US11424765B2 (en) ECC decoders having low latency
KR20180052154A (ko) 메모리 시스템
CN117727355A (zh) 包括纠错器件的存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant