CN111193511A - 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计 - Google Patents

一种应用于基于eFlash存算一体电路的数模混合读取电路的设计 Download PDF

Info

Publication number
CN111193511A
CN111193511A CN202010029702.8A CN202010029702A CN111193511A CN 111193511 A CN111193511 A CN 111193511A CN 202010029702 A CN202010029702 A CN 202010029702A CN 111193511 A CN111193511 A CN 111193511A
Authority
CN
China
Prior art keywords
digital
eflash
analog
design
reading circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010029702.8A
Other languages
English (en)
Inventor
刘晨曦
周雄
李强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010029702.8A priority Critical patent/CN111193511A/zh
Publication of CN111193511A publication Critical patent/CN111193511A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，用于满足DNN模型的推理时不同乘加运算组合的需求，达到较高的能耗效率和较高的计算正确率。该设计采用的电路包括了带负反馈的TIA(Trans‑impedance Amplifier),VGA(Variable Gain Amplifier)以及ADC(Analog‑to‑Digital Converter)，实现将加权电流转换为数字输出，完成向量‑矩阵乘加操作。TIA和VGA组合的电路称为VGTIA(Variable Gain Trans‑impedance Amplifier)。该设计属于基于嵌入式NOR Flash的存算一体向量‑矩阵乘加模拟计算核的一部分。

Description

一种应用于基于eFlash存算一体电路的数模混合读取电路的 设计
技术领域
本发明提出一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，属于数模混合集成电路技术领域，具体为通过一个可变增益TIA(Trans-impedanceAmplifier)将加权电流转换为电压信号，再通过ADC(Analog-to-Digital Converter)将电压信号转换为数字信号输出，从而实现将不同范围的加权电流转化为数字信号，满足不同算法的需求，达到一个高的能耗效率以及计算的正确率。
背景技术
近年来，机器学习迅速影响着越来越多的科学研究。深度神经网络(Deep NeuralNetwork，DNN)是一种高效的框架，可以将针对大数据集的人工智能转换为有价值的模型参数，进而完成准确地分类任务。经过海量训练数据以及服务器群组训练的DNN会被部署到终端设备或云服务器上，用于推理。然而，几十年来一直主导着计算领域的冯-诺依曼架构的计算机系统具有物理上分离的内存系统和处理元素，这种计算方式导致了数据移动在性能和功耗方面的巨大通信成本。数据必须通过内存层次结构传输到执行计算的处理结构，然后存储回内存。这种计算方式并行处理能力较弱，无法快速完成大型DNN的推理，能源利用率也非常低。最近一段时间，图像处理单元(Graphic Processing Units，GPUs)由于其大的内存带宽和高度并行计算资源在加速深度学习中广泛采用。然而，GPU的功耗很高，在有续航要求的终端设备中应用受限，同时也给高端服务器系统带来了巨大的挑战，尤其考虑到数据中心具有严格的散热限制。因此，在DNN模型的推理应用中，必须考虑使用高通量低功耗的深度神经网络加速器。
在冯-诺依曼架构的计算机系统，90％以上的运算资源都消耗在数据搬运的过程中。因此，存算一体化成为了未来趋势。其中，基于eFlash的存算一体结构是近年来提出的一种新型存算一体结构。该结构利用NOR-Flash的模拟特性，可直接在存储单元内进行向量-矩阵乘加运算，规避了数据搬运造成的能量消耗，提高了运算效率。
在基于eFlash存算一体电路中，NOR-Flash阵列的bitline上的电流为矩阵乘加运算的模拟量结果。该电流值会随着各种乘加运算的组合的不同而不同，所以需要设计一套满足不同场景的数模混合读取电路，实现较高的能耗效率和计算正确率。
该存算一体向量-矩阵乘加模拟计算核是基于第三代SuperFlash，该eFlash单元自2010 年起就开始应用于独立和嵌入式闪存产品，这个自对齐的三聚单元使用了分裂门结构，以浮动门作为存储元素，由以下5个节点用于读取、擦除和编程操作：word-line(WL)、source- line(SL)、bit-line(BL)、coupling gate(CG)和erase gate(EG)。该eFlash单元能够实现多位信息的存储。
发明内容
本发明提出了一种应用于eFlash存算一体电路的数模混合读取电路的设计，用于满足不同乘加运算组合的需求，达到较高的能耗效率和较高的计算正确率。该设计采用的电路包括了带负反馈的TIA(Trans-impedance Amplifier),VGA(Variable GainAmplifier)以及ADC (Analog-to-Digital Converter)，实现将加权电流转换为数字输出，完成向量-矩阵乘加操作。 TIA和VGA组合的电路称为VGTIA(Variable Gain Trans-impedance Amplifier)。该设计属于基于嵌入式NOR Flash的存算一体向量-矩阵乘加模拟计算核的一部分。
基于嵌入式NOR Flash的存算一体向量-矩阵乘加模拟计算核的工作模式如下所述。
步骤一：写数据操作。该存算一体电路是基于一个1024行，1024列的eFlash阵列。写入的数据为3位的数字信号，该信号先经过ADC转换为模拟电压信号。SL作为写数据的节点，由DAC转换的模拟电压信号通过施加在SL节点控制eFlash单元的阈值电压。不同阈值电压代表着不同的写数据。所以此eFlash单元能够存储多位信息。每一行eFlash单元共享WL、CG、EG、与SL，每一列eFlash单元共享BL。通过在WL、CG、EG、BL上施加合适的电压，并且通过多路IO输入写数据，能够实现同时写入一列的数据。写入的数据为DNN 推理的权重值信号。该权重值信号为4位，其中最高位位符号位，奇数列的eFlash单元存储正数，偶数列的eFlash单元存储负数。
步骤二：数字输入信号由外围电路灌入寄存器1到寄存器1024，每个寄存器为4位。
步骤三：1024个4位信号通过电流型DAC接入到处于亚阈值区的输入eFlash单元的CG节点上，且对于输入eFlash单元来说，其连接方式为二极管连接，故可以在CG节点产生与输入电流相应的电压，作为同一行eFlash单元的输入信号。因此同一行的所有器件与输入单元形成电流镜，其比例取决于eFlash器件上Floating Gate的电子数量和eFlash单元与输入eFlash单元的宽长比。电子数量由步骤一写数据操作决定，不同SL节点电压决定不同的电子数量，也决定了eFlash单元的不同的阈值电压。以上操作就实现了乘法的操作。同一列的eFlash单元电流叠加实现了加法的操作。同时打开多条WL，可实现多个输入信号与权重信号的乘加运算。
步骤四：1个逻辑列等于2个物理列，一列代表正数，一列代表负数。同一列的eFlash单元电流叠加后需要通过数模混合读取电路将输出转换为数字信号输出。
由于基于嵌入式NOR Flash的存算一体向量-矩阵乘加模拟计算核的BL上的加权电流的范围不是固定的，与乘加运算的不同组合有关。所以需要一个可变增益TIA将不同范围的电流转换为电压。本发明提出一种由VGTIA，ADC组成的数模混合读取电路。该数模混合读取电路的主要操作步骤如下所述。
步骤一：通过TIA将加权电流转换为电压信号。
步骤二：根据加权电流范围的实际情况，VGA提供可变的电压增益，以匹配ADC的量程。VGA和TIA组合成一个VGTIA。
步骤三：ADC将VGTIA输出的电压信号转换成数字信号输出。
附图说明
图1为基于eFlash存算一体的包含外围电路的总体架构。
图2为数模混合读取电路的总体架构。
具体实施方式
下面结合附图，详述本发明的技术方案和实施细节。
该方案解决了在做DNN推演时不同乘加运算组合的不同造成加权电流的范围不确定，以至于无法匹配ADC量程的问题。通过使用本发明的VGTIA，能够根据不同加权电流的范围，提供相应的增益，具体实施方案如下所述。
由图1所示，BL1上并联的eFlash单元所存储的权重值信号代表正数，BL2上并联的eFlash单元所存储的权重值信号代表负数。BL1上的加权电流Iout+代表正数相加的结果，BL2 上的加权电流Iout-代表负数相加的结果。
由图2所示，Iout+和Iout-作为两个相同TIA的输入，将加权电流转换为电压信号Vin+和 Vin-作为VGA的输入。VGA电路采用差动放大的结构，输出电压与输入电压的关系为：Vout+-Vout-＝Av*(Vin+-Vin-)。Av为VGA的电压增益，由4位数字信号MODE控制。差动结构的VGA实现了代表正数的加权电流和代表负数的加权电流的逻辑相减。MODE控制VGA 的增益从1到15倍，步距为1倍，TIA和VGA共同实现对不同范围加权电流的转换，以匹配ADC的量程。ADC将VGTIA转换得来的电压信号转换为数字信号输出。由以上操作实现了对矩阵-乘加运算操作结果的读出，满足不同乘加运算组合的需求，达到一个高的能耗效率以及计算的正确率。

Claims (4)

1.本发明提出了一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，用于适应不同乘加运算组合的特点，实现将不同范围的加权电流信号转化为数字信号，达到一个高的能耗效率以及计算的正确率，其特征在于，还包括：eFlash阵列中两条物理列分别存储正数和负数，两条物理列上的加权电流分别代表负数和正数；数模混合读取电路，用于读取eFlash阵列加权电流，转换成数字信号输出。
2.根据权利要求1所述的一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，其特征在于，运用TIA和VGA(可变增益放大器)结合组成VGTIA(Variable Gain Tran-impedance Amplifier)的方式，实现对不同范围的加权电流的转换。
3.根据权利要求1所述的一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，其特征在于，VGTIA的增益通过一个四位的数字信号MODE控制，实现增益的可变。
4.根据权利要求1所述的一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，其特征在于，ADC(Analog-to-Digital Converter)将VGTIA转换得来的电压信号转换为数字信号输出；由以上操作实现了对矩阵-乘加运算操作结果的读出，满足不同乘加运算组合的需求，达到一个高的能耗效率以及计算的正确率。
CN202010029702.8A 2020-01-13 2020-01-13 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计 Pending CN111193511A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010029702.8A CN111193511A (zh) 2020-01-13 2020-01-13 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010029702.8A CN111193511A (zh) 2020-01-13 2020-01-13 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计

Publications (1)

Publication Number Publication Date
CN111193511A true CN111193511A (zh) 2020-05-22

Family

ID=70709949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010029702.8A Pending CN111193511A (zh) 2020-01-13 2020-01-13 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计

Country Status (1)

Country Link
CN (1) CN111193511A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382324A (zh) * 2020-11-12 2021-02-19 电子科技大学 一种亚阈区低功耗存算一体cmos电路结构
CN113484595A (zh) * 2021-07-09 2021-10-08 江南大学 一种用于存内运算的存算单元的电流读出系统及方法
WO2022245384A1 (en) * 2021-05-19 2022-11-24 Silicon Storage Technology, Inc. Output circuit for analog neural memory in a deep learning artificial neural network
CN115658013A (zh) * 2022-09-30 2023-01-31 杭州智芯科微电子科技有限公司 向量乘加器的rom存内计算装置和电子设备
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382324A (zh) * 2020-11-12 2021-02-19 电子科技大学 一种亚阈区低功耗存算一体cmos电路结构
WO2022245384A1 (en) * 2021-05-19 2022-11-24 Silicon Storage Technology, Inc. Output circuit for analog neural memory in a deep learning artificial neural network
CN113484595A (zh) * 2021-07-09 2021-10-08 江南大学 一种用于存内运算的存算单元的电流读出系统及方法
CN113484595B (zh) * 2021-07-09 2022-06-10 江南大学 一种用于存内运算的存算单元的电流读出系统及方法
CN115658013A (zh) * 2022-09-30 2023-01-31 杭州智芯科微电子科技有限公司 向量乘加器的rom存内计算装置和电子设备
CN115658013B (zh) * 2022-09-30 2023-11-07 杭州智芯科微电子科技有限公司 向量乘加器的rom存内计算装置和电子设备
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置
CN115906735B (zh) * 2023-01-06 2023-05-05 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置

Similar Documents

Publication Publication Date Title
CN111193511A (zh) 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计
US11361216B2 (en) Neural network circuits having non-volatile synapse arrays
US11322195B2 (en) Compute in memory system
CN111652363B (zh) 存算一体电路
CN109635941B (zh) 一种基于1t1r存储器件的最大池化处理器
CN112183739A (zh) 基于忆阻器的低功耗脉冲卷积神经网络的硬件架构
US20200160158A1 (en) Neural Network Circuit
CN110647983A (zh) 一种基于存算一体器件阵列的自监督学习加速系统及方法
US11354569B2 (en) Neural network computation circuit including semiconductor storage elements
CN110991608B (zh) 一种卷积神经网络量化计算方法及系统
US11922169B2 (en) Refactoring mac operations
EP3743857A2 (en) Neural network circuits having non-volatile synapse arrays
CN114400031B (zh) 一种补码映射的rram存算一体芯片及电子设备
US20210383203A1 (en) Apparatus and method with neural network
CN114937470B (zh) 基于多比特sram单元的定点全精度存内计算电路
Tsai et al. RePIM: Joint exploitation of activation and weight repetitions for in-ReRAM DNN acceleration
Burr et al. Ohm's law+ kirchhoff's current law= better ai: Neural-network processing done in memory with analog circuits will save energy
CN108154226B (zh) 一种使用模拟计算的神经网络芯片
Ahn et al. Maximizing parallel activation of word-lines in MRAM-based binary neural network accelerators
US11163534B2 (en) Arithmetic device
US20240127873A1 (en) Computing-in-memory device including digital-to-analog converter based on memory structure
CN117636945B (zh) 5bit带符号位的同或与同或累加运算电路、CIM电路
CN111656371B (zh) 具有非易失性突触阵列的神经网络电路
US20240028297A1 (en) Semiconductor device performing a multiplication and accumulation operation
CN116486857B (zh) 一种基于电荷再分配的存内计算电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200522

WD01 Invention patent application deemed withdrawn after publication