CN111190341B - 一种时间数字转换集成电路及方法 - Google Patents

Abstract

本申请公开了一种时间数字转换集成电路及方法，该集成电路包括控制寄存器和时钟单元，还包括：时间数字转换器，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；与时间数字转换器连接的原始数据存储器，用于存储时间数字转换器检测的时间数据；与原始数据存储器连接的算术逻辑单元，用于根据时间数据，自动计算第一通道停止脉冲与启动脉冲的第一组间隔时长数据、以及第二通道停止脉冲与启动脉冲的第二组间隔时长数据；与算术逻辑单元连接的数据输出寄存器，用于存储算术逻辑单元的计算结果；与数据输出寄存器连接的SPI接口，用于外接MCU读写数据。本申请可实现高通信效率和处理速度，极大提高了工作性能。

Description

一种时间数字转换集成电路及方法

技术领域

本申请涉及电路设计技术领域，特别涉及一种时间数字转换集成电路及方法。

背景技术

激光雷达越来越多的应用于汽车无人驾驶、自动物流小车、无人机巡航等领域的测距和自动避障；目前实现激光雷达有相位法、三角法和时差法三种方法，而相位法有距离短、时间长、速度慢等弊端，三角法有精度差、实现结构复杂等弊端，用高精度、高速实现脉冲式时间数字转换(属于时差法)用于激光雷达是最佳的选择。

脉冲式时间数字转换也开始应用于激光测距，比如望远镜内置激光测距功能。但是，现有的脉冲式时间数字转换电路的处理能力有限，速度和精度低，特别是在激光测距的室外恶劣环境应用中。鉴于此，提供一种解决上述技术问题的方案，已经是本领域技术人员所亟需关注的。

发明内容

本申请的目的在于提供一种时间数字转换集成电路及方法，以便有效提高针对时间的测量范围和测量效率等方面的性能。

为解决上述技术问题，第一方面，本申请公开了一种时间数字转换集成电路，包括控制寄存器和时钟单元，其特征在于，还包括：

时间数字转换器，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；

与所述时间数字转换器连接的原始数据存储器，用于存储所述时间数字转换器检测的时间数据；

与所述原始数据存储器连接的算术逻辑单元，用于根据所述时间数据，自动计算所述第一通道停止脉冲与所述启动脉冲的第一组间隔时长数据、以及所述第二通道停止脉冲与所述启动脉冲的第二组间隔时长数据；

与所述算术逻辑单元连接的数据输出寄存器，用于存储所述算术逻辑单元的计算结果；

与所述数据输出寄存器连接的SPI接口，用于外接MCU读写数据。

可选地，所述启动脉冲为所述时间数字转换器的START端在激光发射电路发射激光时接收到的脉冲；

所述时间数字转换器具有用于边沿时间检测的两个独立的STOP通道；所述第一通道停止脉冲为在激光被反射接收后第一STOP通道接收到的脉冲，所述第二通道停止脉冲为在激光被反射接收后第二STOP通道接收到的脉冲。

可选地，所述两个STOP通道具体用于捕获同一组脉冲，以便工作在单通道双精度模式；

或者，所述两个STOP通道具体用于分别捕获不同组脉冲，以便工作在双通道单精度模式。

可选地，所述时间数字转换器的每个STOP通道单次持续捕获的脉冲的最大数量为10个；所述数据输出寄存器具有22组数据的存储容量；以便所述外接MCU从多组数据中排除干扰脉冲对应的数据。

可选地，所述时间数字转换器还用于对系统时钟周期进行检测；

所述算术逻辑单元还用于根据所述时间数字转换器检测的系统时钟周期计算校准因子，并基于所述校准因子对所述第一组间隔时长数据和所述第二组间隔时长数据进行校准处理。

可选地，所述时间数字转换器具体用于分别对0.5个系统时钟周期和1.5个系统时钟周期对应的时间点进行检测；

所述算术逻辑单元具体用于将基于做差计算获取的1个系统时钟周期的时长数据作为所述校准因子，并将所述第一组间隔时长数据与所述校准因子的比值、所述第二组间隔时长数据与所述校准因子的比值作为校准后的数据。

可选地，所述算术逻辑单元还用于：

在将计算生成的所述第一组间隔时长数据和所述第二组间隔时长数据输出至所述数据输出寄存器后，生成中断信号并发送至所述外接MCU，以便所述外接MCU读写数据。

第二方面，本申请还公开了一种时间数字转换方法，包括：

基于时间数字转换器分别对接收到的启动脉冲、第一组停止脉冲和第二组停止脉冲进行边沿时间检测；

基于算术逻辑单元，根据所述时间数字转换器检测的时间数据，自动计算所述第一通道停止脉冲与所述启动脉冲的第一组间隔时长数据、以及所述第二通道停止脉冲与所述启动脉冲的第二组间隔时长数据；

将所述算术逻辑单元的计算结果存储至数据输出寄存器，以便所述外接MCU基于所述SPI接口从所述数据输出寄存器中读取数据。

可选地，所述以便所述外接MCU基于所述SPI接口读取，包括：

基于所述算术逻辑单元生成中断信号并输出至所述外接MCU，以便所述外接MCU基于所述SPI接口读取。

可选地，所述时间数字转换器的每个STOP通道单次持续捕获的脉冲的最大数量为10个；

所述将所述算术逻辑单元的计算结果存储至数据输出寄存器，包括：

判断在时间溢出和计数器溢出之前单个STOP通道已捕获的脉冲的数量是否达到预期设定值；

若是，则对系统时钟周期进行检测以获取校准因子，并根据所述校准因子对所述第一组间隔时长数据和所述第二组间隔时长数据进行校准处理；将所述校准因子、以及校准后的所述第一组间隔时长数据和所述第二组间隔时长数据均存储至所述数据输出寄存器；

若否，则直接将未校准的所述第一组间隔时长数据和所述第二组间隔时长数据存储至所述数据输出寄存器。

本申请所提供的时间数字转换集成电路包括控制寄存器和时钟单元，还包括：时间数字转换器，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；与所述时间数字转换器连接的原始数据存储器，用于存储所述时间数字转换器检测的时间数据；与所述原始数据存储器连接的算术逻辑单元，用于根据所述时间数据，自动计算所述第一通道停止脉冲与所述启动脉冲的第一组间隔时长数据、以及所述第二通道停止脉冲与所述启动脉冲的第二组间隔时长数据；与所述算术逻辑单元连接的数据输出寄存器，用于存储所述算术逻辑单元的计算结果；与所述数据输出寄存器连接的SPI接口，用于外接MCU读取数据。

可见，本申请所提供的时间数字转换集成电路，利用各部分工序分明、高效配合的集成电路，不仅可实现较大的时间检测范围，而且还可实现较高的通信效率和处理速度，极大地提高了时间数字转换集成电路的工作性能。本申请所提供的时间数字转换方法同样具有上述有益效果。

附图说明

为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。

图1为本申请实施例公开的一种时间数字转换集成电路的电路结构图；

图2为本申请实施例公开的又一种时间数字转换集成电路的流程图。

具体实施方式

本申请的核心在于提供一种时间数字转换集成电路及方法，以便有效提高针对时间的测量范围和测量效率等方面的性能。

为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图1所示，本申请实施例公开了一种时间数字转换集成电路，包括控制寄存器101和时钟单元102；还包括：

时间数字转换器103，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；

与时间数字转换器103连接的原始数据存储器104，用于存储时间数字转换器103检测的时间数据；

与原始数据存储器104连接的算术逻辑单元105，用于根据时间数据，自动计算第一通道停止脉冲与启动脉冲的第一组间隔时长数据、以及第二通道停止脉冲与启动脉冲的第二组间隔时长数据；

与算术逻辑单元105连接的数据输出寄存器106，用于存储算术逻辑单元105的计算结果；

与数据输出寄存器106连接的SPI接口107，用于外接MCU读取数据。

其中，控制寄存器101用于对外接MCU通过SPI接口107发送的操作命令进行译码执行，操作命名可包括复位、初始化、配置芯片、测量、读取测量数据、读取电路状态值等。其中配置芯片命令可以对其它模块按需进行设置，包括脉冲数量、START和STOP的边沿选择、溢出时间设定、中断选择、内部系统时钟分频系数、是否校准测量等。

时钟单元102与控制寄存器101连接，用于提供基础时钟。该部分通过外接晶体振荡器产生时钟，由控制寄存器101进行开关和分频设置。

具体地，本申请实施例所提供的时间数字转换集成电路，具体是对启动脉冲与第一通道停止脉冲的第一间隔时长、启动脉冲与第二通道停止脉冲的第二间隔时长进行测量计算，实现由时间信号到数字信号间的转换。

作为一个具体应用，本申请实施例所提供的时间数字转换集成电路可应用到脉冲激光测距中，即，以启动脉冲作为激光发射的时间标志，以停止脉冲作为激光接收的时间标志，结合光速即可计算光程，从而实现脉冲激光测距。

由此，作为一种具体实施例，时间数字转换器103的START端用于在激光发射电路发射激光时接收标志激光发射的脉冲，即启动脉冲。并且，时间数字转换器103具有用于边沿时间检测的两个独立的STOP通道，第一通道停止脉冲为在激光被反射接收后第一STOP通道(即STOP1端)所接收到的脉冲，第二通道停止脉冲为在激光被反射接收后第二STOP通道(即STOP2端)接收到的脉冲。

具体地，激光发射电路向待测距目标发射激光，从待测距目标处反射回的激光信号将被激光接收电路检测接收，进而经信号转换和放大后生成脉冲被送入时间数字转换器103的STOP通道进行检测。

值得一提的是，本申请中时间数字转换器103的每个STOP通道具备多脉冲捕获能力，因此，本申请中的所述第一通道停止脉冲可为一组脉冲，由此得到的间隔时长就是一组数据。例如，若第一通道停止脉冲具体为10个脉冲，则对应可得到10个第一间隔时长数据，构成第一组间隔时长数据。第二通道停止脉冲的情况类似，这里就不再赘述。

概括来说，在本申请中，时间数字转换器103利用STOP通道对脉冲进行边沿时间检测；原始数据存储器104用于存储时间数字转换器103检测到的原始的时间数据；算术逻辑单元105用于自动根据三组时间数据计算得到两组时长数据：启动脉冲与第一通道停止脉冲的第一组间隔时长数据、启动脉冲与第二通道停止脉冲的第二组间隔时长数据；数据输出寄存器106用于存储算术逻辑单元105的计算结果数据；SPI接口107用于与外接MCU通信，以便外接MCU快速获取计算结果数据用于业务计算，例如进行脉冲激光测距计算。

本申请所提供的时间数字转换集成电路的电路结构中，各个部分工序分明，形成高效合作的集成电路。其中，时间数字转换器103等相关器件的处理性能和存储性能较强，可检测的间隔时长也较长，由此可实现3.5ns-20us的较大时间检测范围(对应激光测距的最大距离为3000米)。

还需要指出的是，本申请所提供的时间数字转换集成电路中设置有高速SPI接口107，因而可实现高达40mhz的通信频率，极大地提高了时间数字转换集成电路的通信效率和速度。并且，本申请中的算术逻辑单元105可在检测到原始数据存储器104中写入原始的时间数据后便自动进行时长计算，而无需等待外接MCU等其他部件的指令，进一步有效提高了时间数字转换集成电路的工作效率。

可见，本申请所提供的时间数字转换集成电路，利用各部分工序分明、高效配合的集成电路，不仅可实现较大的时间检测范围，而且还可实现较高的通信效率和处理速度，极大地提高了时间数字转换集成电路的工作性能。

作为一种具体实施例，本申请实施例所提供的时间数字转换集成电路在上述内容的基础上，时间数字转换器103基于两个独立的STOP通道可选择性地工作在单通道双精度模式或者双通道单精度模式。

具体地，两个STOP通道可具体用于捕获同一组脉冲，以便工作在单通道双精度模式；在该模式下，利用两个STOP通道对同一组脉冲的检测结果进行共模抑噪平均等处理，可有效提高精度。或者，两个STOP通道可具体用于分别捕获不同组脉冲，以便工作在双通道单精度模式。

在双通道单精度模式下，本申请进行时间数字转换的精度可达46ps(对应激光测距精度0.70cm)；而在单通道双精度模式下，本申请的测量精度可达23ps(对应激光测距精度为0.35cm)。

并且，进一步地，每个STOP通道可选择性地以“上升沿或下降沿”的方式捕获脉冲，或者以“上升沿和下降沿”的方式捕获脉冲。

作为一种具体实施例，本申请实施例所提供的时间数字转换集成电路在上述内容的基础上，时间数字转换器103的每个STOP通道单次持续捕获的脉冲的最大数量为10个；数据输出寄存器106具有22组数据的存储容量；以便外接MCU从多组数据中排除干扰脉冲对应的数据。

在单通道双精度模式下，本申请最多可接收10个停止脉冲。具体地，时间数字转换器103在对第一通道停止脉冲进行边沿时间检测时，可具体用于捕获10个脉冲的时间数据，以便外接MCU从中排除干扰脉冲的数据，获取真正的第一通道停止脉冲的时间数据。

在双通道单精度模式下，本申请最多可接收20个STOP脉冲。

由此可见，本实施例中时间数字转换器103的可捕获脉冲数较大，最多可测量多达20个脉冲，在脉冲激光测距应用中可有效避免因恶劣环境导致的误反射干扰信号过多而错失实际上真正的目标脉冲。由此，本实施例可极大地提高时间数字转换器103的测量精度和在恶劣环境下的适用性。

作为一种具体实施例，本申请实施例所提供的时间数字转换集成电路在上述内容的基础上，时间数字转换器103还用于对系统时钟周期进行检测；

算术逻辑单元105还用于根据时间数字转换器103检测的系统时钟周期计算校准因子，并基于校准因子对第一组间隔时长数据和第二组间隔时长数据进行校准处理。

作为一种具体实施例，本申请实施例所提供的时间数字转换集成电路在上述内容的基础上，时间数字转换器103具体用于分别对0.5个系统时钟周期和1.5个系统时钟周期对应的时间点进行检测；

算术逻辑单元105具体用于将基于做差计算获取的1个系统时钟周期的时长数据作为校准因子，并将第一组间隔时长数据与校准因子的比值、第二组间隔时长数据与校准因子的比值作为校准后的数据。

具体地，本实施例中，时间数字转换器103在START端测得启动脉冲的时间数据(START)、STOP端测得停止脉冲的时间数据(STOP)后，可以分别对0.5个、1.5个系统时钟周期进行高精度测量，得到0.5个系统时钟的时间数据(CAL1)和1.5个系统时钟的时间数据(CAL2)，并由原始数据存储器104存储。

算术逻辑单元105根据CAL1和CAL2做差计算，生成校准因子(CAL2-CAL1)，进而计算(STOP-START)/(CAL2-CAL1)，作为校准数据，并输出到数据输出寄存器106。

数据输出寄存器106具有22组数据的存储容量，用于存储20个停止脉冲对应的相关数据，包括每个停止脉冲对应的STOP-START或者(STOP-START)/(CAL2-CAL1)，即校准前或校准后的间隔时长数据；除了这20组数据以外，还可存储校准因子CAL2-CAL1；此外，还可作为状态寄存器存储状态数据。

需要说明的是，本申请所提供的时间数字转换集成电路具备校准功能，因此可选择进行校准输出和非校准输出。当以非校准形式输出时，算术逻辑单元105可仅用于计算校准前的数据即STOP-START，并存储至数据输出寄存器106中。

当以校准形式输出时，算术逻辑单元105可获取校准因子CAL2-CAL1，计算校准后的数据即(STOP-START)/(CAL2-CAL1)，并存储至数据输出寄存器106中；或者，更优选地，考虑到外部时钟的稳定性，校准因子CAL2-CAL1不必频繁获取，因此，算术逻辑单元105可仅将校准前的数据即STOP-START存储至数据输出寄存器106中，由外接MCU根据之前从数据输出寄存器106中读取的校准因子CAL2-CAL1来计算(STOP-START)/(CAL2-CAL1)。

作为一种具体实施例，本申请实施例所提供的时间数字转换集成电路在上述内容的基础上，算术逻辑单元105还用于：

在将计算生成的第一组间隔时长数据和第二组间隔时长数据输出至数据输出寄存器106后，生成中断信号并发送至外接MCU，以便外接MCU读写数据。

参见图2所示，本申请还公开了一种时间数字转换方法，包括：

S201：基于时间数字转换器103分别对接收到的启动脉冲、第一通道停止脉冲和第二通道停止脉冲进行边沿时间检测；

S202：基于算术逻辑单元105，根据时间数字转换器103检测的时间数据，自动计算第一通道停止脉冲与启动脉冲的第一组间隔时长数据、以及第二通道停止脉冲与启动脉冲的第二组间隔时长数据；

S203：将算术逻辑单元105的计算结果存储至数据输出寄存器106，以便外接MCU基于SPI接口107从数据输出寄存器106中读取数据。

本申请所提供的时间数字转换方法，利用各部分工序分明、高效配合的集成电路，不仅可实现较大的时间检测范围，而且还可实现较高的通信效率和处理速度，极大地提高了时间数字转换集成电路的工作性能。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，启动脉冲为时间数字转换器103的START端在激光发射电路发射激光时接收到的脉冲；

时间数字转换器103具有用于边沿时间检测的两个独立的STOP通道；第一通道停止脉冲为在激光被反射接收后第一STOP通道接收到的脉冲，第二通道停止脉冲为在激光被反射接收后第二STOP通道接收到的脉冲。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，时间数字转换器103的两个STOP通道具体用于捕获同一组脉冲，以便工作在单通道双精度模式；或者，两个STOP通道具体用于分别捕获不同组脉冲，以便工作在双通道单精度模式。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，以便外接MCU基于SPI接口107读取，包括：

基于算术逻辑单元105生成中断信号并输出至外接MCU，以便外接MCU基于SPI接口107读取。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，时间数字转换器103的每个STOP通道单次持续捕获的脉冲的最大数量为10个；数据输出寄存器106具有22组数据的存储容量；以便外接MCU从多组数据中排除干扰脉冲对应的数据。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，将算术逻辑单元105的计算结果存储至数据输出寄存器106，包括：

判断在时间溢出和计数器溢出之前单个STOP通道已捕获的脉冲的数量是否达到预期设定值；

若是，则对系统时钟周期进行检测以获取校准因子，并根据校准因子对第一组间隔时长数据和第二组间隔时长数据进行校准处理；将校准因子、以及校准后的第一组间隔时长数据和第二组间隔时长数据均存储至数据输出寄存器106；

若否，则直接将未校准的第一组间隔时长数据和第二组间隔时长数据存储至数据输出寄存器106。

关于上述时间数字转换方法的具体内容，可参考前述关于时间数字转换集成电路的详细介绍，这里就不再赘述。

作为一种具体实施例，本申请实施例所提供的时间数字转换方法在上述内容的基础上，对系统时钟周期进行检测以获取校准因子，并根据校准因子对第一组间隔时长数据和第二组间隔时长数据进行校准处理，包括：

分别对0.5个系统时钟周期和1.5个系统时钟周期对应的时间点进行检测；

将基于做差计算获取的1个系统时钟周期的时长数据作为校准因子；

将第一组间隔时长数据与校准因子的比值、第二组间隔时长数据与校准因子的比值作为校准后的数据。

本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的设备而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。

Claims (4)

1.一种时间数字转换集成电路，包括控制寄存器和时钟单元，其特征在于，还包括：

时间数字转换器，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；所述时间数字转换器还用于对系统时钟周期进行检测；

与所述时间数字转换器连接的原始数据存储器，用于存储所述时间数字转换器检测的时间数据；

与所述原始数据存储器连接的算术逻辑单元，用于根据所述时间数据，自动计算所述第一通道停止脉冲与所述启动脉冲的第一组间隔时长数据、以及所述第二通道停止脉冲与所述启动脉冲的第二组间隔时长数据；所述算术逻辑单元还用于根据所述时间数字转换器检测的系统时钟周期计算校准因子，并基于所述校准因子对所述第一组间隔时长数据和所述第二组间隔时长数据进行校准处理；

与所述算术逻辑单元连接的数据输出寄存器，用于存储所述算术逻辑单元的计算结果；

与所述数据输出寄存器连接的SPI接口，用于外接MCU读写数据；

所述启动脉冲为所述时间数字转换器的START端在激光发射电路发射激光时接收到的脉冲；

所述时间数字转换器具有用于边沿时间检测的两个独立的STOP通道；所述第一通道停止脉冲为在激光被反射接收后第一STOP通道接收到的脉冲，所述第二通道停止脉冲为在激光被反射接收后第二STOP通道接收到的脉冲；

所述两个STOP通道具体用于捕获同一组脉冲，以便工作在单通道双精度模式；其中，当所述工作为所述单通道双精度模式时，对两个独立的STOP通道对同一组脉冲的检测结果进行共模抑噪平均处理；

或者，所述两个STOP通道具体用于分别捕获不同组脉冲，以便工作在双通道单精度模式；

所述时间数字转换器的每个STOP通道单次持续捕获的脉冲的最大数量为10个；所述数据输出寄存器具有22组数据的存储容量；以便所述外接MCU从多组数据中排除干扰脉冲对应的数据；

所述时间数字转换器具体用于分别对0.5个系统时钟周期和1.5个系统时钟周期对应的时间点进行检测；

所述算术逻辑单元具体用于将基于做差计算获取的1个系统时钟周期的时长数据作为所述校准因子，并将所述第一组间隔时长数据与所述校准因子的比值、所述第二组间隔时长数据与所述校准因子的比值作为校准后的数据；

所述算术逻辑单元还用于：

在将计算生成的所述第一组间隔时长数据和所述第二组间隔时长数据输出至所述数据输出寄存器后，生成中断信号并发送至所述外接MCU，以便所述外接MCU读写数据。

2.一种时间数字转换方法，其特征在于，包括：

基于时间数字转换器分别对接收到的启动脉冲、第一通道停止脉冲和第二通道停止脉冲进行边沿时间检测；并基于所述时间数字转换器对系统时钟周期进行检测；

基于算术逻辑单元，根据所述时间数字转换器检测的时间数据，自动计算所述第一通道停止脉冲与所述启动脉冲的第一组间隔时长数据、以及所述第二通道停止脉冲与所述启动脉冲的第二组间隔时长数据；基于所述算术逻辑单元，根据所述时间数字转换器检测的系统时钟周期计算校准因子，并基于所述校准因子对所述第一组间隔时长数据和所述第二组间隔时长数据进行校准处理；

将所述算术逻辑单元的计算结果存储至数据输出寄存器，以便外接MCU基于SPI接口从所述数据输出寄存器中读取数据；

所述启动脉冲为所述时间数字转换器的START端在激光发射电路发射激光时接收到的脉冲；

所述时间数字转换器具有用于边沿时间检测的两个独立的STOP通道；所述第一通道停止脉冲为在激光被反射接收后第一STOP通道接收到的脉冲，所述第二通道停止脉冲为在激光被反射接收后第二STOP通道接收到的脉冲；

所述两个STOP通道具体用于捕获同一组脉冲，以便工作在单通道双精度模式；其中，当所述工作为所述单通道双精度模式时，对两个独立的STOP通道对同一组脉冲的检测结果进行共模抑噪平均处理；

或者，所述两个STOP通道具体用于分别捕获不同组脉冲，以便工作在双通道单精度模式；

所述时间数字转换器的每个STOP通道单次持续捕获的脉冲的最大数量为10个；所述数据输出寄存器具有22组数据的存储容量；以便所述外接MCU从多组数据中排除干扰脉冲对应的数据；

所述时间数字转换器具体用于分别对0.5个系统时钟周期和1.5个系统时钟周期对应的时间点进行检测；

所述算术逻辑单元具体用于将基于做差计算获取的1个系统时钟周期的时长数据作为所述校准因子，并将所述第一组间隔时长数据与所述校准因子的比值、所述第二组间隔时长数据与所述校准因子的比值作为校准后的数据；

所述算术逻辑单元还用于：

在将计算生成的所述第一组间隔时长数据和所述第二组间隔时长数据输出至所述数据输出寄存器后，生成中断信号并发送至所述外接MCU，以便所述外接MCU读写数据。

3.根据权利要求2所述的时间数字转换方法，其特征在于，所述以便外接MCU基于SPI接口从所述数据输出寄存器中读取数据，包括：

基于所述算术逻辑单元生成中断信号并输出至所述外接MCU，以便所述外接MCU基于所述SPI接口读取。

4.根据权利要求3所述的时间数字转换方法，其特征在于，所述将所述算术逻辑单元的计算结果存储至数据输出寄存器，包括：

判断在时间溢出和计数器溢出之前单个STOP通道已捕获的脉冲的数量是否达到预期设定值；

若是，则对系统时钟周期进行检测以获取校准因子，并根据所述校准因子对所述第一组间隔时长数据和所述第二组间隔时长数据进行校准处理；将所述校准因子、以及校准后的所述第一组间隔时长数据和所述第二组间隔时长数据均存储至所述数据输出寄存器；

若否，则直接将未校准的所述第一组间隔时长数据和所述第二组间隔时长数据存储至所述数据输出寄存器。