CN111180416A - 半导体结构及其制备工艺以及半导体器件 - Google Patents

半导体结构及其制备工艺以及半导体器件 Download PDF

Info

Publication number
CN111180416A
CN111180416A CN201811345484.8A CN201811345484A CN111180416A CN 111180416 A CN111180416 A CN 111180416A CN 201811345484 A CN201811345484 A CN 201811345484A CN 111180416 A CN111180416 A CN 111180416A
Authority
CN
China
Prior art keywords
silicon
oxide layer
layer
semiconductor structure
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811345484.8A
Other languages
English (en)
Inventor
林鼎佑
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811345484.8A priority Critical patent/CN111180416A/zh
Publication of CN111180416A publication Critical patent/CN111180416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提出一种半导体结构及其制备工艺以及半导体器件。半导体结构包括硅基层、第一氧化物层和第二氧化物层、保护层、硅穿孔以及电极。第一氧化物层和第二氧化物层由下至上依序设于硅基层上，第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层并填充有导电材料，硅穿孔的上端显露于容纳槽的槽底。电极设于容纳槽内。

Description

半导体结构及其制备工艺以及半导体器件
技术领域
本公开涉及半导体器件的硅穿孔设计技术领域，尤其涉及一种半导体结构及其制备工艺以及半导体器件。
背景技术
现有硅穿孔(Through Silicon Via，缩写TSV，亦称硅通孔)的背面通孔显露装置容易发生电极经过混合键合(hybrid bonding)时受高压而导致铜挤出(Cu extrusion)，铜挤出后会进入硅基层，从而引起硅穿孔间短路。
发明内容
本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种解决铜挤出不良的半导体结构。
本公开的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种具有上述半导体结构的半导体器件。
本公开的又一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体结构的制备工艺。
为实现上述目的，本公开采用如下技术方案：
根据本公开的一个方面，提供一种半导体结构。其中，所述半导体结构包括硅基层、第一氧化物层和第二氧化物层、保护层、硅穿孔以及电极。所述第一氧化物层和所述第二氧化物层由下至上依序设于所述硅基层上，所述第二氧化物层的上表面开设有容纳槽。所述保护层设于所述第一氧化物层与所述第二氧化物层之间，所述保护层的材质硬度大于所述第二氧化物层的材质硬度。所述硅穿孔开设于所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层并填充有导电材料，所述硅穿孔的上端显露于所述容纳槽的槽底。所述电极设于所述容纳槽内。
根据本公开的其中一个实施方式，所述导电材料包括铜或钨。
根据本公开的其中一个实施方式，所述硅穿孔的上端伸出于所述容纳槽的槽底且低于所述容纳槽的槽口。
根据本公开的其中一个实施方式，所述硅穿孔孔壁设有绝缘层，以将所述硅穿孔与所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层绝缘分隔。
根据本公开的其中一个实施方式，所述绝缘层的材质包括氧化硅或氮化硅。
根据本公开的其中一个实施方式，所述第一氧化物层的材质包括氧化硅。和/或，所述第二氧化物层的材质包括氧化硅。
根据本公开的其中一个实施方式，所述保护层的材质包括氮氧化硅、碳化硅或硅碳氮。
根据本公开的其中一个实施方式，所述保护层具有弯折部，所述弯折部环绕于所述硅穿孔的位于所述第二氧化物层中的部分的外壁，所述弯折部将所述硅穿孔的该部分与所述第二氧化物层分隔。
根据本公开的其中一个实施方式，所述电极的上表面较所述第二氧化物层的上表面靠近所述硅基层。
根据本公开的其中一个实施方式，所述电极的上表面与所述第二氧化物层的上表面之间的高差为1纳米至5纳米。
根据本公开的其中一个实施方式，所述电极的材质包括铜。
根据本公开的其中一个实施方式，所述半导体结构还包括阻挡层，所述阻挡层设于所述第二氧化物层的上表面，且所述阻挡层的材质硬度大于所述第二氧化物层的材质硬度。
根据本公开的其中一个实施方式，所述阻挡层的材质包括硅碳氮。
根据本公开的另一个方面，提供一种半导体器件。其中，所述半导体器件包括本公开提出的且在上述实施方式中所述的半导体结构。
根据本公开的又一个方面，提供一种半导体结构的制备工艺。其中，所述半导体结构的制备工艺包括以下步骤：
设置硅基层，在所述硅基层下表面开设硅穿孔并填充导电材料；
去除所述硅基层的上部，使所述硅穿孔的上端伸出于所述硅基层的上表面；
在所述硅基层的上表面设置第一氧化物层，所述硅穿孔的上端伸出于所述第一氧化物层的上表面；
在所述第一氧化物层的上表面设置保护层，所述保护层覆盖所述固持孔的上端；
在所述保护层的上表面设置第二氧化物层；
图案化所述第二氧化物层，使所述第二氧化物层的上表面形成容纳槽，且所述硅穿孔的上端显露于所述容纳槽的槽底；以及
在所述容纳槽内设置电极。
由上述技术方案可知，本公开提出的半导体结构及其制备工艺以及半导体器件的优点和积极效果在于：
本公开提出的半导体结构，包括第一氧化物层、第二氧化物层及保护层。第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层，硅穿孔一端显露于硅基层的下表面，另一端显露于容纳槽的槽底。通过上述设计，本公开能够利用保护层阻挡第二氧化物层上的电极产生的铜挤出进入硅基层，避免硅穿孔间短路。另外，由于保护层夹设在两层氧化物层之间，同时优化了保护层的应力状态。
附图说明
通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的层叠结构示意图；
图2是根据另一示例性实施方式示出的一种半导体结构的层叠结构示意图；
图3是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图5是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图6是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图7是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图8是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图9是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图10是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；
图11是根据又一示例性实施方式示出的一种半导体结构的层叠结构示意图。
附图标记说明如下：
100.硅基层；
200.硅穿孔；
210.绝缘层；
310.第一氧化物层；
320.第二氧化物层；
321.容纳槽；
400.保护层；
410.弯折部；
500.电极；
510.种子层；
600.阻挡层；
H.高差。
具体实施方式
体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
半导体结构实施方式一
参阅图1，其代表性地示出了本公开提出的半导体结构的层叠结构示意图。在该示例性实施方式中，本公开提出的半导体结构是以应用于半导体显示器的硅穿孔结构为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他类型的半导体器件或其他工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的原理的范围内。
如图1所示，在本实施方式中，本公开提出的半导体结构包括硅基层100、第一氧化物层310和第二氧化物层320、保护层400、硅穿孔200以及电极500。具体而言，第一氧化物层310和第二氧化物层320由下至上依序设置在硅基层100上。保护层400设置在第一氧化物层310与第二氧化物层320之间，以将第一氧化物层310与第二氧化物层320分隔，且保护层400的材质硬度大于第二氧化物层320的材质硬度。第二氧化物层320的上表面开设有容纳槽321。硅穿孔200开设在上述层叠结构中，并依序贯通硅基层100、第一氧化物层310、保护层400和部分第二氧化物层320，硅穿孔200内填充有导电材料。其中，硅穿孔200的一端显露于硅基层100的下表面，硅穿孔200的另一端显露于容纳槽321的槽底。电极500设置在第二氧化物层320的容纳槽321的槽底并填充该容纳槽321。通过上述设计，由于保护层400的材质硬度大于第二氧化物层320的材质硬度，本公开能够利用保护层400阻挡第二氧化物层320上的电极500产生的铜挤出进入硅基层100，避免硅穿孔200间短路。另外，由于保护层400夹设在两层氧化物层之间，同时优化了保护层400的应力状态。
进一步地，在本实施方式中，保护层的材质可以优选地包括氮氧化硅(SiON)、碳化硅(SiN)或硅碳氮(SiCN)。在其他实施方式中，保护层的材质亦可选择其他材质硬度大于第二氧化物层320的材质硬度的其他材质，并不以本实施方式为限。
进一步地，如图1所示，在本实施方式中，保护层400可以优选地具有弯折部410，该弯折部410环绕于硅穿孔200的位于第二氧化物层320中的部分的外壁，弯折部410将硅穿孔200的该部分与第二氧化物层320分隔。
进一步地，在本实施方式中，硅穿孔200内填充的导电材料可以优选地包括铜(Cu)或钨(W)。在其他实施方式中，硅穿孔200内还可以填充其他相关的集成电路导电材料，并不以本实施方式为限。
进一步地，如图1所示，在本实施方式中，硅穿孔200孔壁处可以优选地设置有绝缘层210，以将硅穿孔200与硅基层100、第一氧化物层310、保护层400和第二氧化物层320绝缘分隔。
更进一步地，基于硅穿孔200孔壁处设置有绝缘层210的设计，在本实施方式中，绝缘层210的材质可以优选为氧化硅(SiO2)或氮化硅(Si3N4)。在其他实施方式中，绝缘层210的材质还可以选择其他相关的集成电路绝缘材料，并不以本实施方式为限。
进一步地，在本实施方式中，第一氧化物层310的材质可以优选地包括氧化硅(SiO2)。在其他实施方式中，第一氧化物层310的材质还可以选择其他相关的集成电路的氧化物材料，并不以本实施方式为限。
进一步地，在本实施方式中，第二氧化物层320的材质可以优选地包括氧化硅(SiO2)。在其他实施方式中，第二氧化物层320的材质还可以选择其他相关的集成电路的氧化物材料，并不以本实施方式为限。
进一步地，如图1所示，在本实施方式中，电极500的上表面较第二氧化物层320的上表面可以优选地更加靠近硅基层100，即电极500的上表面相对于第二氧化物层320的上表面下沉，则电极500的上表面与第二氧化物层320的上表面之间存在高差H。。据此，在混合键合工艺中的对电极500进行高温键合的过程中，能够给电极500的金属导电材料受热膨胀预留空间，避免金属导电材料溢出。
更进一步地，基于电极500的上表面较第二氧化物层320的上表面更加靠近硅基层100的设计，在本实施方式中，电极500的上表面与第二氧化物层320的上表面之间的高差H可以进一步优选为1纳米至5纳米(即1nm，1nm＝1×10-9m)。在其他实施方式中，电极500的上表面与第二氧化物层320的上表面之间的高差H亦可选择其他尺寸，并不以本实施方式为限。
另外，如图1所示，基于电极500的上表面较第二氧化物层320的上表面更加靠近硅基层100的设计，在本实施方式中，电极500的上表面为一平面，因此电极500的上表面相对第二氧化物层320的上表面下沉后是形成一下沉平台结构。在其他实施方式中，本公开的关于“电极500的上表面较第二氧化物层320的上表面更加靠近硅基层100”的设计亦可采用其他方式具体实现。
例如，如图2所示，图2中代表性地示出了本公开提出的半导体结构的另一实施方式的层叠结构示意图。在该实施方式中，电极500的上表面与第二氧化物层320的上表面实际上共同组成了平滑下沉的曲面结构。进一步地，该曲面结构可以为下沉的圆弧曲面、下沉的椭圆弧曲面或任意整体呈下沉形式的不规则曲面，并不以本实施方式为限。
需说明的是，在本实施方式中，是以电极500的材质包括铜为例进行说明，因此本公开提出的半导体结构的功效是包括阻挡第二氧化物层320上的电极500产生的铜挤出进入硅基层100。在其他实施方式中，电极500的材质亦可选择其他相关的集成电路的形成电极所需的金属导电材料，则本公开提出的半导体结构的功效可以包括阻挡第二氧化物层320上的电极500产生的任意金属挤出进入硅基层100。
另需说明的是，在本实施方式的上述描述中，有关各层叠结构的“上”、“下”仅是针对附图中示出的方向而言。并不限制本公开提出的半导体结构在多种具体应用场景中的空间位置。例如，在将两个半导体结构进行混合键合的工艺中，是将两个半导体结构的第二氧化物层320的所谓“上表面”相对设置。
半导体结构实施方式二
参阅图11，其代表性地示出了本公开提出的半导体结构的另一实施方式的层叠结构示意图。在该示例性实施方式中，本公开提出的半导体结构与第一实施方式中的设计基本相同，以下将对两者的主要区别进行说明。
如图11所示，在本实施方式中，本公开提出的半导体结构还包括设置在第二氧化物层320的上表面的阻挡层600。其中，阻挡层的材质硬度大于第二氧化物层的材质硬度。通过上述设计，本公开能够利用阻挡层600，在对形成电极500的金属导电材料进行抛光的过程中避免产生控制稳定性问题。另外，阻挡层600的设置还能够优化半导体结构在混合键合工艺中的键合能力。
举例而言，基于第二氧化物层320的材质包括氧化硅的设计，在本实施方式中，阻挡层600的材质可以优选地包括硅碳氮(SiCN)。其中，硅碳氮的硬度大于氧化硅，因此能够在对形成电极500的金属导电材料进行抛光的过程中避免产生控制稳定性问题。另外，在两个半导体结构的混合键合过程中，是以各自的硅碳氮材质的阻挡层600相对键合，硅碳氮的密度大于氧化硅，因此能够优化半导体结构在混合键合工艺中的键合能力。
进一步地，如图11所示，在本实施方式中，硅穿孔200的上端可以优选地伸出于容纳槽321的槽底且低于容纳槽321的槽口。据此，硅穿孔200的导电材料能够与形成电极500的金属导电材料具有更大的接触面积，进一步降低阻值。在其他实施方式中，硅穿孔200的上端亦可与容纳槽321的到底平齐(如图1所示)，并不以本实施方式为限。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本公开原理的许多种半导体结构中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或半导体结构的任何部件。
半导体器件实施方式
基于上述对本公开提出的半导体结构的示例性说明，以下将对本公开提出的半导体器件的示例性实施方式进行说明。在本实施方式中，本公开提出的半导体器件是以具有硅穿孔结构的半导体器件为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他类型的电子器件或其他工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体器件的原理的范围内。
在本实施方式中，本公开提出的半导体器件包括本公开提出的且在上述实施方式中详细说明的半导体结构。
在此应注意，附图中示出而且在本说明书中描述的半导体器件仅仅是能够采用本公开原理的许多种半导体器件中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体器件的任何细节或半导体器件的任何部件。
半导体结构的制备工艺实施方式
参阅图3至图10，各附图分别代表性地示出了本公开提出的半导体结构的制备工艺的几个主要工艺中的层叠结构示意图。在该示例性实施方式中，本公开提出的半导体结构的制备工艺是以应用于半导体器件的硅穿孔结构为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他类型的半导体器件或其他工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的制备工艺的原理的范围内。
如图3至图10所示，在本实施方式中，本公开提出的半导体结构的制备工艺主要包括以下步骤：
设置硅基层100，在硅基层100的下表面开设硅穿孔200，在硅穿孔200中填充导电材料。硅穿孔200的下端显露于硅基层100的下表面，上端包覆于硅基层100之中。
去除硅基层100的上部，使硅穿孔200的上端伸出于硅基层100的上表面；
在硅基层100的上表面设置第一氧化物层310，硅穿孔200的上端包覆于第一氧化物层310之中，再研磨第一氧化物层310的上表面，使硅穿孔200的上端伸出于第一氧化物层310的上表面；
利用材质硬度大于第二氧化物层320的材质硬度的材料，在第一氧化物层310的上表面设置保护层400，硅穿孔200的上端被保护层400覆盖；
在保护层400的上表面设置第二氧化物层320；
图案化第二氧化物层320，使第二氧化物层320的上表面形成容纳槽321，且硅穿孔200的上端显露于容纳槽321的槽底；以及
在第二氧化物层320的上表面设置金属导电材料，容纳槽321亦由金属导电材料，然后研磨金属导电材料，去除设于第二氧化物层320的上表面的金属导电材料，并保留填充于容纳槽321内的金属导电材料没从而形成电极500。
结合图3至图10，以下将对本公开提出的半导体结构的制备工艺的上述各主要步骤进行具体说明。
优选地，如图3所示，在本实施方式中，对于设置硅穿孔200和硅基层100的步骤而言，是在硅基层100一表面开设硅穿孔200，并将硅穿孔200的一端显露于硅基层100的一表面，其中，硅穿孔200的该端即为下端，硅基层100的该表面即为下表面。另外，硅穿孔200的设置还包括填充导电材料和设置绝缘层210，在此不予赘述。然后，如图4所示，再将硅基层100的上部去除，使得硅穿孔200的另一端伸出于硅基层100的另一表面，其中，硅穿孔200的该另一端即为上端，硅基层100的该另一表面即为上表面。
进一步地，在本实施方式中，硅穿孔200内填充的导电材料可以优选地包括铜(Cu)或钨(W)。在其他实施方式中，硅穿孔200内还可以填充其他相关的集成电路导电材料，并不以本实施方式为限。
进一步地，在本实施方式中，绝缘层210的材质可以优选为氧化硅(SiO2)或氮化硅(Si3N4)。在其他实施方式中，绝缘层210的材质还可以选择其他相关的集成电路绝缘材料，并不以本实施方式为限。
进一步地，在本实施方式中，硅基层100的部分去除的工艺可以优选地采用磨除(grinding)的工艺。
优选地，如图5所示，在本实施方式中，对于设置第一氧化物层310的步骤而言，首先是在硅基层100的上表面设置第一氧化物层310，此时硅穿孔200的上端包覆在第一氧化物层310之中。然后，如图6所示，再将第一氧化物层310的上部去除，使硅穿孔200的上端伸出于第一氧化物层310的上表面。
进一步地，在本实施方式中，第一氧化物层310的材质可以优选地包括氧化硅(SiO2)。在其他实施方式中，第一氧化物层310的材质还可以选择其他相关的集成电路的氧化物材料，并不以本实施方式为限。
进一步地，在本实施方式中，第一氧化物层310在硅基层100的上表面的设置工艺可以优选地采用沉积(deposit)的工艺。
进一步地，在本实施方式中，第一氧化物层310的部分去除的工艺可以优选地采用化学机械抛光(Chemical Mechanical Polishing，CMP)的工艺。
优选地，如图7所示，在本实施方式中，对于设置保护层400的步骤而言，是将保护层400设置在第一氧化物层310的上表面，使得硅穿孔200的上端和第一氧化物层310的上表面完全被保护层400覆盖。并且，保护层400的材质硬度大于第二氧化物层320的材质硬度。
进一步地，在本实施方式中，保护层400的材质可以优选地包括氮氧化硅(SiON)、碳化硅(SiN)或硅碳氮(SiCN)。在其他实施方式中，保护层的材质亦可选择其他材质硬度大于第二氧化物层320的材质硬度的其他材质，并不以本实施方式为限。
进一步地，在本实施方式中，保护层400在第一氧化物层310的上表面上的设置工艺可以优选地采用沉积的工艺。
优选地，如图8所示，在本实施方式中，对于设置第二氧化物层320的步骤而言，首先是在保护层400的上表面设置第二氧化物层320。然后，如图9所示，再在第二氧化物层320的上表面开设容纳槽321，使硅穿孔200的上端显露于容纳槽321的槽底。
进一步地，在本实施方式中，第二氧化物层320的材质可以优选地包括氧化硅(SiO2)。在其他实施方式中，第二氧化物层320的材质还可以选择其他相关的集成电路的氧化物材料，并不以本实施方式为限。
进一步地，在本实施方式中，第二氧化物层320在保护层400的上表面的设置工艺可以优选地采用沉积的工艺。
进一步地，在本实施方式中，第二氧化物层320在其上表面开设容纳槽321的工艺可以优选地采用光刻(lithography)或蚀刻(etch)的工艺。
进一步地，如图1和图9所示，在本实施方式中，由于保护层400是完全覆盖在硅穿孔200的伸出于第一氧化物层310的上端，因此在容纳槽321开设后，环绕在硅穿孔200的位于第二氧化物层320中的部分的外壁上的保护层400形成弯折部410，该弯折部410将硅穿孔200的该部分与第二氧化物层320分隔。
另外，在其他实施方式中，容纳槽321可以开设为使硅穿孔200的上端伸出于容纳槽321的槽底并低于容纳槽321的槽口的结构。
优选地，如图10所示，在本实施方式中，对于设置电极500的步骤而言，首先是将金属导电材料(例如铜)设置在第二氧化物层320的上表面，同时利用金属导电材料将容纳槽321填充。然后，如图1所示，在将未填充于容纳槽321中金属导电材料，即位于第二氧化物层320的上表面的部分金属导电材料去除，从而形成填充于容纳槽321的电极500。
进一步地，在本实施方式中，将金属导电材料设置在的第二氧化物层320的上表面并填充容纳槽321的工艺，可以优选地采用电镀的工艺。
进一步地，在本实施方式中，金属导电材料的部分去除的工艺可以优选地采用化学机械抛光的工艺。
进一步地，如图10所示，在本实施方式中，在设置电极500的步骤中，可以优选地在第二氧化物层320的上表面(包括容纳槽321的槽底和各槽壁)设置种子层510，然后再在种子层510上设置上述金属导电材料而形成电极500。其中，种子层510的设置工艺可以优选地采用溅射的工艺。
进一步地，如图1所示，在本实施方式中，在形成电极500后，还可以优选地部分去除电极500的上部(或同时去除第二氧化物层320邻设于电极500的上部，参考图2)，使得电极500的上表面较第二氧化物层320的上表面更加靠近硅基层100。
如图11所示，在另一实施方式中，本公开提出的半导体结构的制备工艺还可以包括在第二氧化物层320的上表面设置阻挡层600的步骤。具体而言，对于设置阻挡层的步骤而言，是在设置第二氧化物层320之后，且在图案化第二氧化物层320之前，在第二氧化物层320的上表面设置阻挡层600，且阻挡层600的材质硬度大于第二氧化物层320的材质硬度。
进一步地，在该另一实施方式中，基于第二氧化物层320的材质包括氧化硅的设计，阻挡层600的材质可以优选地包括硅碳氮(SiCN)。
进一步地，在该另一实施方式中，阻挡层600的设置工艺可以优选地采用沉积的工艺。
进一步地，在该另一实施方式中，在设置阻挡层600之后，是对阻挡层600和第二氧化物层320进行图案化处理，使阻挡层600和第二氧化物层320共同形成容纳槽321。然后，对于设置电极500的步骤而言，首先是将金属导电材料(例如铜)设置在阻挡层600的上表面，同时利用金属导电材料将容纳槽321填充。然后，再将未填充于容纳槽321中的金属导电材料，即位于阻挡层600的上表面的部分金属导电材料去除，从而形成填充于容纳槽321的电极500。
在此应注意，附图中示出而且在本说明书中描述的半导体结构的制备工艺仅仅是能够采用本公开原理的许多种半导体结构的制备工艺中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的制备工艺的任何细节或任何步骤。
综上所述，本公开提出的半导体结构，包括第一氧化物层、第二氧化物层及保护层。第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层，硅穿孔一端显露于硅基层的下表面，另一端显露于容纳槽的槽底。通过上述设计，本公开能够利用保护层阻挡第二氧化物层上的电极产生的铜挤出进入硅基层，避免硅穿孔间短路。另外，由于保护层夹设在两层氧化物层之间，同时优化了保护层的应力状态。
以上详细地描述和/或图示了本公开提出的一种半导体结构及其制备工艺以及半导体器件的示例性实施方式。但本公开的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本公开提出的一种半导体结构及其制备工艺以及半导体器件进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本公开的实施进行改动。

Claims (15)

1.一种半导体结构，其特征在于，所述半导体结构包括：
硅基层；
第一氧化物层和第二氧化物层，由下至上依序设于所述硅基层上，所述第二氧化物层的上表面开设有容纳槽；
保护层，设于所述第一氧化物层与所述第二氧化物层之间，所述保护层的材质硬度大于所述第二氧化物层的材质硬度；
硅穿孔，开设于所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层并填充有导电材料，所述硅穿孔的上端显露于所述容纳槽的槽底；以及
电极，设于所述容纳槽内。
2.根据权利要求1所述的半导体结构，其特征在于，所述导电材料包括铜或钨。
3.根据权利要求1所述的半导体结构，其特征在于，所述硅穿孔的上端伸出于所述容纳槽的槽底且低于所述容纳槽的槽口。
4.根据权利要求1所述的半导体结构，其特征在于，所述硅穿孔孔壁设有绝缘层，以将所述硅穿孔与所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层绝缘分隔。
5.根据权利要求4所述的半导体结构，其特征在于，所述绝缘层的材质包括氧化硅或氮化硅。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一氧化物层的材质包括氧化硅；和/或，所述第二氧化物层的材质包括氧化硅。
7.根据权利要求1所述的半导体结构，其特征在于，所述保护层的材质包括氮氧化硅、碳化硅或硅碳氮。
8.根据权利要求1所述的半导体结构，其特征在于，所述保护层具有弯折部，所述弯折部环绕于所述硅穿孔的位于所述第二氧化物层中的部分的外壁，所述弯折部将所述硅穿孔的该部分与所述第二氧化物层分隔。
9.根据权利要求1所述的半导体结构，其特征在于，所述电极的上表面较所述第二氧化物层的上表面靠近所述硅基层。
10.根据权利要求9所述的半导体结构，其特征在于，所述电极的上表面与所述第二氧化物层的上表面之间的高差为1纳米至5纳米。
11.根据权利要求1所述的半导体结构，其特征在于，所述电极的材质包括铜。
12.根据权利要求1～11任一项所述的半导体结构，其特征在于，所述半导体结构还包括：
阻挡层，设于所述第二氧化物层的上表面，且所述阻挡层的材质硬度大于所述第二氧化物层的材质硬度。
13.根据权利要求12所述的半导体结构，其特征在于，所述阻挡层的材质包括硅碳氮。
14.一种半导体器件，其特征在于，所述半导体器件包括权利要求1～13任一项所述的半导体结构。
15.一种半导体结构的制备工艺，其特征在于，包括以下步骤：
设置硅基层，在所述硅基层下表面开设硅穿孔并填充导电材料；
去除所述硅基层的上部，使所述硅穿孔的上端伸出于所述硅基层的上表面；
在所述硅基层的上表面设置第一氧化物层，所述硅穿孔的上端伸出于所述第一氧化物层的上表面；
在所述第一氧化物层的上表面设置保护层，所述保护层覆盖所述固持孔的上端；
在所述保护层的上表面设置第二氧化物层；
图案化所述第二氧化物层，使所述第二氧化物层的上表面形成容纳槽，且所述硅穿孔的上端显露于所述容纳槽的槽底；以及
在所述容纳槽内设置电极。
CN201811345484.8A 2018-11-13 2018-11-13 半导体结构及其制备工艺以及半导体器件 Pending CN111180416A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811345484.8A CN111180416A (zh) 2018-11-13 2018-11-13 半导体结构及其制备工艺以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811345484.8A CN111180416A (zh) 2018-11-13 2018-11-13 半导体结构及其制备工艺以及半导体器件

Publications (1)

Publication Number Publication Date
CN111180416A true CN111180416A (zh) 2020-05-19

Family

ID=70622269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811345484.8A Pending CN111180416A (zh) 2018-11-13 2018-11-13 半导体结构及其制备工艺以及半导体器件

Country Status (1)

Country Link
CN (1) CN111180416A (zh)

Similar Documents

Publication Publication Date Title
US10483125B2 (en) Semiconductor device and method for manufacturing same
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
US7994048B2 (en) Method of manufacturing a through electrode
US10361234B2 (en) 3DIC interconnect apparatus and method
KR100755365B1 (ko) 엠. 아이. 엠 커패시터들 및 그 형성방법들
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US6268283B1 (en) Method for forming dual damascene structure
US20060003577A1 (en) Method of manufacturing a semiconductor device
US10636698B2 (en) Skip via structures
US20120193797A1 (en) 3d integrated circuit structure and method for manufacturing the same
US20100207237A1 (en) Crack stop structure enhancement of the integrated circuit seal ring
US20060180930A1 (en) Reliability and functionality improvements on copper interconnects with wide metal line below the via
US20020153554A1 (en) Semiconductor device having a capacitor and manufacturing method thereof
US9059166B2 (en) Interconnect with hybrid metallization
US7932187B2 (en) Method for fabricating a semiconductor device
US6380003B1 (en) Damascene anti-fuse with slot via
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20090302477A1 (en) Integrated circuit with embedded contacts
KR101782199B1 (ko) 집적 회로 구조 형성 방법 및 반도체 디바이스
CN111180416A (zh) 半导体结构及其制备工艺以及半导体器件
KR100295054B1 (ko) 다층금속배선을갖는반도체소자및그제조방법
CN111180417A (zh) 半导体结构及其制备工艺以及半导体器件
KR20040090482A (ko) 반도체장치 및 그 제조방법
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination