CN111176919A - 一种fpga的测试方法、设备以及存储介质 - Google Patents
一种fpga的测试方法、设备以及存储介质 Download PDFInfo
- Publication number
- CN111176919A CN111176919A CN201911385661.XA CN201911385661A CN111176919A CN 111176919 A CN111176919 A CN 111176919A CN 201911385661 A CN201911385661 A CN 201911385661A CN 111176919 A CN111176919 A CN 111176919A
- Authority
- CN
- China
- Prior art keywords
- fpga
- functional units
- power consumption
- instruction
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 54
- 238000010998 test method Methods 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 5
- 238000001994 activation Methods 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 238000011161 development Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2247—Verification or detection of system hardware configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种FPGA的测试方法，包括以下步骤：向FPGA发送启动若干个功能单元的指令；获取所述FPGA的功耗和温度；根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求；响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，并返回获取所述FPGA的功耗和温度的步骤，直到所述功能单元的数量满足测试要求。本发明还公开了一种计算机设备以及可读存储介质。本发明提出的方案能够动态调节功能单元的启动数量，进而动态调节FPGA加速卡的压力，以适应FPGA加速卡不同，散热环境不同、要求标准不同的多种压力测试环境。
Description
技术领域
本发明涉及FPGA领域，具体涉及一种FPGA的测试方法、设备以及存储介质。
背景技术
在现有技术中对FPGA进行压力测试和散热测试时，均需要对其进行加压，但是FPGA芯片在不同环境温度或不同服务器下需要不同的加压方案，以同一环境温度下不同散热能力的服务器为例，同一块FPGA加速卡采用设定的压力工程在散热环境良好的服务器时能够达到FPGA芯片手册规格和要求，但是在散热较差的服务器采用该压力工程会超过FPGA芯片的规格和要求，从而导致FPGA芯片超温，压力过高，不能满足压力测试要求。而目前开发FPGA加压工程时采用RTL语言为底层语言，但是利用RTL语言开发加压工程时开发难度大，开发周期慢，在不同芯片不同产品之间兼容性差，并且基于RTL开发的FPGA加压工程只能堆叠资源无法进行动态调节。因此基于RTL开发的FPGA加压工程存在开发耗费周期长，调试不灵活，接口不统一等问题。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例的提出一种FPGA的测试方法，包括以下步骤：
向FPGA发送启动若干个功能单元的指令；
获取所述FPGA的功耗和温度；
根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求；
响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，并返回获取所述FPGA的功耗和温度的步骤，直到所述功能单元的数量满足测试要求。
在一些实施例中，根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求，进一步包括：
根据所述FPGA的规格确定所述FPGA的功耗和温度分别对应的第一阈值和第二阈值；
利用所述第一阈值和所述第二阈值确定所述测试要求。
在一些实施例中，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗大于所述第一阈值且所述温度大于所述第二阈值，向所述FPGA发送增加所述功能单元的启动数量的指令。
在一些实施例中，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗小于所述第一阈值且所述温度小于所述第二阈值，向所述FPGA发送减少所述功能单元的启动数量的指令。
在一些实施例中，还包括：
向所述FPGA烧录程序文件，以使所述FPGA具有预设数量的功能单元。
在一些实施例中，所述功能单元包括不同类型的功能单元，所述不同类型的功能单元启动后占用的所述FPGA的资源大小不同。
在一些实施例中，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
向所述FPGA发送调整不同类型的所述功能单元各自的启动数量的指令。
在一些实施例中，还包括：
响应于所述功能单元的数量满足测试要求，在预设时间段内不断获取所述FPGA的功耗和温度。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如上所述的任一种FPGA的测试方法的步骤。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的任一种FPGA的测试方法的步骤。
本发明具有以下有益技术效果之一：本发明提出的方案能够动态调节功能单元的启动数量，进而动态调节FPGA加速卡的压力，以适应FPGA加速卡不同，散热环境不同、要求标准不同的多种压力测试环境。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的基于FPGA的测试方法的流程示意图；
图2为FPGA的逻辑资源分配示意图；
图3为本发明的实施例提供的FPGA与服务器的连接框图；
图4为本发明的实施例提供的计算机设备的结构示意图；
图5为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
需要说明的是，在本发明的实施例中，OpenCL(Open Computing Language)指开放运算语言。RTL(Register Transfer Level)指寄存器转换级电路。Kernel是OpenCL程序在设备上实际运行的代码，即相当于用户在FPGA的静态逻辑区通过运算语言OpenCL生成的功能单元。
根据本发明的一个方面，本发明的实施例提出一种FPGA的测试方法，如图1所示，其可以包括步骤：S1，向FPGA发送启动若干个功能单元的指令；S2，获取所述FPGA的功耗和温度；S3，根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求；S4，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，并返回获取所述FPGA的功耗和温度的步骤，直到所述功能单元的数量满足测试要求。
本发明提出的方案基于OpenCL异构编程语言开发，OpenCL开发需要FPGA加速卡厂商提供的SDK，SDK包括板卡端FPGA的静态接口逻辑和板卡的主机端驱动，基于SDK按照本发明方案在主机端和板卡端分别进行代码开发，主机端完成上位机软件开发，该软件负责接收用户的压力调节指令并将该指令通过驱动发送到FPGA板卡端并接收FPGA的反馈；板卡端完成FPGA工程代码开发，该工程为占用相同或不同逻辑资源的kernel进行重复迭代与SDK静态接口逻辑组成将FPGA逻辑资源尽可能全部使用，接口逻辑接收主机端指令并依据指令动态的启动相应数量的kernel，通过这种方式实现对FPGA芯片加压并动态调节压力。服务器主机端软件由用户启动，FPGA端上电自启动，静态逻辑区域启动工作，kernel部分处于待机状态，接收到上位机指令后进入工作状态并持续反馈工作状态确保FPGA正常工作运行。
这样针对以FPGA芯片为唯一主处理芯片的FPGA加速卡产品提出了基于OpenCL异构开发语言的加压方案。对FPGA加压从资源的角度就是将FPGA所提供的可用逻辑资源使用，从而推动FPGA承载更大功耗。在本发明提出的加压方案中利用OpenCL开发中多kernel(功能单元)动态加载的特性，在FPGA端编写OpenCL工程代码，采取固定kernel多次重复迭代，每个kernel占用相同或不同的FPGA芯片固定资源，在已知FPGA芯片总资源大小的情况下尽可能将FPGA资源占满。然后在服务器主机端编写上位机程序，通过FPGA加速卡驱动接口，对FPGA加速卡中运行的压力工程进行调度，启动和暂停指定数量的kernel(功能单元)以实现对FPGA加速卡的压力调控。
如图2所示，除去板卡基本的对外接口逻辑所需要的资源外，使用相同或不同类型的kernel的重读迭代将FPGA逻辑资源尽可能全部适用，同时在FPGA板卡工作时动态的启动设定数量的kernerl达到压力调节的目的。
如图3所示，本发明中FPGA加速平台上FPGA芯片作为主芯片，通过PCIe接口连接到服务器，通过驱动(driver)与服务器端上位机软件通信，当FPGA通过PCIE接口连接到服务器后，FPGA加速卡上电自启动，接口逻辑上电自动工作，kernel处于待机状态，通过上位机软件的指令动态的启动kernel，对FPGA压力进行调控。数据通路为host-PCIe-FPGA，该通路为FPGA加速卡通用链路，适合于不同厂商不同类型的FPGA加速卡，实现对FPGA加速卡的加压。
需要说明的是，需要预先向所述FPGA烧录程序文件，以使所述FPGA具有预设数量的功能单元，所述功能单元包括不同类型的功能单元，所述不同类型的功能单元启动后占用的所述FPGA的资源大小不同。
具体的，可以向FPGA的Flash芯片中烧录程序文件，在FPGA连接到服务器自启动后，将Flash芯片中的烧录程序文件加载到FPGA的静态逻辑区，生成多个Kernel。并且不同类型的Kernel所需的FPGA的资源不同。
在一些实施例中，在步骤S3中，根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求，进一步包括：
根据所述FPGA的规格确定所述FPGA的功耗和温度分别对应的第一阈值和第二阈值；
利用所述第一阈值和所述第二阈值确定所述测试要求。
具体的，FPGA加速卡的压力测试受限于FPGA芯片的高功耗和服务器的散热环境，对FPGA进行加压的标准不像传统网卡和RAID卡一样固定方案和标准，参考为准的主要是FPGA芯片的spec中的功耗和温度，而温度又受功耗的影响，因此在进行压力测试时要求让FPGA保持在能够处于正常工作状态下的最大功耗和最大温度，也即让FPGA加速卡的功耗峰值达到或超过服务器部件散热的标准
在一些实施例中，步骤S4中，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗大于所述第一阈值且所述温度大于所述第二阈值，向所述FPGA发送增加所述功能单元的启动数量的指令。
具体的，用户通过上位机软件下发指令启动指定数量的kernel，通过服务器端监控管理软件持续读取FPGA加速卡的温度和功耗，判断板卡工作状态，待板卡端功耗和温度达到稳定状态后确认该压力是否满足板卡测试要求，即功耗和温度是否均达到最大且处于正常工作状态。如果不满足测试要求，则继续通过上位机软甲增加启动kernel数量，重复以上步骤直至满足要求。
在一些实施例中，在步骤S4中，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗小于所述第一阈值且所述温度小于所述第二阈值，向所述FPGA发送减少所述功能单元的启动数量的指令。
具体的，如果当前kernel(功能单元)的数量不满足测试要求，在增加功能单元的启动数量后，功耗和温度已经超出板卡的规格则需要降低功能单元的启动数量，这时则通过上位机软件工具下发指令减少启动kernel数量并重复以上步骤直至满足要求。
在一些实施例中，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
向所述FPGA发送调整不同类型的所述功能单元各自的启动数量的指令。
具体的，由于不同类型的kernel(功能单元)所占的资源不同，导致其功耗也不同，因此可以通过启动多种不同类型的kernel(功能单元)以达到快速调节的目的。
在一些实施例中，方法还可以包括：
响应于所述功能单元的数量满足测试要求，在预设时间段内不断获取所述FPGA的功耗和温度。
具体的，在完成指令下发后通过服务器端监控管理软件持续监测FPGA加速卡的功耗和温度，待FPGA加速卡的温度和功耗达到稳定状态后，温度和功耗均已达到阈值，也即当前的功能单元的数量满足测试要求，则持续监测并记录FPGA加速卡的温度和功耗，接收FPGA端反馈的工作状态保证FPGA在压力测试中正常工作，记录测试log，直至满足测试要求指定时间。
本发明提出了一种基于OpenCL的FPGA加速卡多kernel加压方案。通过本发明可以在FPGA加速卡压力测试时提供整套解决方案，并且适用不同FPGA加速卡和不同测试环境。本发明可以允许用户通过上位机端软件动态调节FPGA加速卡的压力，以适应散热环境不同、要求标准不同的多种压力测试环境。同时OpenCL语言为高级开发语言上手容易，开发周期短，可移植性强，适合不同厂商、不同规格的FPGA加速卡。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行如上的任一种FPGA的测试方法的步骤。
基于同一发明构思，根据本发明的另一个方面，如图5所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行时执行如上的任一种FPGA的测试方法的步骤。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，典型地，本发明实施例公开的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种FPGA的测试方法，其特征在于，包括以下步骤：
向FPGA发送启动若干个功能单元的指令；
获取所述FPGA的功耗和温度；
根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求；
响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，并返回获取所述FPGA的功耗和温度的步骤，直到所述功能单元的数量满足所述测试要求。
2.如权利要求1所述的测试方法，其特征在于，根据所述功耗的大小和所述温度的高低判断所述功能单元的数量是否满足测试要求，进一步包括：
根据所述FPGA的规格确定所述FPGA的功耗和温度分别对应的第一阈值和第二阈值；
利用所述第一阈值和所述第二阈值确定所述测试要求。
3.如权利要求2所述的测试方法，其特征在于，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗大于所述第一阈值且所述温度大于所述第二阈值，向所述FPGA发送增加所述功能单元的启动数量的指令。
4.如权利要求2所述的测试方法，其特征在于，响应于所述功能单元的数量不满足测试要求，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
响应于所述功耗小于所述第一阈值且所述温度小于所述第二阈值，向所述FPGA发送减少所述功能单元的启动数量的指令。
5.如权利要求1所述的测试方法，其特征在于，还包括：
向所述FPGA烧录程序文件，以使所述FPGA具有预设数量的功能单元。
6.如权利要求6所述的测试方法，其特征在于，所述功能单元包括不同类型的功能单元，所述不同类型的功能单元启动后占用的所述FPGA的资源大小不同。
7.如权利要求6所述的测试方法，其特征在于，向所述FPGA发送调整所述功能单元的启动数量的指令，进一步包括：
向所述FPGA发送调整不同类型的所述功能单元各自的启动数量的指令。
8.如权利要求1所述的测试方法，其特征在于，还包括：
响应于所述功能单元的数量满足测试要求，在预设时间段内不断获取所述FPGA的功耗和温度。
9.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-8任意一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-8任意一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911385661.XA CN111176919B (zh) | 2019-12-29 | 2019-12-29 | 一种fpga的测试方法、设备以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911385661.XA CN111176919B (zh) | 2019-12-29 | 2019-12-29 | 一种fpga的测试方法、设备以及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111176919A true CN111176919A (zh) | 2020-05-19 |
| CN111176919B CN111176919B (zh) | 2022-08-12 |
Family
ID=70654167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911385661.XA Active CN111176919B (zh) | 2019-12-29 | 2019-12-29 | 一种fpga的测试方法、设备以及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111176919B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111858241A (zh) * | 2020-07-10 | 2020-10-30 | 浪潮电子信息产业股份有限公司 | 一种fpga云平台的监控方法、装置、设备及存储介质 |
| CN111984480A (zh) * | 2020-08-07 | 2020-11-24 | 苏州浪潮智能科技有限公司 | Fpga加速卡的功耗加压测试方法、装置及存储介质 |
| CN112199257A (zh) * | 2020-10-26 | 2021-01-08 | 英业达科技有限公司 | 温度管理系统 |
| CN113157515A (zh) * | 2021-05-25 | 2021-07-23 | 西安超越申泰信息科技有限公司 | 飞腾平台fpga加速卡引入测试方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102890234A (zh) * | 2012-09-21 | 2013-01-23 | 中国空间技术研究院 | 一种sram型fpga应用验证系统及应用验证方法 |
| US20140013163A1 (en) * | 2012-07-08 | 2014-01-09 | S2C Inc. | Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA |
| CN110413475A (zh) * | 2019-06-19 | 2019-11-05 | 苏州浪潮智能科技有限公司 | 一种校正服务器功耗测量值的方法和装置 |
-
2019
- 2019-12-29 CN CN201911385661.XA patent/CN111176919B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140013163A1 (en) * | 2012-07-08 | 2014-01-09 | S2C Inc. | Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA |
| CN102890234A (zh) * | 2012-09-21 | 2013-01-23 | 中国空间技术研究院 | 一种sram型fpga应用验证系统及应用验证方法 |
| CN110413475A (zh) * | 2019-06-19 | 2019-11-05 | 苏州浪潮智能科技有限公司 | 一种校正服务器功耗测量值的方法和装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111858241A (zh) * | 2020-07-10 | 2020-10-30 | 浪潮电子信息产业股份有限公司 | 一种fpga云平台的监控方法、装置、设备及存储介质 |
| CN111984480A (zh) * | 2020-08-07 | 2020-11-24 | 苏州浪潮智能科技有限公司 | Fpga加速卡的功耗加压测试方法、装置及存储介质 |
| WO2022028053A1 (zh) * | 2020-08-07 | 2022-02-10 | 苏州浪潮智能科技有限公司 | Fpga加速卡的功耗加压测试方法、装置及存储介质 |
| US11860747B2 (en) | 2020-08-07 | 2024-01-02 | Inspur Suzhou Intelligent Technology Co., Ltd. | Method and apparatus for performing power stress test on FPGA acceleration card, and storage medium |
| CN112199257A (zh) * | 2020-10-26 | 2021-01-08 | 英业达科技有限公司 | 温度管理系统 |
| CN112199257B (zh) * | 2020-10-26 | 2022-07-05 | 英业达科技有限公司 | 温度管理系统 |
| CN113157515A (zh) * | 2021-05-25 | 2021-07-23 | 西安超越申泰信息科技有限公司 | 飞腾平台fpga加速卡引入测试方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111176919B (zh) | 2022-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111176919B (zh) | 一种fpga的测试方法、设备以及存储介质 | |
| CN111105840B (zh) | 一种固态硬盘异常掉电的测试方法、装置和系统 | |
| JP2007287121A (ja) | 揮発性記憶デバイス及び揮発性記憶デバイスを有するシリアルミックス記憶システム | |
| CN106970810A (zh) | 固件烧录方法和系统 | |
| US9823846B2 (en) | Systems and methods for expanding memory for a system on chip | |
| CN112506427A (zh) | 一种降低固态硬盘功耗的方法、系统、设备及介质 | |
| CN110569158A (zh) | 测试ssd随机场景下异常掉电的方法、装置及计算机设备 | |
| CN111580639A (zh) | Ssd自适应负载时钟的调节方法、装置和计算机设备 | |
| CN107992183B (zh) | 一种cpu功耗限值的优化方法及电子设备 | |
| US8855799B2 (en) | Automated mass production method and system thereof | |
| CN107807870B (zh) | 一种存储服务器主板掉电保护功能的测试方法和系统 | |
| CN111475432B (zh) | 一种从机启动控制装置、单总线系统及其控制方法 | |
| US20200242067A1 (en) | System and Method for I/O Aware Processor Configuration | |
| CN103890713A (zh) | 用于管理处理系统内的寄存器信息的装置及方法 | |
| CN110532032B (zh) | 一种开机文件系统检测方法以及相关设备 | |
| CN112912743B (zh) | 算力的控制方法、装置、设备及存储介质 | |
| CN110659183A (zh) | 一种系统功耗测试方法与装置 | |
| CN116107855A (zh) | 测试方法、系统、芯片、电子设备及存储介质 | |
| CN113470731B (zh) | Apst功能的测试方法、装置、可读存储介质及电子设备 | |
| CN105159714A (zh) | 一种pmic初始化方法和电子设备 | |
| US11385906B2 (en) | Computer program product and method and apparatus for controlling access to flash storage | |
| US11846672B2 (en) | Method and device for testing system-on-chip, electronic device using method, and computer readable storage medium | |
| CN105808556A (zh) | 一种数据库的操作方法及数据库引擎 | |
| US9021193B2 (en) | Utilization of stored timing data to configure a memory controller | |
| CN115034164A (zh) | 验证方法、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |