CN111147774A - 用于电压稳定的系统和方法 - Google Patents

用于电压稳定的系统和方法 Download PDF

Info

Publication number
CN111147774A
CN111147774A CN201911014400.7A CN201911014400A CN111147774A CN 111147774 A CN111147774 A CN 111147774A CN 201911014400 A CN201911014400 A CN 201911014400A CN 111147774 A CN111147774 A CN 111147774A
Authority
CN
China
Prior art keywords
voltage
transistor
circuit
current
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911014400.7A
Other languages
English (en)
Other versions
CN111147774B (zh
Inventor
I·C·穆德古达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111147774A publication Critical patent/CN111147774A/zh
Application granted granted Critical
Publication of CN111147774B publication Critical patent/CN111147774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明题为“用于电压稳定的系统和方法”。提供了一种图像传感器像素，该图像传感器像素可以包括光电二极管、浮动扩散部和转移门。列读出电路经由列线耦接到该图像传感器像素。电压稳定电路可以耦接到该列线。电压稳定电路可以包括预充电电路、复位电压转换升压电路和图像信号电压转换升压电路。该预充电电路可以将列线电压下拉到接地电压。该复位电压转换升压电路可以将列线电压上拉到接近复位电平电压的参考电压。该图像信号电压转换升压电路可以将列线电压下拉到接近图像信号电压的附加参考电压。通过使用该电压稳定电路，可以实现列线的更快预充电和钳位。

Description

用于电压稳定的系统和方法
技术领域
本发明整体涉及成像设备，并且更具体地讲，涉及成像设备中的信号线电压稳定。
背景技术
图像传感器常常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型的布置中，电子设备设置有布置成像素行和像素列的图像像素阵列。图像像素包含用于响应于光(例如，通过光电转换)生成电荷的光电二极管。常常将电路耦接到每个像素列以使用对应列线来读出来自图像像素的图像信号。
一般来讲，在发生列线的采样之前，列线电压需要稳定到信号电压或复位电压。然而，由于对应像素源极跟随器晶体管的驱动强度受到限制，因此这样做通常有很长的延迟。因为对列线上的未稳定电压进行采样将导致图像伪影，所以为了避免图像伪影，图像传感器操作将被显著延迟。
因此，期望提供具有改善的列线电压稳定的成像系统。
附图说明
图1是根据一些实施方案的示例性电子设备的示意图，该电子设备具有用于使用像素阵列来捕获图像的图像传感器和处理电路。
图2是根据一些实施方案的示例性像素阵列以及用于从该像素阵列读出图像信号的相关联读出电路的示意图。
图3是根据一些实施方案的示例性图像传感器像素的示意图。
图4是根据一些实施方案的耦接到列线的示例性电压稳定电路的框图。
图5是根据一些实施方案的示例性电压稳定电路(诸如图4所示的电压稳定电路)的示意图。
图6是根据一些实施方案的用于操作示例性电压稳定电路(诸如图5所示的电压稳定电路)的时序图。
图7是绘制根据一些实施方案的在操作图4至图6所示类型的电压稳定电路时的列线电压相对时间的曲线图。
图8是根据一些实施方案的采用图1至图7的实施方案的示例性图像捕获和处理器系统的框图。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所生成的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、蜂窝电话、平板计算机、网络相机、摄像机、视频监控系统、机动车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需的成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应的数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线通信路径和/或无线通信路径将处理后的图像数据提供给外部设备(例如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括像素阵列20以及控制和处理电路44(该控制和处理电路可包括，例如图像信号处理电路)，该像素阵列包含被布置成行和列的图像传感器像素30(有时在本文中称为图像像素或像素)。阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素30。控制电路44可耦接到行控制电路46(本文中有时称为行解码器电路或行电路)和列读出电路48(本文中有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路46可从控制电路44接收行地址，并且通过行控制线50将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素30。可将诸如列线42一根或多根导线耦接到阵列20中的像素30的每一列。列线42可用于从像素30读出图像信号，并且用于将偏置信号(例如，偏置电流或偏置电压)提供给像素30。如果需要，在像素读出操作期间，可使用行控制电路46选择阵列20中的像素行，并且可沿列线42读出由该像素行中的图像像素30生成的图像信号。
图像读出电路48可以通过列线42接收图像信号(例如，由像素30生成的模拟像素值)。图像读出电路48可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样和保持电路、放大器电路、模数转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的锁存电路、或耦接到阵列20中的一个或多个像素列以用于操作像素30以及用于从像素30读出图像信号的其他电路。读出电路48中的ADC电路可将从阵列20接收的模拟像素值转换成对应数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路48可针对一个或多个像素列中的像素将数字像素数据提供给控制和处理电路44和/或处理器18(图1)。
如果需要，可在阵列20中的光敏区上方形成滤色器阵列，使得在相关联的像素30的光敏区的上表面上方形成滤色器阵列中的期望的滤色器元件。可在滤色器阵列的上表面上方形成微透镜，以将入射光聚焦到与该像素30相关联的光敏区上。入射光可由微透镜聚焦到光敏区上，并且可穿过滤色器元件，使得在光敏区处仅捕获对应颜色的光。如果需要，对于阵列20中的一个或多个像素30，任选的掩模层可以插置在滤色器元件与微透镜之间。在另一个合适的布置中，对于阵列20中的一个或多个像素30，任选的掩模层可以插置在滤色器元件与光敏区之间。掩模层可包括金属掩模层或其他滤光层，该金属掩模层或其他滤光层阻止图像光的一部分在光敏区处被接收到。如果需要，图像像素30可形成为不具有任何掩模层。
如果需要，图2的阵列20中的像素30可设置有各自使一种或多种颜色的光通过的滤色器元件的阵列。像素30中的全部或一些可设置有滤色器元件。像素30的滤色器元件可以是红色滤色器元件(例如，在使红光通过的同时反射和/或吸收其他颜色的光的光阻材料)、蓝色滤色器元件(例如，在使蓝光通过的同时反射和/或吸收其他颜色的光的光阻材料)和/或绿色滤色器元件(例如，在使绿光通过的同时反射和/或吸收其他颜色的光的光阻材料)。滤色器元件也可被配置为过滤人可见光谱之外的光。例如，滤色器元件可以仅允许红外光或紫外光到达光电二极管。滤色器元件可以将图像像素30配置为仅检测特定波长或波长范围的光，并且可以被配置为允许多个波长的光通过，同时阻挡某些其他波长的光(例如，其波长对应于某个可见颜色和/或红外波长或紫外波长的光)。
使两种或更多种颜色的光(例如，选自包含红光、蓝光和绿光的集合的两种或更多种颜色的光)通过的滤色器元件有时在本文称为“宽带”滤波器元件。例如，被配置为使红光和绿光通过的黄色滤色器元件以及被配置为使红光、绿光和蓝光通过的透明滤色器元件在本文可称为宽带滤波器元件或宽带滤色器元件。相似地，包括宽带滤色器元件(例如，黄色滤色器元件、洋红色滤色器元件或透明滤色器元件)并且因此对两种或更多种颜色的光敏感(例如，响应于检测到选自包括红光、蓝光和绿光的集合的两种或更多种颜色的光来捕获图像信号)的图像像素有时在本文可称为宽带像素或宽带图像像素。
例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。这些示例仅是示例性的，并且如所期望，可以在任何合适的数量的图像像素30上方形成任何合适的颜色和任何合适的图案的滤色器元件。
图3中示出了图像像素阵列20的示例性图像像素30中的电路。如图3所示，像素30可以包括光敏元件，诸如光电二极管22(有时在本文中称为光电探测器22)。可在正电源端子33处提供像素正电源电压(例如，电压Vaa_pix)。可以在接地电源端子32处提供接地电源电压(例如，Vss)。入射光可以在穿过滤色器结构之后由光电二极管22采集。光电二极管22可将光转换成电荷。光电二极管22可以在图像采集之前被复位到复位电压(例如，正电源电压)。
另外，在采集图像之前，复位控制信号RST可以生效(例如，生效为高以激活对应的晶体管)。这使复位晶体管28接通并且将电荷存储节点26(也被称为浮动扩散部FD或浮动扩散区FD)复位为复位电压电平(例如，等于或接近电压电平Vaa_pix的电压电平)。然后可使重置控制信号RST解除生效(例如，生效为低以去激活对应的晶体管)以使重置晶体管28关断。在重置过程完成之后，可使转移门控制信号TX生效以接通转移晶体管(转移门)24。当转移晶体管24接通时，由光电二极管22响应于入射光已生成的电荷被转移至电荷存储节点26。
电荷存储节点26可使用掺杂半导体的区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区域)来实施。掺杂半导体区域(即浮动扩散部，FD)可表现出可用于存储从光电二极管22转移来的电荷的电容。与节点26上的所存储电荷相关联的信号可由源极跟随器晶体管34缓冲。行选择晶体管36可将源极跟随器晶体管34连接到列输出线42。
如果需要，可以使用其他类型的图像像素电路来实现图像传感器16的图像像素。例如，每个图像传感器像素30(参见例如图1)可以是三晶体管像素、具有四个晶体管的钉扎光电二极管像素、全局快门像素、卷帘快门像素、具有闪光缓解能力和/或电荷溢出能力的像素等。图3的电路仅是示例性的。
当需要读出存储的电荷的值(即，由晶体管34的源极S处的信号表示的存储的电荷的值)时，可以使行选择控制信号RS生效。当使控制信号RS生效时，晶体管36接通，并且在输出路径38上生成对应的信号Vout，该信号表示电荷存储节点26上的电荷的大小。可以存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素30。诸如列线42的导电路径可以与一列图像像素30相关联。当在给定像素30中使控制信号RS生效时，列线42可以用于将信号Vout从像素30路由到读出电路(例如，图2中的读出电路48)。
因为在将实际电压转化到列线42上可能存在电压稳定延迟，所以期望用电压稳定电路来加速该过程。图4示出了耦接到列线42的电压稳定电路60(在本文中有时称为转换升压电路或钳位电路)。特别地，像素阵列20可以包括一列像素30(例如，像素列31)。列31中的像素30经由共享像素输出线42耦接到电压稳定电路60和列解码器电路48-1(在本文中有时称为列读出电路)。列解码器电路48-1可以形成图2中的列解码器电路48的一部分。作为示例，像素阵列20中的每列可以耦接到模拟电压稳定电路60和列解码器电路48-1。换句话说，可以在每列的基础上提供电压稳定电路60和列解码器电路48-1。这仅仅是示例性的。如果需要，单个读出电路48-1和/或电压稳定电路60的一部分可以由阵列20中的多个列共享(例如，电路48-1和/或电压稳定电路60的一部分可以由两列像素30共享，可以由三列或更多列像素30共享等)。如果需要，列31中的仅一部分像素30(例如，一个像素、两个像素、三个或更多个像素等)可以耦接到(例如，共享)列解码器电路48-1和/或电压稳定电路60。
如图4所示，列解码器电路48-1可以包括用于对列线42上的电压进行采样和存储的采样和保持电路52(即，S/H电路52)。列解码器电路48-1可以包括模数转换电路54(即，ADC电路54)，其将由采样和保持电路52收集的模拟信号转换为数字信号。列解码器电路48-1还可以包括其他电路，诸如结合图2中的列解码器电路48所描述的那些电路。
电压稳定电路60可以包括预充电电路62，其在对应图像信号电压的每次采样之后将列线42上的电压下拉到第一参考电压。这有助于消除来自先前采样(例如，来自列线42上的残余电荷)的后续采样的任何依赖性。电压稳定电路60可以包括复位电压转换升压电路64，其将列线42上的电压上拉到接近复位电压的第二参考电压(例如，在复位电压电平的5％、10％、20％等内的第二参考电压电平)。这有助于加速从第一参考电压到复位电压(在本文中有时称为像素复位电压或复位电平电压)的稳定过程。电压稳定电路60可以包括(像素图像)信号电压转换升压电路66，其将列线42上的电压下拉到接近图像信号电压(例如，平均图像信号电压、预期图像信号电压)的第三参考电压。这有助于加速从复位电压到图像信号电压(在本文中有时称为像素信号电压)的稳定过程。
图5示出了可用于实现图4中的电压稳定电路60的示例性电压稳定电路的示意图。为清楚起见，已经从图5中省略了图4所示的列解码器电路48-1。如图5所示，列线42可以通过晶体管70、72和74耦接到具有电压VSS的接地端子。晶体管70、72和74可以激活和驱动列线42上的电流。
电压稳定电路60的预充电部分(例如，预充电电路62)可以包括(NMOS)预充电晶体管76(在本文中有时称为下拉晶体管)。晶体管76可以耦接在列线42与接地端子或第一参考电压之间。特别地，晶体管76可以与晶体管70、72和74并联(例如，可以具有耦接到列线42的第一源极-漏极端子和耦接到具有电压VSS的接地端子的第二源极-漏极端子)。为了清楚起见，根据晶体管的类型，晶体管的源极-漏极端子可以指晶体管的源极端子或漏极端子。当由在晶体管76的栅极端子处接收的生效控制信号PC激活时，晶体管76可以将列线42电连接到接地端子，由此将列线电压VCOL下拉至接地电压V-SS。
电压稳定电路60的复位电压转换升压部分(例如，复位电压转换升压电路64)可以包括晶体管78(在本文中有时称为上拉晶体管)。晶体管78可以是PMOS晶体管，其在晶体管78的栅极端子处接收控制信号PG。晶体管78可以具有耦接到列线42的第一源极-漏极端子和耦接到具有电压VAA的电压源端子的第二源极-漏极端子。可以基于开关80、88、90、92、98、100和102的状态生成控制信号PG。
控制信号BOOST可以控制开关80、88、98的状态。控制信号BOOST的反相版本(即，控制信号BOOST_N)可以控制开关90、92、100和102。例如，当控制信号BOOST生效时，开关80、88和98可以被闭合(例如，置于激活或导电状态)并且开关90、92、100和102可以被打开(例如，置于去激活或非导电状态)。当控制信号BOOST生效时，可以启用或激活复位电压转换升压电路64。
特别地，开关80可以将(NMOS)晶体管82连接到列线42。晶体管82可以耦接到电流镜像电路。电流镜像电路可以包括(PMOS)晶体管84和86。晶体管84和86可以具有彼此耦接并且通过开关88耦接到晶体管84的源极-漏极端子和晶体管82的源极-漏极端子的相应栅极端子。在该配置中，存在于晶体管82和84之间的电流被镜像到将晶体管86耦接到反相器106的路径上。
复位电压转换升压电路64可以包括附加电流镜像电路。附加电流镜像电路包括(NMOS)晶体管94和96。类似于晶体管84和86，晶体管94和96可以具有彼此耦接并且通过开关98耦接到晶体管94的源极-漏极端子和电流源104的相应栅极端子。因此，由电流源104生成的电流IREF可以被镜像到将晶体管96耦接到反相器106的路径上。
由于跨晶体管86的镜像电流在从供电电压端子到反相器106的方向上流动，并且跨晶体管96的镜像电流在从反相器106到接地电压端子的方向上流动，因此两个镜像电流的量值将确定在反相器106处接收的信号PG_N将是高还是低。作为示例，在列线42的预充电发生之后，列线电压VCOL将处于或接近接地电压VSS。在这种场景中，到晶体管84的电流(例如，跨晶体管82朝向晶体管84的电流)可以大于来自电流源104的电流IREF-。因此，跨晶体管86的镜像电流可以类似地大于跨晶体管96的电流。因此，信号PG_N可以被上拉或处于逻辑高以使用反相器106来生成逻辑低信号PG。当晶体管78生效时(例如，当PMOS晶体管78接收到处于逻辑低的控制信号时)，列线42可以与供电电压端子连接，并且列线电压VCOL可以被朝向供电电压V-AA上拉。
作为另一个示例，在被朝向供电电压V-AA上拉之后，当列线电压VCOL接近与晶体管82相关联的参考电压时(例如，为了清楚起见，晶体管82的栅极阈值差分电压在本文中称为电压VREF，因为可以调整电压VREF以实现任何合适的栅极阈值差分电压)，跨晶体管82的电流可以减少到小于由电流源104生成的电流IREF。因此，跨晶体管86的镜像电流可以类似地小于跨晶体管96的电流。因此，信号PG_N可以被下拉或处于逻辑低以使用反相器106来生成逻辑高信号PG。当晶体管78被解除生效时(例如，当PMOS晶体管78接收到处于逻辑高的控制信号时)，列线42可以与供电电压端子断开，并且列线电压VCOL可以与供电电压V-AA取消关联。
因此，复位电压转换升压电路64是自调节电路或反馈电路，其将列线电压VCOL拉到参考电压(例如，电压VREF)并且停止在参考电压处或附近，即使当控制信号BOOST生效并且复位电压转换升压电路64保持激活时也是如此。换句话说，晶体管78由感测列线电压VCOL的反馈回路控制。当列线电压低于参考电压时，晶体管78导通，并且当列线电压高于参考电压时，晶体管78关断。
附加地，复位电压转换升压电路64可以包括由信号SLEW_EN控制的开关110和由信号SLEW_EN的反相版本控制的开关108。特别地，开关108可以将供电电压端子耦接到晶体管78的源极-漏极端子。开关110可以将电流源112耦接到晶体管78的源极-漏极端子。供电电压端子或电流源112可以用于执行上拉功能。如果需要，作为示例，供应电流ISLEW的电流源112可以当供电电压端子在许多电路之间共享时更适当地使用并且可能容易受到大电流消耗的影响。
电压稳定电路60还可以包括(图像)信号电压转换升压部分(例如，信号电压转换升压电路66)。信号电压转换升压电路66可以是复位电压转换升压电路64的互补版本。特别地，信号电压转换升压电路66可以包括晶体管120(在本文中有时称为下拉晶体管)。晶体管120可以是NMOS晶体管，其在晶体管120的栅极端子处接收控制信号NG。晶体管120可以具有耦接到列线42的第一源极-漏极端子和耦接到具有电压VSS的接地端子的第二源极-漏极端子。可以基于开关122、130、132、134、140、142和144的状态生成控制信号PG。
控制信号BOOSTP可以控制开关122、130和144的状态。控制信号BOOSTP的反相版本(即，控制信号BOOSTP_N)可以控制开关132、134、140和142。例如，当控制信号BOOSTP生效时，开关122、130和144可以闭合并且开关132、134、140和142可以打开。当控制信号BOOSTP生效时，可以启用或激活信号电压转换升压电路66。
特别地，开关122可以将(PMOS)晶体管124连接到列线42。晶体管124可以耦接到电流镜像电路。电流镜像电路可以包括(NMOS)晶体管126和128。晶体管126和128可以具有彼此耦接并且通过开关130耦接到晶体管126的源极-漏极端子和晶体管124的源极-漏极端子的相应栅极端子。在该配置中，存在于晶体管124和126之间的电流被镜像到将晶体管128耦接到反相器148的路径上。
信号电压转换升压电路66可以包括附加电流镜像电路。附加电流镜像电路包括(PMOS)晶体管136和138。类似于晶体管126和128，晶体管136和138可以具有彼此耦接并且通过开关144耦接到晶体管138的源极-漏极端子和电流源146的相应栅极端子。因此，由电流源144生成的电流IREFP可以被镜像到将晶体管136耦接到反相器148的路径上。
由于跨晶体管128的镜像电流在从反相器148朝向接地电压端子的方向上流动，并且跨晶体管136的镜像电流在从供电电压端子朝向反相器148的方向上流动，因此两个镜像电流的量值将确定在反相器148处接收的信号NG_N将是高还是低。作为示例，在列线42已经被复位之后，列线电压VCOL将处于或接近复位电压电平(例如，电压VR)。在这种场景中，跨晶体管126的电流可以大于来自电流源146的电流IREF-P。因此，跨晶体管128的镜像电流可以类似地大于跨晶体管136的电流。因此，信号NG_N可以被下拉或处于逻辑低以使用反相器148来生成逻辑高信号NG。当晶体管120生效时(例如，当NMOS晶体管120接收到处于逻辑高的控制信号时)，列线42可以与接地电压端子连接，并且列线电压VCOL可以被朝向接地电压V-SS下拉。
作为另一个示例，在被朝向接地电压V-SS下拉之后，当列线电压VCOL接近与晶体管124相关联的参考电压时(例如，为了清楚起见，晶体管124的栅极阈值差分电压在本文中称为电压VREFP，因为可以调整电压VREFP以实现任何合适的栅极阈值差分电压)，跨晶体管124的电流可以减少到小于由电流源146生成的电流IREFP。因此，跨晶体管128的镜像电流可以类似地小于跨晶体管136的电流。因此，信号NG_N可以被上拉或处于逻辑高以使用反相器148来生成逻辑低信号PG。当晶体管120被解除生效时(例如，当NMOS晶体管120接收到处于逻辑低的控制信号时)，列线42可以与接地电压端子断开，并且列线电压VCOL可以与供电电压V-AA取消关联。
因此，图像信号电压转换升压电路66类似地是自调节电路或反馈电路，其将列线电压VCOL拉到参考电压(例如，电压VREFP)并且停止在参考电压处或附近，即使当控制信号BOOSTP生效并且信号电压转换升压电路66保持激活时也是如此。换句话说，晶体管120由感测列线电压VCOL的反馈回路控制。当列线电压高于参考电压时，晶体管120导通，并且当列线电压低于参考电压时，晶体管120关断。可以在不同时间激活复位电压转换升压电路64和信号电压转换升压电路66。
附加地，信号电压转换升压电路66可以包括由信号SLEWP_EN控制的开关160和由信号SLEWP_EN的反相版本控制的开关158。特别地，开关158可以将接地电压端子耦接到晶体管120的源极-漏极端子。开关160可以将电流源162耦接到晶体管120的源极-漏极端子。供电电压端子或电流源162可以用于执行下拉功能。如果需要，作为示例，供应电流ISLEWP的电流源162可以在接地电压端子在许多电路之间共享时更适当地使用并且可能容易受到大电流消耗的影响。
通过使用包括预充电、复位电压转换升压和图像信号转换升压能力的电压稳定电路60，可以改善读出速度并且可以减轻读出信号滞后(例如，可以从列线清除先前读出电荷)，同时还移除与电压稳定相关联的图像伪影。附加地，由预充电电路62实现的下拉操作使得后续上拉反馈回路能够被一致地快速激活。
图5的示例性图示仅是示例性的。如果需要，可以省略预充电部分和转换升压部分中的一个或多个。作为示例，如果需要，可以省略信号电压转换升压电路66。如果需要，预充电部分62可以用电流镜像电路实现，如同转换升压部分64和66一样。如果需要，电压稳定电路60中的镜像电路可以用级联来实现。
附加地，虽然图5示出了可用于偏置源极跟随器晶体管和列线的晶体管74，但这仅是示例性的。在没有晶体管74的配置中，由晶体管72接收的电压VREF和/或由电流源104生成的电流IREF可以确定用于列线的钳位电压。换句话说，电压稳定电路60可以在源极跟随晶体管未被偏置的场景中将列线钳位到钳位电压。
图6示出了用于操作电压稳定电路(诸如图5中的电压稳定电路60)的时序图。特别地，在图6中示出了关于特定像素(诸如耦接到图5中的电压稳定电路60的图3中的像素30)的读出操作的时序。
为了准备读出操作，可以使复位信号RST(图3中)生效(例如，生效A)以激活晶体管28(在图3中)，并且将浮动扩散区26(图3中)复位为复位电平电压。在列线42(图5中)接收到复位电平电压之前，可以使控制信号PC生效(例如，生效B)以激活晶体管76(图5中)以便清除列线42的来自先前读出的电荷。随后，可以对控制信号PC解除生效，并且可以使控制信号BOOST生效以打开和闭合复位电压转换升压电路64(图5中)中的对应开关，由此激活复位电压转换升压电路64。响应于使控制信号BOOST生效，可以使信号PG生效(例如，在生效D中下拉)，这激活晶体管78(图5中)。在信号PG被解除生效(例如，以自调节方式)之后，控制信号BOOST也可以被解除生效。当信号PG被解除生效时，列线电压VCOL可以处于复位电平电压附近的参考电平电压，并且列线42可以准备好从像素30的源极跟随器晶体管接收复位电平电压。如果需要，生效B和C可以与生效A同时发生(例如，至少部分重叠)。
通过生效E，可以使信号RS(图3中)生效以选择用于读出的像素30。特别地，信号RST可以被解除生效，并且存储在浮动扩散区26(图3中)处的复位电平电压可以作为复位电压转化到列线42上。因为通过使用复位电压转换升压电路64(图5中)来减少复位电压稳定时间，所以可以使信号SHR生效(例如，生效F)以在短时间量之后对复位电压进行采样并且仍然捕获期望的复位电压。
通过生效G，可以使信号TX生效以激活晶体管24(图3中)并将由光电二极管22生成的电荷转移到浮动扩散区26(图3中)。在列线42(图5中)接收图像信号电压之前，可以使控制信号BOOSTP生效以打开和闭合图像信号电压转换升压电路66(图5中)中的对应开关，由此激活图像信号电压转换升压电路66。响应于使控制信号BOOSTP生效，可以使信号NG生效，这激活晶体管120(图5中)。在信号NG被解除生效(例如，以自调节方式)之后，控制信号BOOSTP也可以被解除生效。当信号NG被解除生效时，列线电压VCOL可以处于图像信号电压附近的参考电平电压，并且列线42可以准备好从像素30的源极跟随器晶体管接收图像信号电压。生效H可以与生效G同时发生(例如，至少部分重叠)。
生效E可以通过复位电压读出(例如，生效F)和图像信号电压读出(例如，生效J)两者来持续。特别地，信号Tx可以被解除生效，并且存储在浮动扩散区26(图3中)处的图像信号电压可以作为图像信号电压转化到列线42上。因为通过使用信号电压转换升压电路66(图5中)来减少图像信号电压稳定时间(平均)，所以可以使信号SHS生效(例如，生效J)以在短时间量之后对图像信号电压进行采样并且仍然捕获期望的图像信号电压。
图7示出了在操作电压稳定电路(诸如电压稳定电路60)时相对于时间绘制的列线电压(例如，电压VCOL)的曲线图。特别地，列线电压VCOL可以开始于来自先前读出的电压。在部分200期间，可以通过使用预充电电路62(图5中)将列线电压VCOL下拉到第一参考电压(诸如接地电压VSS)。在部分202期间，可以使用复位电压转换升压电路64(图5中)将列线电压VCOL(以线性方式)上拉到第二参考电压(诸如电压VREF)。在部分204期间，列线电压VCOL可以稳定到实际复位电压VR。尽管复位电压VR被描绘为高于电压VREF-，但这仅是示例性的。在一些场景中，实际复位电压VR可以低于电压VREF，或者可以是任何合适的电压。
随后，在部分206期间，可以使用图像信号电压转换升压电路66(图6中)将列线电压VCOL下拉到第三参考电压(诸如电压VREFP)。在部分208期间，列线电压VCOL可以稳定到实际图像信号电压VS。尽管图像信号VS被描绘为低于电压VREFP，但这仅是示例性的。在一些场景中，实际图像信号电压VS可以高于电压V-REFP，或者可以是任何合适的电压。在部分208之后，电压稳定电路60的操作可以在部分210、212和214中重复。如果需要，可以将电压VREFP选择为可能输出像素值的平均值(例如，跨像素的动态范围的输出值)。如果需要，可以将电压VREFP选择为更接近VR而不是VS。
图8以简化形式示出了典型图像捕获和处理器系统300，诸如数字相机，该图像捕获和处理器系统包括成像设备398(例如，成像设备398，诸如图1至图7的图像传感器16，该图像传感器采用耦接到电压稳定电路60和列读出电路48的像素30)。处理器系统300是可包括成像设备398的具有数字电路的示例性系统。在不进行限制的前提下，此类系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及采用成像设备的其他系统。
图像捕获和处理器系统300通常包括透镜396，该透镜用于在快门释放按钮397被按下时将图像聚焦到设备398的像素阵列20上；中央处理单元(CPU)395，诸如控制相机功能以及一个或多个图像流功能的微处理器，该中央处理单元通过总线393与一个或多个输入/输出(I/O)设备391通信。成像设备398也通过总线393与CPU 395通信。系统300还包括随机存取存储器(RAM)392并且可以包括可移动存储器394，诸如闪存存储器，该存储器也通过总线393与CPU 395通信。成像设备398可以在单个集成电路上或在不同芯片上与CPU组合，无论是否具有存储器存储装置。尽管总线393被示出为单总线，但是该总线也可以是一个或多个总线或桥接器或用于使系统部件互连的其他通信路径。
结合图4至图8描述的示例性实施方案仅是示例性的。如果需要，电压稳定电路可以在图像传感器内的各种位置或成像系统的任何其他部分，或甚至任何其他电子系统中实现。作为示例，电压稳定电路可以在模数转换电路或任何其他转换电路内实现以加速电压参考缓冲放大器的稳定。其他示例可以是具有电压稳定电路的稳压器。
在各种实施方案中，图像传感器可以包括被布置成列和行的图像传感器像素阵列。列读出电路可以经由相应的列像素输出线(例如，信号线、列线或输出线)耦接到每列图像传感器像素。电压稳定电路可以耦接到输出线。电压稳定电路可以包括预充电电路(例如，下拉电路)，该预充电电路将输出线耦接到提供第一电压电平(诸如接地电压电平)的第一电压端子(例如，接地电压端子)。电压稳定电路还可以包括转换升压电路(例如，上拉电路)，该转换升压电路将输出线耦接到提供第二电压电平(诸如供电电压电平)的第二电压端子(例如，供电电压端子)。可以使用反馈路径基于输出线的电压(例如，直接耦接到输出线的反馈路径)来控制转换升压电路。
转换升压电路可以包括将输出线耦接到第二电压端子的晶体管。晶体管可以具有接收基于输出线的电压而生成的控制信号的栅极端子。转换升压电路还可以包括多个开关，该多个开关在转换升压电路由升压控制信号激活时闭合。转换升压电路还可以包括附加晶体管，该附加晶体管经由多个开关中的开关耦接到输出线，并且通过附加晶体管的电流可以确定控制信号的状态。
转换升压电路可以包括电流镜像电路，该电流镜像电路接收通过附加晶体管的电流并生成镜像电流，并且可以包括附加电流镜电路，该附加电流镜电路接收来自电流源的电流并生成附加镜像电流。可以基于镜像电流和附加镜像电流之间的差值确定控制信号的状态。电流镜像电路可以将晶体管的栅极端子耦接到附加晶体管。附加镜像电路可以将晶体管的栅极端子耦接到电流源。
电压稳定电路还可以包括将输出线耦接到第一电压端子的附加转换升压电路(例如，附加下拉电路)。可以使用附加反馈路径(例如，直接耦接到输出线的反馈路径)基于输出线的电压来控制附加转换升压电路。
预充电电路可以包括将输出线耦接到第一电压端子的第一晶体管，转换升压电路可以包括将输出线耦接到第二电压端子的第二晶体管，并且附加转换升压电路可以包括将输出线耦接到第一电压端子的第三晶体管。转换升压电路独立于附加转换升压电路操作。
在各种实施方案中，操作包括使用列线来耦接到读出电路的图像像素的图像传感器可以包括：激活第一晶体管以将列线耦接到接地电压端子；激活第二晶体管以将列线耦接到供电电压端子；在激活第二晶体管之后，基于直接耦接到列线的反馈路径去激活第二晶体管；在去激活第二晶体管之后，激活第三晶体管以将列线耦接到接地电压端子；以及在激活第三晶体管之后，基于直接耦接到列线的附加反馈路径去激活第三晶体管。
在将像素复位电平电压从图像像素转移到列线之前，可以激活第一晶体管以将列线耦接到接地电压端子。在对像素复位电平电压执行读出操作之前，可以激活第二晶体管以将列线耦接到供电电压端子。在对像素复位电平电压执行读出操作之前，可以基于直接耦接到列线的反馈路径去激活第二晶体管。
根据一个实施方案，图像传感器可以包括图像传感器像素、读出电路、将图像传感器像素耦接到读出电路的输出线、以及耦接到输出线的电压稳定电路。电压稳定电路可以包括将输出线耦接到提供第一电压电平的第一电压端子的预充电电路。电压稳定电路还可以包括将输出线耦接到提供第二电压电平的第二电压端子的转换升压电路。可以使用基于输出线的电压的反馈路径来控制转换升压电路。
根据另一个实施方案，第一电压电平可以是接地电压电平，并且第二电压电平可以是供电电压电平。
根据另一个实施方案，转换升压电路可以包括将输出线耦接到第二电压端子的晶体管。晶体管可以具有接收基于输出线的电压而生成的控制信号的栅极端子。
根据另一个实施方案，转换升压电路可以包括多个开关，该多个开关在转换升压电路由升压控制信号激活时闭合。
根据另一个实施方案，转换升压电路可以包括附加晶体管，该附加晶体管经由多个开关中的开关耦接到输出线。通过附加晶体管的电流可以确定控制信号的状态。
根据另一个实施方案，转换升压电路可以包括电流镜像电路，该电流镜像电路接收通过附加晶体管的电流并生成镜像电流。可以基于镜像电流确定控制信号的状态。
根据另一个实施方案，转换升压电路可以包括附加电流镜电路，该附加电流镜电路接收来自电流源的电流并生成附加镜像电流。可以基于镜像电流和附加镜像电流之间的差值确定控制信号的状态。
根据另一个实施方案，电压稳定电路可以包括将输出线耦接到第一电压端子的附加转换升压电路。
根据另一个实施方案，可以使用基于输出线的电压的附加反馈路径来控制附加转换升压电路。
根据另一个实施方案，预充电电路可以包括将输出线耦接到第一电压端子的第一晶体管。转换升压电路可以包括将输出线耦接到第二电压端子的第二晶体管。附加转换升压电路可以包括将输出线耦接到第一电压端子的第三晶体管。
根据另一个实施方案，转换升压电路可以独立于附加转换升压电路操作。
根据一个实施方案，图像传感器可以包括使用列线来耦接到读出电路的图像像素。操作图像传感器的方法可以包括：在电压稳定电路处，激活第一晶体管以将列线耦接到接地电压端子；在电压稳定电路处，激活第二晶体管以将列线耦接到供电电压端子；以及在激活第二晶体管之后，基于直接耦接到列线的反馈路径去激活第二晶体管。
根据另一个实施方案，方法可以包括：在电压稳定电路处，在去激活第二晶体管之后，激活第三晶体管以将列线耦接到接地电压端子。
根据另一个实施方案，方法可以包括：在激活第三晶体管之后，基于直接耦接到列线的附加反馈路径去激活第三晶体管。
根据另一个实施方案，激活第一晶体管可以包括：在将像素复位电平电压从图像像素转移到列线之前，激活第一晶体管以将列线耦接到接地电压端子。
根据另一个实施方案，激活第二晶体管可以包括，在对像素复位电平电压执行读出操作之前，激活第二晶体管以将列线耦接到供电电压端子。
根据另一个实施方案，去激活第二晶体管可以包括，在对像素复位电平电压执行读出操作之前，基于直接耦接到列线的反馈路径去激活第二晶体管。
根据一个实施方案，电压稳定电路可以包括：信号线；下拉电路，该下拉电路具有将信号线耦接到接地电压端子的第一晶体管；以及上拉电路，该上拉电路具有第二晶体管和第三晶体管。第二晶体管可以将信号线耦接到供电电压端子，并且第三晶体管可以接收参考电压。可以基于参考电压和信号线上的电压之间的差值确定第二晶体管的状态。
根据另一个实施方案，上拉电路可以包括第一电流镜像电路和第二电流镜像电路。第一电流镜像电路可以将第三晶体管耦接到第二晶体管的栅极端子，并且第二电流镜像电路可以将电流源耦接到第二晶体管的栅极端子。
根据另一个实施方案，下拉电路可以包括接收附加参考电压的第四晶体管。可以基于参考电压和信号线上的电压之间的差值确定第一晶体管的状态。下拉电路可以包括第三电流镜像电路和第四电流镜像电路。第三电流镜像电路可以将第四晶体管耦接到第一晶体管的栅极端子，并且第四电流镜像电路可以将附加电流源耦接到第一晶体管的栅极端子。
前述内容仅仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的范围和实质的前提下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
图像传感器像素；
读出电路；
输出线，所述输出线将所述图像传感器像素耦接到所述读出电路；和
电压稳定电路，所述电压稳定电路耦接到所述输出线，其中所述电压稳定电路包括将所述输出线耦接到提供第一电压电平的第一电压端子的预充电电路，以及将所述输出线耦接到提供第二电压电平的第二电压端子的转换升压电路，并且其中使用反馈路径基于所述输出线的电压来控制所述转换升压电路。
2.根据权利要求1所述的图像传感器，其中所述第一电压电平包括接地电压电平，并且其中所述第二电压电平包括供电电压电平。
3.根据权利要求2所述的图像传感器，其中所述转换升压电路包括：
晶体管，所述晶体管将所述输出线耦接到所述第二电压端子，所述晶体管具有栅极端子，所述栅极端子接收基于所述输出线的所述电压生成的控制信号；
多个开关，所述多个开关在所述转换升压电路由升压控制信号激活时闭合；
附加晶体管，所述附加晶体管经由所述多个开关中的开关耦接到所述输出线；
电流镜像电路，所述电流镜像电路接收通过所述附加晶体管的所述电流并生成镜像电流；和
附加电流镜电路，所述附加电流镜电路接收来自电流源的电流并生成附加镜像电流，其中通过所述附加晶体管的电流确定所述控制信号的状态，并且其中基于所述镜像电流和所述附加镜像电流之间的差值确定所述控制信号的所述状态。
4.根据权利要求1所述的图像传感器，其中所述电压稳定电路包括将所述输出线耦接到所述第一电压端子的附加转换升压电路，其中使用附加反馈路径基于所述输出线的电压来控制所述附加转换升压电路，其中所述预充电电路包括将所述输出线耦接到所述第一电压端子的第一晶体管，其中所述转换升压电路包括将所述输出线耦接到所述第二电压端子的第二晶体管，并且其中所述附加转换升压电路包括将所述输出线耦接到所述第一电压端子的第三晶体管。
5.一种操作图像传感器的方法，所述图像传感器包括使用列线来耦接到读出电路的图像像素，所述方法包括：
在电压稳定电路处，激活第一晶体管以将所述列线耦接到接地电压端子；
在所述电压稳定电路处，激活第二晶体管以将所述列线耦接到供电电压端子；以及
在激活所述第二晶体管之后，基于直接耦接到所述列线的反馈路径去激活所述第二晶体管。
6.根据权利要求5所述的方法，还包括：
在所述电压稳定电路处，在去激活所述第二晶体管之后，激活第三晶体管以将所述列线耦接到所述接地电压端子；以及
在激活所述第三晶体管之后，基于直接耦接到所述列线的附加反馈路径去激活所述第三晶体管。
7.根据权利要求5所述的方法，其中激活所述第一晶体管包括，在将像素复位电平电压从所述图像像素转移到所述列线之前，激活所述第一晶体管以将所述列线耦接到所述接地电压端子，
其中激活所述第二晶体管包括，在对所述像素复位电平电压执行读出操作之前，激活所述第二晶体管以将所述列线耦接到所述供电电压端子，并且
其中去激活所述第二晶体管包括，在对所述像素复位电平电压执行读出操作之前，基于直接耦接到所述列线的所述反馈路径去激活所述第二晶体管。
8.电压稳定电路，包括；
信号线；
下拉电路，所述下拉电路具有将所述信号线耦接到接地电压端子的第一晶体管；和
上拉电路，所述上拉电路具有第二晶体管和第三晶体管，其中所述第二晶体管将所述信号线耦接到供电电压端子，其中所述第三晶体管接收参考电压，并且其中基于所述参考电压和所述信号线上的电压之间的差值确定所述第二晶体管的状态。
9.根据权利要求8所述的电压稳定电路，其中所述上拉电路包括第一电流镜像电路和第二电流镜像电路，其中所述第一电流镜像电路将所述第三晶体管耦接到所述第二晶体管的栅极端子，并且其中所述第二电流镜像电路将电流源耦接到所述第二晶体管的所述栅极端子。
10.根据权利要求9所述的电压稳定电路，其中所述下拉电路包括接收附加参考电压的第四晶体管，其中基于所述参考电压和所述信号线上的所述电压之间的差值确定所述第一晶体管的状态，其中所述下拉电路还包括第三电流镜像电路和第四电流镜像电路，其中所述第三电流镜像电路将所述第四晶体管耦接到所述第一晶体管的栅极端子，并且其中所述第四电流镜像电路将附加电流源耦接到所述第一晶体管的所述栅极端子。
CN201911014400.7A 2018-11-06 2019-10-24 用于电压稳定的系统和方法 Active CN111147774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/181,767 US10771723B2 (en) 2018-11-06 2018-11-06 Systems and methods for voltage settling
US16/181,767 2018-11-06

Publications (2)

Publication Number Publication Date
CN111147774A true CN111147774A (zh) 2020-05-12
CN111147774B CN111147774B (zh) 2024-02-13

Family

ID=70460204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911014400.7A Active CN111147774B (zh) 2018-11-06 2019-10-24 用于电压稳定的系统和方法

Country Status (3)

Country Link
US (1) US10771723B2 (zh)
CN (1) CN111147774B (zh)
DE (1) DE102019007238A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747089A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 图像感测设备及其操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430821B2 (en) * 2020-12-07 2022-08-30 Semiconductor Components Industries, Llc Image sensor with active clamp to suppress transfer gate feedthrough
KR20220125025A (ko) * 2021-03-04 2022-09-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090303340A1 (en) * 2008-06-05 2009-12-10 Canon Kabushiki Kaisha Image sensing device and image sensing system
KR101029618B1 (ko) * 2009-12-30 2011-04-21 주식회사 하이닉스반도체 Ｃｍｏｓ 이미지 센서
CN102547166A (zh) * 2010-12-17 2012-07-04 全视科技有限公司 具有补充电容性耦合节点的图像传感器
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
US20170180660A1 (en) * 2016-04-29 2017-06-22 SmartSens Technology (US) Inc. Imaging apparatus, imaging method and method for reading out image sensor
US20170272678A1 (en) * 2014-07-14 2017-09-21 Sony Corporation Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
JP2018029254A (ja) * 2016-08-17 2018-02-22 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068098B1 (en) * 2002-11-25 2006-06-27 National Semiconductor Corporation Slew rate enhancement circuit
US7368698B2 (en) 2006-04-12 2008-05-06 Micron Technology, Inc. Imaging device with reduced row readout time and method of operating the same
US8040405B2 (en) * 2006-07-05 2011-10-18 Olympus Corporation Solid-state imaging apparatus
JP4804254B2 (ja) * 2006-07-26 2011-11-02 キヤノン株式会社 光電変換装置及び撮像装置
US7732748B2 (en) 2006-08-31 2010-06-08 Aptina Imaging Corporation Active pixel image sensor with reduced readout delay
US20090021623A1 (en) * 2007-07-18 2009-01-22 Micron Technology, Inc. Systems, methods and devices for a CMOS imager having a pixel output clamp
JP2012124762A (ja) * 2010-12-09 2012-06-28 Toshiba Corp 画像信号処理装置および固体撮像装置
JPWO2012144199A1 (ja) * 2011-04-22 2014-07-28 パナソニック株式会社 固体撮像装置および撮像装置
US9635296B2 (en) * 2012-10-25 2017-04-25 Sharp Kabushiki Kaisha Solid-state imaging device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090303340A1 (en) * 2008-06-05 2009-12-10 Canon Kabushiki Kaisha Image sensing device and image sensing system
KR101029618B1 (ko) * 2009-12-30 2011-04-21 주식회사 하이닉스반도체 Ｃｍｏｓ 이미지 센서
CN102547166A (zh) * 2010-12-17 2012-07-04 全视科技有限公司 具有补充电容性耦合节点的图像传感器
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
US20170272678A1 (en) * 2014-07-14 2017-09-21 Sony Corporation Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US20170180660A1 (en) * 2016-04-29 2017-06-22 SmartSens Technology (US) Inc. Imaging apparatus, imaging method and method for reading out image sensor
JP2018029254A (ja) * 2016-08-17 2018-02-22 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TOMOHIRO TAKAHASHI ET AL.: ""A Stacked CMOS Image Sensor With Array-Parallel ADC Architecture"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
张娜: ""超高速数字CMOS图像传感器关键技术研究"", 《中国学位论文全文数据库》 *
涂君虹: ""大规模阵列SPAD淬灭电路设计"", 《中国优秀硕士学位论文全文数据库(电子期刊)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747089A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 图像感测设备及其操作方法

Also Published As

Publication number Publication date
DE102019007238A1 (de) 2020-05-07
US20200145596A1 (en) 2020-05-07
CN111147774B (zh) 2024-02-13
US10771723B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US10708529B2 (en) Image sensors with low-voltage transistors
KR102401613B1 (ko) 전원 잡음 제거 능력을 갖는 이미지 센서
US9888191B2 (en) Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
US9967489B2 (en) Image pixels with in-column comparators
US9247170B2 (en) Triple conversion gain image sensor pixels
US7345269B2 (en) Method and apparatus providing configurable current source device for image sensors with a selective current at an output node
US20150350582A1 (en) Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
US10791294B2 (en) Image sensors having capacitively coupled pixels
US10917588B2 (en) Imaging sensors with per-pixel control
US8089532B2 (en) Method and apparatus providing pixel-wise noise correction
US11445140B2 (en) Imaging systems with adjustable amplifier circuitry
CN111147774B (zh) 用于电压稳定的系统和方法
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
US10972695B2 (en) Image sensors with reduced signal sampling kickback
US11722802B2 (en) Imaging systems with adjustable amplifier circuitry
US11818478B2 (en) Image pixels with coupled-gates structures
CN112040157B (zh) 具有减少的信号采样反冲的图像传感器
US10785426B2 (en) Apparatus and methods for generating high dynamic range images
US11722794B2 (en) Image sensor with multi-gain readout
US10623655B2 (en) Image sensors with light flicker mitigation capabilities
US20220264042A1 (en) Pixel circuitry with voltage-domain sampling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant