CN111146130A - 一种切片定位的方法 - Google Patents

一种切片定位的方法 Download PDF

Info

Publication number
CN111146130A
CN111146130A CN201911363187.0A CN201911363187A CN111146130A CN 111146130 A CN111146130 A CN 111146130A CN 201911363187 A CN201911363187 A CN 201911363187A CN 111146130 A CN111146130 A CN 111146130A
Authority
CN
China
Prior art keywords
defect
relative
die
coordinate
numerical position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911363187.0A
Other languages
English (en)
Other versions
CN111146130B (zh
Inventor
米琳
李志国
宁威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911363187.0A priority Critical patent/CN111146130B/zh
Publication of CN111146130A publication Critical patent/CN111146130A/zh
Application granted granted Critical
Publication of CN111146130B publication Critical patent/CN111146130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明提供一种切片定位的方法，将缺陷依据die划分形成相对于整个晶圆die划分的绝对die位置坐标；将缺陷依据该缺陷所在shot的位置形成相对于该shot的相对die位置坐标；将缺陷依据该缺陷所在die的位置形成相对于该die的相对数值位置坐标；选定与缺陷在同一die中的参考缺陷，建立包含缺陷和参考缺陷的虚拟区域，并计算缺陷相对于虚拟区域的相对数值位置坐标。本发明适用于晶圆失效分析切片定位，利用YE机台扫描提供的坐标，建立虚拟die相对坐标体系，通过换算计算出缺陷相对位置，提供给失效分析用以精确定位，其具有避免晶圆污染，快速换算出缺陷相对位置利于失效分析切片，节约成本。

Description

一种切片定位的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种切片定位的方法。
背景技术
随着工艺提升，在线缺陷越来越小，对于成熟的半导体工艺制程，主要包括线下(offline)、在线(inline)、WAT测试以及缺陷(defect)等数据。其中defect在半导体工艺流程的每一步都会产生，且不同工艺步骤引入的defect种类、数量及分布都不一样，对于产品质量的影响程度也不尽相同。同时为了进一步分析缺陷成因，需要切片微观分析；传统的做法是，YE提供缺陷坐标，在线FIB根据缺陷坐标自动找点并取样，最后失效分析进行切片。同时在线FIB切片对晶圆会产生大量颗粒对晶圆造成污染风险，影响产品良率的提升。
因此，需要提出一种新的方法可以既不污染晶圆，又能精确确定缺陷的位置，有助于能进一步确定需要进行切片的位置。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种切片定位的方法，用于解决现有技术中因在线FIB切片对晶圆会产生大量颗粒对晶圆造成污染风险，影响产品良率的提升的问题。
为实现上述目的及其他相关目的，本发明提供一种切片定位的方法，该方法至少包括以下步骤：
步骤一、提供缺陷在晶圆上的绝对数值位置坐标；
步骤二、将晶圆进行shot和die的划分；将所述缺陷依据所述die划分形成相对于整个晶圆die划分的绝对die位置坐标；
步骤三、将所述缺陷依据该缺陷所在shot的位置形成相对于该shot的相对die位置坐标；
步骤四、将所述缺陷依据该缺陷所在die的位置形成相对于该die的相对数值位置坐标；
步骤五、选定与所述缺陷在同一die中的参考缺陷，建立包含所述缺陷和参考缺陷的虚拟区域，并计算所述缺陷相对于所述虚拟区域的相对数值位置坐标。
优选地，步骤一中所述缺陷的绝对数值位置坐标由良率工艺提供。
优选地，步骤二中将所述晶圆进行shot的划分方法是：每个shot划分为9*13的矩阵，每个矩阵单元为一个die。
优选地，步骤五中所选定的参考缺陷个数为一个。
优选地，步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：提供所述参考缺陷相对于该参考缺陷所在die的相对数值位置坐标。
优选地，步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：(1)将所述虚拟区域在纵向划分为多个等分，每个等分为一个虚拟单元；(2)将所述参考缺陷所在的虚拟单元投影至所述缺陷所在的虚拟单元；(3)将所述缺陷所在的虚拟单元划分为多个等分，(4)所述缺陷相对于其所在die的数值位置坐标减去所述参考缺陷在该die中的相对数值位置坐标，得到坐标差；(5)用所述坐标差除所述等分的个数得到所述缺陷相对于所述虚拟区域的相对数值位置坐标。
优选地，步骤(3)中将所述缺陷所在的虚拟单元分别在横向和纵向上划分为多个等分。
优选地，步骤(4)中所述缺陷相对于其所在die的数值位置坐标减去所述参考缺陷在该die中的相对数值位置坐标，分别得到横向和纵向的坐标差。
优选地，步骤(5)中用所述横向的坐标差除所述横向的等分个数，用所述纵向的坐标差除所述纵向的等分个数，得到所述缺陷相对于其所在虚拟区域的横向相对数值位置坐标和纵向相对数值位置坐标。
如上所述，本发明的切片定位的方法，具有以下有益效果：本发明适用于晶圆失效分析切片定位，利用YE机台扫描提供的坐标，建立虚拟die相对坐标体系，通过换算计算出缺陷相对位置，提供给失效分析用以精确定位，其具有避免晶圆污染，快速换算出缺陷相对位置利于失效分析切片，节约成本。
附图说明
图1显示为本发明的切片定位的方法流程示意图；
图2显示为本发明中缺陷在晶圆中的绝对位置坐标示意图；
图3显示为本发明中的缺陷在其所在shot中的相对die位置坐标示意图；
图4显示为本发明中的缺陷相对于其所在die的相对数值位置坐标；
图5显示为本发明中将虚拟区域划分为多个等分的示意图；
图6显示为本发明中的缺陷相对于虚拟单元的相对数值位置坐标。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种切片定位的方法，如图1所示，图1显示为本发明的切片定位的方法流程示意图，该方法至少包括以下步骤：
步骤一、提供缺陷在晶圆上的绝对数值位置坐标；如图2所示，图2显示为本发明中缺陷在晶圆中的绝对位置坐标示意图，本实施例中以所述缺陷的绝对数值位置坐标为(16249.7，69281.13)为例，图2中以晶圆的中心为原点建立坐标系，该缺陷相对于所述原点的坐标为(16249.7，69281.13)，该坐标的单位为微米。本发明进一步地，步骤一中所述缺陷的绝对数值位置坐标由良率工艺提供。
步骤二、将晶圆进行shot和die的划分；将所述缺陷依据所述die划分形成相对于整个晶圆die划分的绝对die位置坐标。如图2所示，所述晶圆的shot分布为图2中较大的方格，而die分布是位于所述shot中的多个较小的方格。本发明进一步地，步骤二中将所述晶圆进行shot的划分方法是：每个shot划分为9*13的矩阵，每个矩阵单元为一个die。所述缺陷的绝对die位置坐标为(6die，28die)，即将所述整个晶圆划分为如图2所示的较小的方格分布，所述缺陷所在的位置，其横坐标为原点左边第6个die，纵坐标为原点下面第28个die。
步骤三、将所述缺陷依据该缺陷所在shot的位置形成相对于该shot的相对die位置坐标；如图3所示，图3显示为本发明中的缺陷在其所在shot中的相对die位置坐标示意图。图3中，图3中的方框表示的是shot的大小，以该shot左下角顶点为坐标原点，所述缺陷的相对die位置坐标为(8die,4die)，亦即该缺陷的相对die位置的横坐标为所述shot的坐标原点右边第8个die，纵坐标为所述shot的坐标原点上方第4个die。
步骤四、将所述缺陷依据该缺陷所在die的位置形成相对于该die的相对数值位置坐标；如图4所示，图4显示为本发明中的缺陷相对于其所在die的相对数值位置坐标。图4中的方框表示的是die的大小，并且该die左下角的顶点为坐标系的原点。该步骤四中所述缺陷02位于该die中的某个位置，其相对于该die的相对数值位置坐标为(1150，736)，该坐标的单位为微米。
步骤五、选定与所述缺陷在同一die中的参考缺陷，建立包含所述缺陷和参考缺陷的虚拟区域，并计算所述缺陷相对于所述虚拟区域的相对数值位置坐标。参阅图4和图5，如图5所示，图5显示为本发明中将虚拟区域划分为多个等分的示意图。图4中的虚线框进行放大得到图5的所述虚拟区域，所选定的参考缺陷01位于所述虚拟区域中，本实施例中，步骤五中所选定的参考缺陷个数为一个。
本发明进一步地，步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：提供所述参考缺陷相对于该参考缺陷所在die的相对数值位置坐标。图4中，所述参考缺陷01在本实施例中的相对数值位置坐标为(1054，785)。
本发明再进一步地，步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：(1)将所述虚拟区域在纵向划分为多个等分，每个等分为一个虚拟单元；如图5所示，本实施例中所述虚拟区域包括纵向上的6个虚拟单元，所述参考缺陷01位于该6个虚拟单元中的最上方一个虚拟单元，所述缺陷02位于该6个虚拟单元中自上而下的第4个虚拟单元中。
(2)将所述参考缺陷01所在的虚拟单元投影至所述缺陷02所在的虚拟单元；亦即可视为将第1个所述虚拟单元叠加至所述第4个虚拟单元上，得到如图6所示的结构，图6显示为本发明中的缺陷相对于虚拟单元的相对数值位置坐标。
(3)将所述缺陷所在的虚拟单元划分为多个等分，如图6所示，本实施例中所述虚拟单元在横向被划分为8等分，纵向被划分为3.5等分。优选地，步骤(3)中将所述缺陷所在的虚拟单元分别在横向和纵向上划分为多个等分。
(4)所述缺陷02相对于其所在die的数值位置坐标减去所述参考缺陷01在该die中的相对数值位置坐标，得到坐标差；所述参考缺陷01该die中的相对数值位置坐标为(1054，785)；所述缺陷02在该die中的相对数值位置坐标为(1150，736)，进一步地，步骤(4)中所述缺陷相对于其所在die的数值位置坐标减去所述参考缺陷在该die中的相对数值位置坐标，分别得到横向和纵向的坐标差。
(5)用所述坐标差除所述等分的个数得到所述缺陷相对于所述虚拟区域的相对数值位置坐标。再进一步地，步骤(5)中用所述横向的坐标差除所述横向的等分个数，用所述纵向的坐标差除所述纵向的等分个数，得到所述缺陷相对于其所在虚拟区域的横向相对数值位置坐标和纵向相对数值位置坐标。因此，X＝[1150-1054]/6＝16um；Y＝[785-736]/3.5＝14um；所述X和Y分别为所述缺陷相对于其所在虚拟区域的横向相对数值位置坐标和纵向相对数值位置坐标。
综上所述，本发明适用于晶圆失效分析切片定位，利用YE机台扫描提供的坐标，建立虚拟die相对坐标体系，通过换算计算出缺陷相对位置，提供给失效分析用以精确定位，其具有避免晶圆污染，快速换算出缺陷相对位置利于失效分析切片，节约成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种切片定位的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供缺陷在晶圆上的绝对数值位置坐标；
步骤二、将晶圆进行shot和die的划分；将所述缺陷依据所述die划分形成相对于整个晶圆die划分的绝对die位置坐标；
步骤三、将所述缺陷依据该缺陷所在shot的位置形成相对于该shot的相对die位置坐标；
步骤四、将所述缺陷依据该缺陷所在die的位置形成相对于该die的相对数值位置坐标；
步骤五、选定与所述缺陷在同一die中的参考缺陷，建立包含所述缺陷和参考缺陷的虚拟区域，并计算所述缺陷相对于所述虚拟区域的相对数值位置坐标。
2.根据权利要求1所述的切片定位的方法，其特征在于：步骤一中所述缺陷的绝对数值位置坐标由良率工艺提供。
3.根据权利要求1所述的切片定位的方法，其特征在于：步骤二中将所述晶圆进行shot的划分方法是：每个shot划分为9*13的矩阵，每个矩阵单元为一个die。
4.根据权利要求3所述的切片定位的方法，其特征在于：步骤五中所选定的参考缺陷个数为一个。
5.根据权利要求4所述的切片定位的方法，其特征在于：步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：提供所述参考缺陷相对于该参考缺陷所在die的相对数值位置坐标。
6.根据权利要求5所述的切片定位的方法，其特征在于：步骤五中计算所述缺陷相对于所述虚拟区域的相对数值位置坐标的方法包括：(1)将所述虚拟区域在纵向划分为多个等分，每个等分为一个虚拟单元；(2)将所述参考缺陷所在的虚拟单元投影至所述缺陷所在的虚拟单元；(3)将所述缺陷所在的虚拟单元划分为多个等分，(4)所述缺陷相对于其所在die的数值位置坐标减去所述参考缺陷在该die中的相对数值位置坐标，得到坐标差；(5)用所述坐标差除所述等分的个数得到所述缺陷相对于所述虚拟区域的相对数值位置坐标。
7.根据权利要求6所述的切片定位的方法，其特征在于：步骤(3)中将所述缺陷所在的虚拟单元分别在横向和纵向上划分为多个等分。
8.根据权利要求7所述的切片定位的方法，其特征在于：步骤(4)中所述缺陷相对于其所在die的数值位置坐标减去所述参考缺陷在该die中的相对数值位置坐标，分别得到横向和纵向的坐标差。
9.根据权利要求8所述的切片定位的方法，其特征在于：步骤(5)中用所述横向的坐标差除所述横向的等分个数，用所述纵向的坐标差除所述纵向的等分个数，得到所述缺陷相对于其所在虚拟区域的横向相对数值位置坐标和纵向相对数值位置坐标。
CN201911363187.0A 2019-12-26 2019-12-26 一种切片定位的方法 Active CN111146130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911363187.0A CN111146130B (zh) 2019-12-26 2019-12-26 一种切片定位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911363187.0A CN111146130B (zh) 2019-12-26 2019-12-26 一种切片定位的方法

Publications (2)

Publication Number Publication Date
CN111146130A true CN111146130A (zh) 2020-05-12
CN111146130B CN111146130B (zh) 2022-08-16

Family

ID=70520287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911363187.0A Active CN111146130B (zh) 2019-12-26 2019-12-26 一种切片定位的方法

Country Status (1)

Country Link
CN (1) CN111146130B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
CN102054724A (zh) * 2009-11-11 2011-05-11 无锡华润上华半导体有限公司 晶圆表面缺陷的检测方法及装置
US20130248709A1 (en) * 2010-06-12 2013-09-26 Hitachi High-Technologies Corporation Defect inspecting apparatus
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559457B1 (en) * 2000-03-23 2003-05-06 Advanced Micro Devices, Inc. System and method for facilitating detection of defects on a wafer
CN102054724A (zh) * 2009-11-11 2011-05-11 无锡华润上华半导体有限公司 晶圆表面缺陷的检测方法及装置
US20130248709A1 (en) * 2010-06-12 2013-09-26 Hitachi High-Technologies Corporation Defect inspecting apparatus
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统

Also Published As

Publication number Publication date
CN111146130B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
CN103187329B (zh) 一种晶圆良率分析方法
US20060128039A1 (en) Yield analysis method
CN103018260B (zh) 缺陷检测方法
US20180188717A1 (en) Product quality prediction method for mass customization
CN104778525A (zh) 利用测试数据进行品管方法
CN104647141A (zh) 大型壁板厚度在位测量方法
CN107689335B (zh) 一种多种产品晶圆缺陷的分析方法
CN111146130B (zh) 一种切片定位的方法
JP2012049411A (ja) 半導体製造装置の管理装置、及びコンピュータプログラム
CN111721255A (zh) 一种平面度检测方法及系统
CN103531498A (zh) 晶圆缺陷分析系统
US7348187B2 (en) Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects
US6828776B2 (en) Method for analyzing defect inspection parameters
CN116689985A (zh) 一种不规则排放晶粒的切割轨迹确定方法
CN115235383A (zh) 一种空间十字导轨正交性的检测与调试方法
US7039556B2 (en) Substrate profile analysis
CN114295056A (zh) 一种激光加工设备的视觉定位系统快速校正方法及应用
CN110426999A (zh) 统计过程控制方法及其控制系统
JP2970855B2 (ja) 半導体記憶装置の検査方法
US6968280B2 (en) Method for analyzing wafer test parameters
CN1298035C (zh) 晶片测试参数分析方法
CN114004778A (zh) 失效图形的获取方法和获取装置
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
CN108268987B (zh) 多样式产品的品质推估方法
CN113409259B (zh) 基于图像特征信息的精密工件台倾角检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant