CN111131088A - 一种插卡式接口板和插卡式设备 - Google Patents

一种插卡式接口板和插卡式设备 Download PDF

Info

Publication number
CN111131088A
CN111131088A CN201911319940.6A CN201911319940A CN111131088A CN 111131088 A CN111131088 A CN 111131088A CN 201911319940 A CN201911319940 A CN 201911319940A CN 111131088 A CN111131088 A CN 111131088A
Authority
CN
China
Prior art keywords
controller
interface board
card
pin
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911319940.6A
Other languages
English (en)
Other versions
CN111131088B (zh
Inventor
王小军
姚钦峰
谢水新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Armyfly Technology Co Ltd
Original Assignee
Beijing Armyfly Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Armyfly Technology Co Ltd filed Critical Beijing Armyfly Technology Co Ltd
Priority to CN201911319940.6A priority Critical patent/CN111131088B/zh
Publication of CN111131088A publication Critical patent/CN111131088A/zh
Application granted granted Critical
Publication of CN111131088B publication Critical patent/CN111131088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/10—Exchange station construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明公开了一种插卡式接口板和插卡式设备，包括：控制器、物理层PHY芯片和接口板接插件；控制器分别与PHY芯片以及接口板接插件相连；接口板接插件用于获取插卡式接口板的槽位地址，并将槽位地址传输至控制器；控制器用于根据槽位地址确定PHY地址，并将PHY地址传输至PHY芯片。本发明实施例的技术方案解决了一个主控板对应多个接口板时由于PHY芯片地址产生冲突导致主控板无法对PHY芯片配置管理的问题，实现了接口板中PHY芯片地址的灵活配置，提高了主控板对接口板中PHY芯片配置管理的效率。

Description

一种插卡式接口板和插卡式设备
技术领域
本发明实施例涉及计算机硬件技术，尤其涉及一种插卡式接口板和插卡式设备。
背景技术
对于插卡式的模块化交换机，如图1所示，包括交换板101、背板102和接口板103，交换板通过SMI总线实现对接口板上的PHY芯片进行管理配置，每个PHY芯片都有自己的PHY地址，不同PHY芯片设置的PHY地址不一样。传统的接口板的结构示意图如图2所示，接口板103包括PHY芯片201、电阻202以及以太网端口203，PHY芯片201与背板102上的背板接插件204相连，每个PHY芯片201的PHY地址都有5根地址线需要配置，现有的PHY地址配置方式都是通过外接上下拉电阻来实现，当选择电阻202上拉到电源端时，该地址线表示1，当选择电阻202下拉到接地端时，该地址线表示0，如图2所示，PHY地址配置结果为01111。
传统的接口板中的PHY地址配置方式固定，PHY地址无法改变，不够灵活。在如图1所示的模块化交换机中，一个交换板通过背板对外连接4个接口板，而接口板1到接口板4型号、功能和配置参数完全一样，因此接口板上的PHY芯片的PHY地址配置也一样，从而导致在交换板对接口板上的PHY进行配置管理时出现地址冲突而导致配置管理不成功，因此，需要进行后续人为的二次配置以解决地址冲突的问题。
发明内容
本发明实施例提供了一种插卡式接口板和插卡式设备，实现了接口板中PHY芯片地址的灵活配置，且彻底避免了地址冲突问题。
第一方面，本发明实施例提供了一种插卡式接口板，包括：控制器、物理层PHY芯片和接口板接插件；
所述控制器分别与所述PHY芯片以及所述接口板接插件相连；
所述接口板接插件，用于获取所述插卡式接口板的槽位地址，并将所述槽位地址传输至所述控制器；
所述控制器，用于根据槽位地址，确定PHY地址，并将所述PHY地址传输至所述PHY芯片。
第二方面，本发明实施例还提供了一种插卡式设备，包括：背板、主控板、至少一个背板接插件、以及至少一个本发明任意实施例提供的所述插卡式接口板；
各所述背板接插件分别设置在所述背板的不同槽位内，不同槽位对应不同的槽位地址；
所述主控板设置于所述背板上，所述插卡式接口板与设置在槽位内的背板接插件相连。
本发明实施例在接口板中设置控制器，通过控制器将接收的槽位地址提供给所述PHY芯片中的地址配置端子，解决了一个主控板对应多个接口板时由于PHY芯片地址产生冲突导致主控板无法对PHY芯片配置管理的问题，实现了接口板中PHY芯片地址的灵活配置，提高了主控板对接口板中PHY芯片配置管理的效率。
附图说明
图1是现有技术中的一种模块化交换机的结构示意图；
图2是现有技术中的一种传统的接口板的结构示意图；
图3是本发明实施例一中的一种插卡式接口板的结构示意图；
图4是本发明实施例二中的一种插卡式接口板的结构示意图；
图5是本发明实施例三中的一种插卡式设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图3是本发明实施例一中的一种插卡式接口板的结构示意图，如图3所示，该插卡式接口板301包括：控制器302、物理层PHY芯片303和接口板接插件304；
所述控制器302分别与所述PHY芯片303以及所述接口板接插件304相连；所述接口板接插件304，用于获取所述插卡式接口板301的槽位地址，并将所述槽位地址传输至所述控制器302；所述控制器302，用于根据槽位地址，确定PHY地址，并将所述PHY地址传输至所述PHY芯片303。
在本实施例中，不同的插卡式接口板的槽位地址是不同的，控制器302获取到与插卡式接口板301对应的槽位地址后，可以将该槽位地址直接作为PHY地址传输至PHY芯片303，也可以将该槽位地址经过某种特定的运算关系处理后，得到新的槽位地址，并将该槽位地址传输至所述PHY芯片303，PHY芯片303根据接收到的所述槽位地址，进行PHY地址的设置。因此，本实施例中每个插卡式接口板中的PHY芯片的PHY地址都是不同的。
所述接口板接插件304包括槽位地址输入端子305，所述控制器302包括第一类引脚306及第二类引脚307。所述控制器302中的第一类引脚306与所述槽位地址输入端子305相连，第二类引脚307与所述PHY芯片303中的地址配置端子308相连。所述控制器302中的第一类引脚306和所述第二类引脚307的数量均与所述PHY芯片303中地址配置端子308的数量相同。
在本实施例中，接口板接插件304在与背板310中设定槽位的背板接插件311相连后，将所述槽位的槽位地址通过所述槽位地址输入端子305，提供给控制器302的第一类引脚306，第一类引脚306可以将该槽位地址直接传输至第二类引脚307，也可以将该槽位地址经过某种特定的运算关系处理后得到新的槽位地址，并将此槽位地址传输至第二类引脚307。第二类引脚307将此槽位地址提供给所述PHY芯片303中的地址配置端子308；PHY芯片303根据接收到的所述槽位地址，进行PHY地址的设置。
在一种可选的情况下，以图3为例，插卡式接口板301还包括电源端和并联电阻排309，所述并联电阻排309中并联的电阻数量与所述第一类引脚306的数量相同；所述并联电阻排309中各电阻的一端分别与所述电源端相连，所述并联电阻排309的中各电阻的另一端与所述第一类引脚306中的各引脚对应相连。
在另一种可选的情况下，插卡式接口板301还包括接地端(图中未示出)，所述接地端与所述第一类引脚306中的各引脚对应相连。
所述背板接插件311中还包括槽位地址设置端子312。其中，所述插卡式接口板301中槽位地址输入端子305与匹配的背板接插件311中的槽位地址设置端子312对应相连。背板310中的不同的槽位对应不同的槽位地址，所述槽位地址通过槽位内设置的背板接插件311中各槽位地址设置端子312的悬空或者接地状态配置得到。
在本实施例中，以图3为例，如果一个槽位地址设置端子312设置为悬空，则将与所述槽位地址设置端子312对应的地址位设置为1；如果一个槽位地址设置端子312设置为接地，则与所述槽位地址设置端子对应的地址位设置为0。所述槽位地址设置端子312与槽位地址输入端子305的数量相同，具体数量以及实际情况进行预设，本实施例对此并不进行限制。
例如，所述背板310中五个槽位地址设置端子312均设置为悬空，则此槽位的槽位地址ID[0:4]为11111，此槽位地址通过所述槽位地址输入端子305提供给控制器302的第一类引脚306，所述控制器302根据所述第一类引脚306与对应第二类引脚307之间的对应关系，将通过各所述第一类引脚306接收到的所述槽位地址输出至各所述第二类引脚307。
其中，所述第一类引脚306与对应第二类引脚307之间的对应关系可以为某种特定的逻辑运算关系，本实施例对此并不进行限制。
具体的，所述控制器302将接收的所述槽位地址ID[0:4]经过第一类引脚306与对应第二类引脚307之间的对应关系可以生成新的槽位地址AD[0:4]，例如，控制器302将接收的槽位地址ID[0:4]经过与运算得到新的槽位地址AD[0:4]，所述第二类引脚307将此新的槽位地址AD[0:4]提供给所述PHY芯片303中的地址配置端子308，所述PHY芯片303根据接收到的新的槽位地址进行PHY地址PHY ADDR[0:4]的设置。
在本实施例中，接口板接插件304可以为管脚形式的接插件，相应的，与接口板接插件304配套的背板接插件311可以为插孔形式的接插件；或者，接口板接插件304可以为插孔形式的接插件，相应的，与接口板接插件304配套的背板接插件311可以为管脚形式的接插件。所述控制器302可以为CPLD、单片机或者其他具有简单数据处理功能的处理器。
在本实施例中，背板中的不同的槽位具有不同的槽位地址，因此，每个接口板在插入背板后会有不同的槽位地址。本实施例首先通过接口板接插件与槽位内的背板接插件相连，使得接口板中控制器的第一类引脚获得该槽位地址，然后所述控制器将接收的槽位地址通过第二类引脚提供给所述PHY芯片，本发明实施例在接口板中设置控制器，通过控制器将接收的槽位地址提供给所述PHY芯片中的地址配置端子，解决了一个主控板对应多个接口板时由于PHY芯片地址产生冲突导致主控板无法对PHY芯片配置管理的问题，实现了接口板中PHY芯片地址的灵活配置。
实施例二
图4是本发明实施例二中的一种插卡式接口板的结构示意图，本实施例以上述实施例为基础进行细化。如图4所示，该插卡式接口板401包括：控制器402、物理层PHY芯片403、并联电阻排404和接口板接插件405；
所述控制器402分别与所述PHY芯片403以及所述接口板接插件405相连；所述接口板接插件405，用于获取所述插卡式接口板401的槽位地址，并将所述槽位地址传输至所述控制器402；所述控制器402，用于根据槽位地址，确定PHY地址，并将所述PHY地址传输至所述PHY芯片403。
所述接口板接插件405包括槽位地址输入端子406，所述控制器402包括第一类引脚407及第二类引脚408；所述控制器402中的第一类引脚407与所述槽位地址输入端子406相连，所述控制器402中的第二类引脚408与所述PHY芯片403中的地址配置端子409相连；所述控制器402中的第一类引脚407和所述第二类引脚408的数量均与所述PHY芯片403中地址配置端子409的数量相同。
在本实施例中，接口板接插件405在与背板410中设定槽位的背板接插件411相连后，将所述槽位的槽位地址通过所述槽位地址输入端子406，提供给控制器402的第一类引脚407，第一类引脚407可以将该槽位地址直接传输至第二类引脚408，也可以将该槽位地址经过某种特定的运算关系处理后得到新的槽位地址，并将此槽位地址传输至第二类引脚408。第二类引脚408将此槽位地址提供给所述PHY芯片403中的地址配置端子409；PHY芯片403根据接收到的所述槽位地址，进行PHY地址的设置。
所述并联电阻排404中并联的电阻数量与所述第一类引脚407的数量相同；所述并联电阻排404中各电阻的一端分别与所述电源端相连，所述并联电阻排404的中各电阻的另一端与所述第一类引脚407中的各引脚对应相连。
所述背板接插件411中还包括槽位地址设置端子412，其中，所述插卡式光口接口板401中槽位地址输入端子406与匹配的背板接插件411中的槽位地址设置端子412对应相连。所述背板410中的不同的槽位对应不同的槽位地址，所述槽位地址通过槽位内设置的背板接插件411中各槽位地址设置端子412的悬空或者接地状态配置得到。
其中，以图4为例，如果一个槽位地址设置端子412设置为悬空，则将与所述槽位地址设置端子412对应的地址位设置为1；如果一个槽位地址设置端子412设置为接地，则与所述槽位地址设置端子412对应的地址位设置为0。所述槽位地址设置端子412与槽位地址输入端子406的数量相同，具体数量以及实际情况进行预设，本实施例对此并不进行限制。例如，所述背板410中包括五个槽位地址设置端子412，第一个槽位地址设置端子设置为接地，剩余四个槽位地址设置端子均设置为悬空，则此槽位的槽位地址ID[0:4]为01111，此槽位地址通过所述槽位地址输入端子406提供给控制器402的第一类引脚407，所述控制器402根据所述第一类引脚407与对应第二类引脚408之间的对应关系，将通过各所述第一类引脚407接收到的所述槽位地址输出至各所述第二类引脚408。
其中，所述第一类引脚407与对应第二类引脚408之间的对应关系可以为某种特定的逻辑运算关系，本实施例对此并不进行限制。
具体的，所述控制器402将接收的所述槽位地址ID[0:4]经过第一类引脚407与对应第二类引脚408之间的对应关系可以生成新的槽位地址AD[0:4]，例如，控制器402将接收的槽位地址ID[0:4]经过或运算得到新的槽位地址AD[0:4]，所述第二类引脚408将此新的槽位地址AD[0:4]提供给所述PHY芯片403中的地址配置端子409，所述PHY芯片403根据接收到的新的槽位地址进行PHY地址PHY ADDR[0:4]的设置。
所述插卡式接口板401还包括：至少一个设定类型的物理层端口413，各所述物理层端口413分别与所述控制器402和所述PHY芯片403相连。所述物理层端口413包括信号输出端子414，所述控制器402还包括第三类管脚415，所述第三类管脚415与所述信号输出端子414相连；所述信号输出端子414，用于将接收的物理层信号传输至所述控制器402的第三类管脚415。
其中，所述控制器402用于将接收的所述物理层信号通过所述第三类管脚415传输至所述背板接插件411，以便于主控板通过控制器402对该物理层信号进行配置与处理。
具体的，以插卡式光口接口板为例，所述插卡式接口板401为以太网光口板，对应的物理层端口413为至少一个以太网光口，各所述以太网光口分别与所述控制器402和所述PHY芯片403相连。其中，每个以太网光口413中的PRESENT引脚、FAULT引脚、RX_LOS引脚以及TX_DISABLE引脚，分别与所述控制器402的对应引脚相连，以便于将接收的光口信号传输至所述控制器402。所述以太网光口413中的PRESENT引脚，用于向所述控制器402发送present信号，以使所述控制器402根据接收到的所述present信号的变化情况，确定所述以太网光口413的插入或者拔出；所述FAULT引脚，用于向所述控制器402发送FAULT信号，以使所述控制器402根据接收到的所述FAULT信号的变化情况确定所述以太网光口413是否发生发送错误；所述RX_LOS引脚，用于向所述控制器402发送RX_LOS信号，以使所述控制器402根据接收到的所述RX_LOS信号的变化情况确定所述以太网光口413是否发生接收错误；所述TX_DISABLE引脚，用于接收所述控制器402发送的TX_DISABLE信号，并根据所述TX_DISABLE信号，确定是否使能所述以太网光口。
在本实施例中，所述控制器402为复杂可编程逻辑器件；此复杂可编程逻辑器件还用于存储与所述插卡式接口板401对应的接口配置信息，所述接口配置信息包括：所述插卡式接口板401的类型、所述PHY芯片403的型号以及所述PHY芯片403与所适配的主控板中的MAC芯片之间的数据接口类型；所述复杂可编程逻辑器件还包括第四类管脚416，所述接口板接插件405还包括：总线信号输出端子417，所述第四类管脚416通过串行外设接口SPI通信总线与所述总线信号输出端子417相连；所述复杂可编程逻辑器件还用于：将存储的所述接口配置信息通过所述总线信号输出端子417提供给所适配的主控板，以使所述主控板对所述插卡式接口板401进行配置。具体的，主控板获取到所述接口配置信息后，根据不同接口板上不同的PHY芯片智能地配置主控板芯片和PHY芯片之间的数据接口类型。例如，假设插卡式接口板401为千兆电口接口板，PHY芯片和MAC芯片之间的数据接口类型需要配置为SGMII或QSGMII接口；假设插卡式接口板401为万兆光接口板，PHY芯片和MAC芯片之间的数据接口类型需要配置为10GBASE-KR。
在本实施例中，接口板接插件405可以为管脚形式的接插件，相应的，与接口板接插件405配套的背板接插件411可以为插孔形式的接插件；或者，接口板接插件405可以为插孔形式的接插件，相应的，与接口板接插件405配套的背板接插件411可以为管脚形式的接插件。
在本实施例中，背板中的不同的槽位具有不同的槽位地址，因此，每个接口板在插入背板后会有不同的槽位地址。本实施例首先通过接口板接插件与槽位内的背板接插件相连，使得接口板中控制器的第一类引脚获得该槽位地址，然后所述控制器将接收的槽位地址通过第二类引脚提供给所述PHY芯片，本发明实施例在接口板中设置控制器，通过控制器将接收的槽位地址提供给所述PHY芯片中的地址配置端子，解决了一个主控板对应多个接口板时由于PHY芯片地址产生冲突导致主控板无法对PHY芯片配置管理的问题，实现了接口板中PHY芯片地址的灵活配置；其次，本发明实施例中至少一个以太网光口分别于控制器和PHY芯片相连，所述以太网光口将接收的大量光口信号传输至控制器，控制器与接口板接插件连接的外设板进行SPI通信，外设板可以直接通过控制器对PHY芯片配置与管理。本发明实施例提高了对接口板中PHY芯片配置管理的效率，解决了现有技术中大量的光口信号通过背板传输到外设板导致的背板和背板接插件设计困难的问题。
实施例三
图5是本发明实施例三中的一种插卡式设备的结构示意图，所述插卡式设备501包括：背板502、主控板503、至少一个背板接插件以及至少一个本发明任意实施例所提供的插卡式接口板504；
所述背板502中，包括多个背板接插件，各所述背板接插件分别设置在所述背板502的不同槽位内，不同槽位对应不同的槽位地址；所述主控板503设置于所述背板502上，所述插卡式接口板504与设置在槽位内的背板接插件相连。
在本实施例中，所述主控板503通过主控板接插件505与设置在第一类槽位内的背板接插件506相连；所述插卡式接口板504与设置在第二类槽位内的背板接插件507相连。
具体的，以图5为例，该插卡式接口板504包括：控制器510、物理层PHY芯片511、电阻512和接口板接插件513；所述接口板接插件513包括槽位地址输入端子509，所述控制器510包括第一类引脚514及第二类引脚515；所述电阻512、所述槽位地址输入端子509、所述第一类引脚514和所述第二类引脚515的数量均与所述PHY芯片511中地址配置端子516的数量相同；所述第一类引脚514分别与所述槽位地址输入端子509对应相连，并分别通过对应的所述电阻512与电源端相连；所述第二类引脚515分别与所述地址配置端子516对应相连；所述接口板接插件513，用于在与背板502中第二类槽位内的背板接插件507相连，将所述槽位的槽位地址通过所述槽位地址输入端子509提供给控制器510的第一类引脚514；所述控制器510，用于将接收的槽位地址通过所述第二类引脚515提供给所述PHY芯片511中的地址配置端子516；所述PHY芯片511，用于根据接收到的所述槽位地址，进行PHY地址的设置。
所述槽位内的背板接插件507中包括槽位地址设置端子508；所述插卡式接口板504中槽位地址输入端子509与匹配的背板接插件507中的槽位地址设置端子508对应相连；所述槽位地址输入端子509的数量与匹配的所述背板接插件507中的槽位地址设置端子508的数量对应相同，具体数量以实际情况进行预设，本实施例对此并不进行限制；所述槽位地址通过背板接插件507中各槽位地址设置端子508的悬空或者接地状态配置得到。
在本实施例中，以图5为例，如果一个槽位地址设置端子508设置为悬空，则将与所述槽位地址设置端子508对应的地址位设置为1；如果一个槽位地址设置端子508设置为接地，则与所述槽位地址设置端子508对应的地址位设置为0。例如，所述背板502中包括五个槽位地址设置端子508，第一个槽位地址设置端子设置为接地，剩余四个槽位地址设置端子均设置为悬空，则此槽位的槽位地址ID[0:4]为01111，此槽位地址通过所述槽位地址输入端子509提供给控制器510的第一类引脚514，所述控制器510根据所述第一类引脚514与对应第二类引脚515之间的对应关系，将通过各所述第一类引脚514接收到的所述槽位地址输出至各所述第二类引脚515。
其中，所述第一类引脚514与对应第二类引脚515之间的对应关系可以为某种特定的逻辑运算关系，本实施例对此并不进行限制。
具体的，所述控制器510将接收的所述槽位地址ID[0:4]经过第一类引脚514与对应第二类引脚515之间的对应关系可以生成新的槽位地址AD[0:4]，所述第二类引脚515将此新的槽位地址AD[0:4]提供给所述PHY芯片511中的地址配置端子516，所述PHY芯片511根据接收到的新的槽位地址进行PHY地址PHY ADDR[0:4]的设置。
所述插卡式接口板504还包括：至少一个设定类型的物理层端口517，各所述物理层端口517分别与所述控制器510和所述PHY芯片511相连。
在本实施例中，所述物理层端口517用于将接收的物理层信号传输至所述控制器510，所述控制器510还包括第三类管脚518，所述接口板接插件513还包括：总线信号输出端子519，所述第三类管脚518通过串行外设接口SPI通信总线与所述接口板接插件513中的总线信号输出端子519相连，所述控制器510用于将接收的所述物理层信号通过所述第三类管脚518传输至所述第二类槽位内的背板接插件507，以便于主控板503通过控制器510对该物理层信号进行配置与处理。
具体的，每个物理层端口517中的PRESENT引脚、FAULT引脚、RX_LOS引脚以及TX_DISABLE引脚，分别与所述控制器510的对应引脚相连，以便于将接收的物理层信号传输至所述控制器510。
所述PHY芯片511还包括数据信号输入端子520，所述接口板接插件513还包括：数据信号输出端子521，所述数据信号输入端子520通过数据总线与所述接口板接插件513中的数据信号输出端子521相连，以便于对PHY芯片的参数进行管理与配置。
在本实施例中，接口板接插件513可以为管脚形式的接插件，相应的，与接口板接插件513配套的第二类槽位内的背板接插件507可以为插孔形式的接插件；或者，接口板接插件513可以为插孔形式的接插件，相应的，与接口板接插件513配套的第二类槽位内的背板接插件507可以为管脚形式的接插件。所述控制器510可以为CPLD、单片机或者其他具有简单数据处理功能的处理器。所述插卡式设备501可以为插卡式交换机。
在本实施例中，背板中的不同的槽位具有不同的槽位地址，因此，每个接口板在插入背板后会有不同的槽位地址。本实施例首先通过接口板接插件与槽位内的背板接插件相连，使得接口板中控制器的第一类引脚获得该槽位地址，然后所述控制器将接收的槽位地址通过第二类引脚提供给所述PHY芯片，本发明实施例在接口板中设置控制器，通过控制器将接收的槽位地址提供给所述PHY芯片中的地址配置端子，解决了一个主控板对应多个接口板时由于PHY芯片地址产生冲突导致主控板无法对PHY芯片配置管理的问题，实现了接口板中PHY芯片地址的灵活配置；其次，本发明实施例中至少一个物理层端口分别于控制器和PHY芯片相连，所述物理层端口将接收的大量物理层信号传输至控制器，控制器与主控板进行SPI通信，主控板可以直接通过控制器对PHY芯片配置与管理。本发明实施例提高了主控板对接口板中PHY芯片配置管理的效率，解决了现有技术中大量的物理层信号通过背板传输到主控板导致的背板和背板接插件设计困难的问题。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种插卡式接口板，其特征在于，包括：控制器、物理层PHY芯片和接口板接插件；
所述控制器分别与所述PHY芯片以及所述接口板接插件相连；
所述接口板接插件，用于获取所述插卡式接口板的槽位地址，并将所述槽位地址传输至所述控制器；
所述控制器，用于根据槽位地址，确定PHY地址，并将所述PHY地址传输至所述PHY芯片。
2.根据权利要求1所述的插卡式接口板，其特征在于：
所述接口板接插件中包括槽位地址输入端子，所述控制器包括第一类引脚及第二类引脚，所述控制器中的第一类引脚与所述槽位地址输入端子相连，所述控制器中的第二类引脚与所述PHY芯片中的地址配置端子相连；
其中，所述第一类引脚和所述第二类引脚的数量均与所述PHY芯片中地址配置端子的数量相同。
3.根据权利要求2所述的插卡式接口板，其特征在于，还包括：电源端和并联电阻排，所述并联电阻排中并联的电阻数量与所述第一类引脚的数量相同；
所述并联电阻排中各电阻的一端分别与所述电源端相连，所述并联电阻排的中各电阻的另一端与所述第一类引脚中的各引脚对应相连。
4.根据权利要求1所述的插卡式接口板，其特征在于，所述插卡式接口板还包括：至少一个设定类型的物理层端口，各所述物理层端口分别与所述控制器和所述PHY芯片相连。
5.根据权利要求4所述的插卡式接口板，其特征在于：
所述物理层端口包括信号输出端子，所述控制器还包括第三类管脚，所述第三类管脚与所述信号输出端子相连；
所述信号输出端子，用于将接收的物理层信号传输至所述控制器的第三类管脚。
6.根据权利要求4所述的插卡式接口板，其特征在于，所述插卡式接口板为以太网光口板，所述物理层端口为至少一个以太网光口，各所述以太网光口分别与所述控制器和所述PHY芯片相连。
7.根据权利要求6所述的插卡式接口板，其特征在于，每个以太网光口中的PRESENT引脚、FAULT引脚、RX_LOS引脚以及TX_DISABLE引脚，分别与所述控制器的对应引脚相连；
所述以太网光口，具体用于：
通过所述PRESENT引脚，向所述控制器发送present信号，以使所述控制器根据接收到的所述present信号的变化情况，确定所述以太网光口的插入或者拔出；
通过所述FAULT引脚，向所述控制器发送FAULT信号，以使所述控制器根据接收到的所述FAULT信号的变化情况确定所述以太网光口是否发生发送错误；
通过所述RX_LOS引脚，向所述控制器发送RX_LOS信号，以使所述控制器根据接收到的所述RX_LOS信号的变化情况确定所述以太网光口是否发生接收错误；
通过所述TX_DISABLE引脚，接收所述控制器发送的TX_DISABLE信号，并根据所述TX_DISABLE信号，确定是否使能所述以太网光口。
8.根据权利要求1-7任一项所述的插卡式接口板，其特征在于，所述控制器为复杂可编程逻辑器件；
所述复杂可编程逻辑器件，还用于：存储与所述插卡式接口板对应的接口配置信息，所述接口配置信息包括：所述插卡式接口板的类型、所述PHY芯片的型号以及所述PHY芯片与所适配的主控板中的MAC芯片之间的数据接口类型；
所述复杂可编程逻辑器件还包括：第四类管脚，所述接口板接插件还包括：总线信号输出端子，所述第四类管脚通过串行外设接口SPI通信总线与所述总线信号输出端子相连；
所述复杂可编程逻辑器件还用于：将存储的所述接口配置信息通过所述总线信号输出端子提供给所适配的主控板，以使所述主控板对所述插卡式接口板进行配置。
9.一种插卡式设备，包括：背板、主控板、至少一个背板接插件、以及至少一个如权利要求1-8任一项所述的插卡式接口板；
各所述背板接插件分别设置在所述背板的不同槽位内，不同槽位对应不同的槽位地址；
所述主控板设置于所述背板上，所述插卡式接口板与设置在槽位内的背板接插件相连。
10.根据权利要求9所述的插卡式设备，其特征在于：
所述槽位内的背板接插件中包括槽位地址设置端子；所述插卡式接口板中槽位地址输入端子与匹配的背板接插件中的槽位地址设置端子对应相连；
所述槽位地址输入端子的数量与匹配的所述背板接插件中的槽位地址设置端子的数量对应相同；所述槽位地址通过背板接插件中各槽位地址设置端子的悬空或者接地状态配置得到。
CN201911319940.6A 2019-12-19 2019-12-19 一种插卡式接口板和插卡式设备 Active CN111131088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911319940.6A CN111131088B (zh) 2019-12-19 2019-12-19 一种插卡式接口板和插卡式设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911319940.6A CN111131088B (zh) 2019-12-19 2019-12-19 一种插卡式接口板和插卡式设备

Publications (2)

Publication Number Publication Date
CN111131088A true CN111131088A (zh) 2020-05-08
CN111131088B CN111131088B (zh) 2022-03-11

Family

ID=70500329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911319940.6A Active CN111131088B (zh) 2019-12-19 2019-12-19 一种插卡式接口板和插卡式设备

Country Status (1)

Country Link
CN (1) CN111131088B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224174A (ja) * 1999-02-02 2000-08-11 Nec Corp Ａｔｍ通信制御装置
US6438625B1 (en) * 1999-10-21 2002-08-20 Centigram Communications Corporation System and method for automatically identifying slots in a backplane
US20100042769A1 (en) * 2008-08-14 2010-02-18 Asustek Computer Inc. Motherboard and interface control method of memory slot thereof
US20100122011A1 (en) * 2008-11-13 2010-05-13 International Business Machines Corporation Method and Apparatus for Supporting Multiple High Bandwidth I/O Controllers on a Single Chip
CN102291423A (zh) * 2011-05-12 2011-12-21 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路
US20150139240A1 (en) * 2012-10-09 2015-05-21 Broadcom Corporation Multi-chip module with a high-rate interface
US20150180803A1 (en) * 2013-12-20 2015-06-25 Huawei Technologies Co., Ltd. Network device and information transmission method
CN107391409A (zh) * 2016-05-17 2017-11-24 新华三技术有限公司 一种pci-e 网络控制器、网络设备和数据传输方法
CN107547673A (zh) * 2017-05-10 2018-01-05 新华三信息安全技术有限公司 一种网络设备及物理层地址的分配方法
CN207589068U (zh) * 2017-10-27 2018-07-06 江苏加华枫泰数据网络设备有限公司 一种机架式olt设备
CN109768934A (zh) * 2018-12-28 2019-05-17 安徽皖兴通信息技术有限公司 一种路由器的纯phy接口板资源管理方法
US20190303342A1 (en) * 2019-02-08 2019-10-03 Intel Corporation Phy recalibration using a message bus interface

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224174A (ja) * 1999-02-02 2000-08-11 Nec Corp Ａｔｍ通信制御装置
US6438625B1 (en) * 1999-10-21 2002-08-20 Centigram Communications Corporation System and method for automatically identifying slots in a backplane
US20100042769A1 (en) * 2008-08-14 2010-02-18 Asustek Computer Inc. Motherboard and interface control method of memory slot thereof
US20100122011A1 (en) * 2008-11-13 2010-05-13 International Business Machines Corporation Method and Apparatus for Supporting Multiple High Bandwidth I/O Controllers on a Single Chip
CN102291423A (zh) * 2011-05-12 2011-12-21 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路
US20150139240A1 (en) * 2012-10-09 2015-05-21 Broadcom Corporation Multi-chip module with a high-rate interface
US20150180803A1 (en) * 2013-12-20 2015-06-25 Huawei Technologies Co., Ltd. Network device and information transmission method
CN107391409A (zh) * 2016-05-17 2017-11-24 新华三技术有限公司 一种pci-e 网络控制器、网络设备和数据传输方法
CN107547673A (zh) * 2017-05-10 2018-01-05 新华三信息安全技术有限公司 一种网络设备及物理层地址的分配方法
CN207589068U (zh) * 2017-10-27 2018-07-06 江苏加华枫泰数据网络设备有限公司 一种机架式olt设备
CN109768934A (zh) * 2018-12-28 2019-05-17 安徽皖兴通信息技术有限公司 一种路由器的纯phy接口板资源管理方法
US20190303342A1 (en) * 2019-02-08 2019-10-03 Intel Corporation Phy recalibration using a message bus interface

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈耿: "一种实用的多通道SPI接口设计", 《舰船电子工程》 *

Also Published As

Publication number Publication date
CN111131088B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN104348673B (zh) 一种调测的方法、主控板和业务板
US20090135715A1 (en) Duplicate internet protocol address resolution in a fragmented switch stack environment
CN111919402B (zh) 一种光通信装置、光线路终端和光通信的处理方法
EP1684446A2 (en) A method and apparatus for testing optical network equipment
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
CN212135417U (zh) 一种配置从设备地址的装置及单板
US6715019B1 (en) Bus reset management by a primary controller card of multiple controller cards
CN109561032B (zh) 一种交换机模块及包括其的交换机
CN111948971A (zh) 一种智能卡管理装置及其数据转接方法
CN112511370A (zh) 一种phy模式自主切换的信号测试系统
CN111966625A (zh) 一种自动配置i2c地址的方法及系统
WO2013115774A1 (en) Establishing connectivity of modular nodes in a pre-boot environment
US20040162928A1 (en) High speed multiple ported bus interface reset control system
CN111131088B (zh) 一种插卡式接口板和插卡式设备
CN109147649B (zh) 显示屏控制卡
CN217085747U (zh) 基于vpx总线的多接口通信装置
CN114116584A (zh) 接口板卡、用户设备及cpu的测试系统
US6810439B2 (en) System and method to monitor connections to a device
CN216310776U (zh) 接口板卡、用户设备及cpu的测试系统
CN117234992B (zh) 一种具有多个异步接口的自动检测通信装置及方法
CN217718675U (zh) Pcie接口、主板以及pcie扩展模块
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN112115086B (zh) 转接板
CN212411050U (zh) 一种智能卡管理装置和智能卡系统
CN211352352U (zh) 一种热拔插通信接口、装置及一种通信系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant