CN111128875A - 一种柔性阵列基板的制备方法及柔性阵列基板 - Google Patents
一种柔性阵列基板的制备方法及柔性阵列基板 Download PDFInfo
- Publication number
- CN111128875A CN111128875A CN201911322244.0A CN201911322244A CN111128875A CN 111128875 A CN111128875 A CN 111128875A CN 201911322244 A CN201911322244 A CN 201911322244A CN 111128875 A CN111128875 A CN 111128875A
- Authority
- CN
- China
- Prior art keywords
- source
- layer
- drain
- insulating layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000011368 organic material Substances 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 226
- 238000000034 method Methods 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005452 bending Methods 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000011161 development Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 description 42
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005429 filling process Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请揭露一种柔性阵列基板的制备方法及柔性阵列基板，通过在TFT的源/漏极制程之后，进一步将源/漏极两侧的无机层全部蚀刻掉，之后直接在源/漏极上方及无机层被挖掉的区域采用有机材料进行填充形成平坦化层，提升了面板的弯折性能，减少了Mask费用，并减少一道制程工艺，降低了产品的开发费用，提高了产品的竞争力。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种柔性阵列基板的制备方法及柔性阵列基板。
背景技术
随着科技的不断发展，人们对显示器件的要求越来越高。窄边框甚至无边框屏成为当前市场柔性显示器件(Flexible Display)的主流方向，为了尽可能的增大屏占比，实现窄边框甚至无边框化，需要将左右边沿以及上下边沿区域尽可能缩小。
有机发光二极管(Organic Light Emitting Diode，以下简称OLED)显示技术相比液晶显示技术(Liquid Crystal Display，以下简称LCD)有很多的优点，其中最主要的一个特征在于OLED可以实现显示形态的自由化，使得显示画面不再局限于平面。比如说OLED显示屏边框窄，制成重量轻，可实现弯曲、折叠、甚至是卷曲等。OLED显示面板开发制程一般分为阵列基板(Array)段、EL(OLED材料蒸镀)段、封装段、模组段等。
由于对屏幕要求越高，屏幕的制作成本也会相应加大。比如窄边框设计，伴随而来的是减小电源信号金属线的宽度，此措施对电学性能方面的主要的影响是增大了IR drop(IR压降)，会导致面板均匀性较差，因此需要通过增加金属制程来降低IR drop增大的影响。对于卷曲屏设计，需要通过增加有机填充制程，来增强屏幕的抗弯折性能；常见的实现面板卷曲方式是在阵列基板段的栅极制程之后，源/漏极制程之前，先将走线之间的无机层挖掉，再通过填充有机层来提升面板的可弯折性能，这通常需要增加两道光罩掩膜板(Mask)制程。而增加Mask、增加工艺制程，无疑会增加产品的开发费用，增加成本，影响产品的竞争力。
因此，如何提升面板的弯折性能，同时节省Mask、减少工艺制程，成为现有阵列基板技术发展急需解决的技术问题。
发明内容
本申请的目的在于，针对现有技术存在的问题，提供一种柔性阵列基板的制备方法及柔性阵列基板，可以提升面板的弯折性能，同时节省Mask、减少工艺制程，提高产品的竞争力。
为实现上述目的，本申请提供了一种柔性阵列基板的制备方法，包括如下步骤：提供一阵列基板，所述阵列基板包括一柔性衬底和形成在所述柔性衬底上的一TFT的沟道区、栅极、源/漏极及相应的无机层；对所述源/漏极两侧的无机层进行蚀刻，形成填充孔；在所述填充孔内以及所述源/漏极上沉积有机材料，形成一平坦化层。
为实现上述目的，本申请还提供了一种柔性阵列基板，包括：一柔性衬底；设置于所述所述柔性衬底上的一TFT的沟道区、栅极、源/漏极及相应的无机层；设置于所述源/漏极两侧的填充孔；设置于所述填充孔内以及所述源/漏极上的一平坦化层，所述平坦化层所采用的材料为有机材料。
本申请的优点在于：本申请提供的柔性阵列基板的制备方法，在TFT的源/漏极制程之前，无需进行填充孔的蚀刻及有机材料的填充制程，通过在TFT的源/漏极制程之后，进一步将源/漏极两侧的无机层全部蚀刻掉，之后直接在源/漏极上方及无机层被挖掉的区域采用有机材料进行填充形成平坦化层，有机材料填充面积变大，可大幅提升面板的弯折性能，实现卷曲屏或折叠屏功能；且用于生成源/漏极的Mask与用于蚀刻源/漏极两侧的无机层的Mask，可以采用同一Mask，减少了Mask费用，并减少一道制程工艺，降低了产品的开发费用及产品生产周期，提高了产能，进而提高了产品的竞争力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1A-图1F，本申请柔性阵列基板的制备方法第一实施例的制备流程图；
图2A-图2J，本申请柔性阵列基板的制备方法第二实施例的制备流程图；
图3A-图3J，现有技术中阵列基板的制备方法的制备流程图。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本申请的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。本申请所提到的方向用语，例如：上、下、左、右、前、后、内、外、侧面等，仅是参考附图的方向。以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其它工艺的应用和/或其它材料的使用。
本申请主要针对面板开发中阵列基板(Array)段的工艺制程，Array段是在衬底基板上通过各膜层之间的沉积，形成可驱动整个面板正常工作的电路架构。常规膜层主要包括：有源层(Poly)、栅极(GE)、源/漏极(S/D)、平坦化层(PLN)、阳极(ANO)、像素定义层(PDL)以及支撑层(PS)，其中，Poly与GE之间、GE与SD之间都通过无机绝缘层支撑。本申请提供的柔性阵列基板的制备方法，通过在包括一柔性衬底和形成在所述柔性衬底上的一TFT的沟道区、栅极、源/漏极及相应的无机层的阵列基板上，对所述源/漏极两侧的无机层进行蚀刻，形成填充孔，在所述填充孔内以及所述源/漏极上沉积有机材料，形成一平坦化层。即，在TFT的源/漏极(S/D)制程之后，进一步将S/D两侧的无机层全部蚀刻掉，之后直接在S/D上方及无机层被挖掉的区域采用有机材料进行填充，形成平坦化层，可大幅提升面板的弯折性能，实现卷曲屏或折叠屏功能。同时，用于生成S/D的光罩掩膜板(Mask)与用于蚀刻S/D两侧的无机层的Mask，可以采用同一Mask，即采用同一Mask通过同一道光刻制程工艺实现，减少了Mask费用，并减少一道制程工艺，降低了产品的开发费用及产品生产周期，提高了产能，进而提高了产品的竞争。
请参阅图1A-图1F，本申请柔性阵列基板的制备方法第一实施例的制备流程图。所述制备方法包括如下步骤：
步骤11：在一柔性衬底上通过一第一光罩掩膜板图案化一有源层，形成TFT(薄膜晶体管)的沟道区，请参阅图1A。如图1A所示，通过在所述柔性衬底100上沉积一有源层，并采用一第一光罩掩膜板(未图示)对所述有源层进行图案化，形成TFT的沟道区111。所述有源层可以为多晶硅(poly-Si)；所述柔性衬底100可以包括聚亚酰胺(PI)层101，以及形成在PI层101上的缓冲(Buffer)层102，以利于提升面板的弯折性能。
步骤12：在所述柔性衬底上形成一栅极绝缘层，并在所述栅极绝缘层上通过一第二光罩掩膜板图案化一栅极层，形成所述TFT的栅极，请参阅图1B。如图1B所示，通过在所述柔性衬底100上沉积一栅极绝缘(GI)层112，所述GI层112覆盖所述柔性衬底100以及所述沟道区111；之后在所述GI层112上沉积一栅极(GE)层，并采用一第二光罩掩膜板(未图示)对所述GE层112进行图案化，形成TFT的栅极113。
步骤13：在所述栅极绝缘层上形成一层间绝缘层，并通过一第三光罩掩膜板对所述层间绝缘层、所述栅极绝缘层进行蚀刻，形成源/漏极接触孔，请参阅图1C。如图1C所示，通过在所述GI层112上形成一层间绝缘(ILD)层114，所述ILD层114覆盖所述GI层112以及所述栅极113；之后采用一第三光罩掩膜板(未图示)对所述ILD层114、所述GI层112进行蚀刻，在所述沟道区111的两端部形成源/漏极接触孔(CNT)120。即，通过对无机层打孔，用于为后续实现上下层电极/导线的连接做准备。
步骤14：在所述层间绝缘层上通过一第四光罩掩膜板图案化一源/漏极层，形成所述TFT的源/漏极，其中，所述源/漏极通过所述源/漏极接触孔与所述沟道区相接触，请参阅图1D。如图1D所示，通过在所述ILD层114上沉积一源/漏极(S/D)层，并采用一第四光罩掩膜板(未图示)对所述S/D层进行图案化，形成TFT的源/漏极115，其中，所述源/漏极115通过所述源/漏极接触孔120与所述沟道区111相接触。所述第四光罩掩膜板可以为光致抗蚀剂图案。
步骤15：对所述源/漏极两侧的无机层进行蚀刻，形成填充孔，请参阅图1E。如图1E所示，通过对所述源/漏极115两侧的无机层(即所述ILD层114、所述GI层112)进行蚀刻，形成填充孔130。具体的，所述填充孔130暴露出所述柔性衬底100以及所述栅极113，用于为后续填充有机材料实现提升屏幕的弯折性能做准备。
在本实施例中，形成所述源/漏极115之后，以用来形成所述源/漏极115的光罩掩膜板(即所述第四光罩掩膜板)作为掩模，进一步对所述源/漏极115两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极115覆盖的部分并保留被所述源/漏极115覆盖的部分，从而形成暴露出所述柔性衬底100以及所述栅极113的所述填充孔130。
在其它实施例中，形成所述源/漏极115之后，直接以所述源/漏极115作为掩模，利用所述源/漏极115的金属的不透光性，进一步对所述源/漏极115两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极115覆盖的部分并保留被所述源/漏极115覆盖的部分，从而形成暴露出所述柔性衬底100以及所述栅极113的所述填充孔130。
步骤16：在所述填充孔内以及所述源/漏极上沉积有机材料，形成一平坦化层，请参阅图1F。如图1F所示，通过在所述填充孔120内以及所述源/漏极115上沉积有机材料(organics)形成平坦化(PLN)层140，所述PLN层140覆盖所述源/漏极115，同时填充前一制程挖的所述填充孔130。由于所述源/漏极115两侧均采用有机材料填充，可大幅提升面板的弯折性能，利于实现卷曲屏或折叠屏功能。
需要说明的是，本申请柔性阵列基板的制备方法在形成所述PLN层140之后还包括阳极(ANO)、像素定义层(PDL)以及支撑层(PS)等制程，最终形成可驱动整个面板正常工作的电路架构，ANO、PDL以及PS制程可参考现有制程工艺，此处不再赘述。
相比于现有技术阵列基板的制备方法中，在TFT的源/漏极(S/D)制程之前，需要先采用一光罩掩膜板(Mask)进行填充孔的蚀刻、再采用一Mask进行有机材料(organics)的填充制程，需要两张Mask且多了一道有机材料填充的工艺制程；在TFT的源/漏极(S/D)制程之后，还需要进行有机材料沉积以形成平坦化层。本申请提供的柔性阵列基板的制备方法，在TFT的源/漏极(S/D)制程之前，无需进行填充孔的蚀刻及有机材料的填充制程，减少了两张Mask且节省了一道有机材料填充的工艺制程；通过在TFT的源/漏极(S/D)制程之后，进一步将S/D两侧的无机层全部蚀刻掉，之后直接在S/D上方及无机层被挖掉的区域采用有机材料进行填充形成平坦化层，有机材料填充面积变大，可大幅提升面板的弯折性能，实现卷曲屏或折叠屏功能。同时，用于生成S/D的Mask与用于蚀刻S/D两侧的无机层的Mask，可以采用同一Mask，即采用同一Mask通过同一道光刻制程工艺实现，减少了Mask费用，并减少一道制程工艺，降低了产品的开发费用及产品生产周期，提高了产能，进而提高了产品的竞争。
请参阅图2A-图2J，本申请柔性阵列基板的制备方法第二实施例的制备流程图。所述制备方法包括如下步骤：
步骤201：在一柔性衬底上通过一第一光罩掩膜板图案化一有源层，形成TFT(薄膜晶体管)的沟道区，请参阅图2A。如图2A所示，通过在所述柔性衬底200上沉积一有源层，并采用一第一光罩掩膜板(未图示)对所述有源层进行图案化，形成TFT的沟道区211。所述有源层可以为多晶硅(poly-Si)；所述柔性衬底200可以包括聚亚酰胺(PI)层201，以及形成在PI层201上的缓冲(Buffer)层202，以利于提升面板的弯折性能。
步骤202：在所述柔性衬底上形成一第一栅极绝缘层，并在所述第一栅极绝缘层上通过一第二光罩掩膜板图案化一第一栅极层，形成所述TFT的栅极，请参阅图2B。如图2B所示，通过在所述柔性衬底200上沉积一第一栅极绝缘(GI1)层212，所述GI1层212覆盖所述柔性衬底200以及所述沟道区211；之后在所述GI1层212上沉积一第一栅极(GE1)层，并采用一第二光罩掩膜板(未图示)对所述GE1层212进行图案化，形成TFT的栅极213和一电容的一第一极板214。
步骤203：在所述第一栅极绝缘层上形成一第二栅极绝缘层，并在所述第二栅极绝缘层上通过一第三光罩掩膜板图案化一第二栅极层，形成所述电容的一第二极板，请参阅图2C。如图2C所示，通过在所述GI1层212上沉积一第二栅极绝缘(GI2)层215，所述GI2层215覆盖所述GI1层212、所述栅极213以及所述第一极板214；之后在所述GI2层215上沉积一第二栅极(GE2)层，并采用一第三光罩掩膜板(未图示)对所述GE2层215进行图案化，形成所述电容的一第二极板216。
步骤204：在所述第二栅极绝缘层上形成一层间绝缘层，并通过一第四光罩掩膜板对所述层间绝缘层、所述第二栅极绝缘层、所述第一栅极绝缘层进行蚀刻，形成源/漏极接触孔以及第二极板接触孔，请参阅图2D。如图2D所示，通过在所述GI2层215上形成一层间绝缘(ILD)层217，所述ILD层217覆盖所述GI2层215以及所述第二极板216；之后采用一第四光罩掩膜板(未图示)对所述ILD层217、所述GI2层215、所述GI1层212进行蚀刻，在所述沟道区211的两端部形成源/漏极接触孔221以及第二极板接触孔(CNT)222。即，通过对无机层打孔，用于实现上下层电极/导线的连接做准备。
步骤205：在所述层间绝缘层上通过一第五光罩掩膜板图案化一源/漏极层，形成所述TFT的源/漏极以及第二极板连接线，请参阅图2E。如图2E所示，通过在所述ILD层217上沉积一源/漏极(S/D)层，并采用一第五光罩掩膜板(未图示)对所述S/D层进行图案化，形成TFT的源/漏极218以及第二极板连接线219，其中，所述源/漏极218通过所述源/漏极接触孔221与所述沟道区211相接触，所述第二极板连接线219通过所述第二极板接触孔222与所述第二极板216相接触。所述第五光罩掩膜板可以为光致抗蚀剂图案。
步骤206：对所述源/漏极两侧的无机层进行蚀刻，形成填充孔，请参阅图2F。如图2F所示，通过对所述源/漏极218两侧的无机层(即所述ILD层217、所述GI2层215、所述GI1层212)进行蚀刻，形成填充孔230。具体的，所述填充孔230暴露出所述柔性衬底200、所述栅极213以及所述第二极板216，用于为后续填充有机材料实现提升屏幕的弯折性能做准备。
在本实施例中，形成所述源/漏极218之后，以用来形成所述源/漏极218的光罩掩膜板(即所述第五光罩掩膜板)作为掩模，进一步对所述源/漏极218两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极218覆盖的部分并保留被所述源/漏极218覆盖的部分，从而形成暴露出所述柔性衬底200、所述栅极213以及所述第二极板216的所述填充孔230。
在其它实施例中，形成所述源/漏极218之后，直接以所述源/漏极218作为掩模，利用所述源/漏极218的金属的不透光性，进一步对所述源/漏极218两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极218覆盖的部分并保留被所述源/漏极218覆盖的部分，从而形成暴露出所述柔性衬底200、所述栅极213以及所述第二极板216的所述填充孔230。
步骤207：在所述填充孔内以及所述源/漏极上沉积有机材料，形成一平坦化层，并通过一第六光罩掩膜板对所述平坦化层进行蚀刻，形成阳极接触孔，请参阅图2G。如图2G所示，通过在所述填充孔230内以及所述源/漏极218上沉积有机材料(organics)形成平坦化(PLN)层240，所述PLN层240覆盖所述源/漏极218，同时填充前一制程挖的所述填充孔230。由于所述源/漏极218两侧均采用有机材料填充，可大幅提升面板的弯折性能，利于实现卷曲屏或折叠屏功能。再采用一第六光罩掩膜板(未图示)对所述PLN层240进行蚀刻，形成暴露出所述源/漏极218的阳极接触孔241。即，通过对有机层打孔，用于为后续实现上下层电极的连接做准备。
步骤208：在所述平坦化层上通过一第七光罩掩膜板图案化一阳极层，形成一阳极，请参阅图2H。如图2H所示，通过在所述PLN层240上沉积一阳极(ANO)层，并采用一第七光罩掩膜板(未图示)对所述ANO层进行图案化，形成阳极250，其中，所述阳极250通过所述阳极接触孔241与所述源/漏极218相接触。
步骤209：在所述平坦化层上形成一像素定义层，并通过一第八光罩掩膜板对所述像素定义层进行蚀刻，形成暴露所述阳极的开孔，请参阅图2I。如图2I所示，通过在所述PLN层240上形成一像素定义(PDL)层260，并采用一第八光罩掩膜板(未图示)对所述PDL层260进行蚀刻，形成暴露所述阳极250的开孔261。即，通过对PDL层打孔，用于为后续EL(OLED材料蒸镀)段做准备。
步骤210：在所述像素定义层上形成一支撑层，并通过一第九光罩掩膜板对所述支撑层进行蚀刻，形成支撑柱，请参阅图2J。如图2J所示，通过在所述PDL层260上形成一支撑(PS)层，并采用一第九光罩掩膜板(未图示)对所述PS层进行蚀刻，形成支撑柱270，用于为后续EL(OLED材料蒸镀)段提供支撑功能。
本申请提供的柔性阵列基板的制备方法，在TFT的源/漏极制程之前，无需进行填充孔的蚀刻及有机材料的填充制程，通过在TFT的源/漏极制程之后，进一步将源/漏极两侧的无机层全部蚀刻掉，之后直接在源/漏极上方及无机层被挖掉的区域采用有机材料进行填充形成平坦化层，有机材料填充面积变大，可大幅提升面板的弯折性能，实现卷曲屏或折叠屏功能；且用于生成源/漏极的Mask与用于蚀刻源/漏极两侧的无机层的Mask，可以采用同一Mask，减少了Mask费用，并减少一道制程工艺，降低了产品的开发费用及产品生产周期，提高了产能，进而提高了产品的竞争力。
作为对比，请参阅图3A-图3J，现有技术中阵列基板的制备方法的制备流程图。现有制备方法中用到光罩掩膜板(Mask)的制程包括：第一道用到Mask的制程为Poly层，用于在柔性衬底300上形成TFT的沟道区311，如图3A所示；第二道用到Mask的制程为GE1层，用于形成TFT的313和一电容的一第一极板314，如图3B所示；第三道用到Mask的制程为GE2层，用于形成电容的第二极板316，如图3C所示；第四道用到Mask的制程为无机层挖孔(Isolation)，形成填充孔330，为后边有机材料(Organic)填充做准备，如图3D所示；第五道用到Mask的制程为有机材料层331，在填充孔330内填充有机物，增强屏幕弯折时的韧性(未图示)；第六道用到Mask的制程为接触孔(CNT)320挖孔，用于在无机层打孔，实现上下层电极/导线的连接，如图3E所示；第七道用到Mask的制程为S/D层，用于形成TFT的源/漏极318，如图3F所示；第八道用到Mask的制程为PLN层340，用于对所述PLN层340进行蚀刻，形成阳极接触孔341，如图3G所示；第九道用到Mask的制程为ANO层，用于形成阳极350为后续OLED提供阳极电压，如图3H所示；第十道用到Mask的制程为PDL层360，用于对所述PDL层360进行蚀刻，形成暴露所述阳极350的开孔361，以进行像素定义，如图3I所示；第十一道用到Mask的制程为PS层，用于形成支撑柱370，以支撑后续的OLED蒸镀Mask，如图3J所示。为避免有机材料落入CNT孔后剥离不干净，容易导致CNT孔堵塞，从而影响信号连接，因此，接触孔(CNT)挖孔与填充孔挖孔不共用Mask。现有技术中，减少填充孔挖孔与有机物填充需要额外的两张光罩，同时增加了有机物填充的工艺制程，增加了产品开发成本及产品生产周期，降低了产能，进而降低了产品的竞争力。
基于同一发明构思，本申请还提供了一种柔性阵列基板。可参考图2J，所述柔性阵列基板包括：一柔性衬底200；设置于所述所述柔性衬底200上的一TFT的沟道区211、栅极213、源/漏极218及相应的无机层，其中沟道区211与栅极213之间，栅极213与源/漏极21之间都通过无机绝缘层支撑；设置于所述源/漏极218两侧的填充孔230；设置于所述填充孔230内以及所述源/漏极218上的一平坦化层240，所述平坦化层240所采用的材料为有机材料。
进一步的实施例中，所述填充孔230暴露出所述柔性衬底200以及所述栅极213，以有效扩大有机材料填充面积，用于为后续填充有机材料实现提升屏幕的弯折性能做准备。
进一步的实施例中，所述无机层仅保留被所述源/漏极218覆盖的部分，以有效扩大有机材料填充面积，用于为后续填充有机材料实现提升屏幕的弯折性能做准备。
所述柔性阵列基板的其它膜层结构及功能可参考图2A-图2J所述，此处不再赘述。
本申请提供的柔性阵列基板，源/漏极两侧的无机层全部蚀刻掉，并采用有机材料进行填充形成平坦化层，有机材料填充面积变大，可大幅提升面板的弯折性能，实现卷曲屏或折叠屏功能，降低了产品的开发费用，提高了产品的竞争力。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种柔性阵列基板的制备方法，其特征在于，包括如下步骤：
提供一阵列基板，所述阵列基板包括一柔性衬底和形成在所述柔性衬底上的一TFT的沟道区、栅极、源/漏极及相应的无机层；
对所述源/漏极两侧的无机层进行蚀刻，形成填充孔；
在所述填充孔内以及所述源/漏极上沉积有机材料，形成一平坦化层。
2.如权利要求1所述的制备方法，其特征在于，所述填充孔暴露出所述柔性衬底以及所述栅极。
3.如权利要求1所述的制备方法，其特征在于，所述的对所述源/漏极两侧的无机层进行蚀刻的步骤进一步包括：
形成所述源/漏极之后，以用来形成所述源/漏极的光罩掩膜板作为掩模，进一步对所述源/漏极两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极覆盖的部分并保留被所述源/漏极覆盖的部分，从而形成所述填充孔。
4.如权利要求1所述的制备方法，其特征在于，所述的对所述源/漏极两侧的无机层进行蚀刻的步骤进一步包括：
形成所述源/漏极之后，直接以所述源/漏极作为掩模，进一步对所述源/漏极两侧的无机层进行蚀刻，以去除所述无机层未被所述源/漏极覆盖的部分并保留被所述源/漏极覆盖的部分，从而形成所述填充孔。
5.如权利要求1所述的制备方法，其特征在于，所述阵列基板进一步采用如下步骤制成：
在所述柔性衬底上通过一第一光罩掩膜板图案化一有源层，形成所述沟道区；
在所述柔性衬底上形成一栅极绝缘层，并在所述栅极绝缘层上通过一第二光罩掩膜板图案化一栅极层，形成所述栅极；
在所述栅极绝缘层上形成一层间绝缘层，并通过一第三光罩掩膜板对所述层间绝缘层、所述栅极绝缘层进行蚀刻，形成源/漏极接触孔；
在所述层间绝缘层上通过一第四光罩掩膜板图案化一源/漏极层，形成所述源/漏极，其中，所述源/漏极通过所述源/漏极接触孔与所述沟道区相接触。
6.如权利要求1所述的制备方法，其特征在于，所述阵列基板进一步采用如下步骤制成：
在所述柔性衬底上通过一第一光罩掩膜板图案化一有源层，形成所述沟道区；
在所述柔性衬底上形成一第一栅极绝缘层，并在所述第一栅极绝缘层上通过一第二光罩掩膜板图案化一第一栅极层，形成所述栅极和一电容的一第一极板；
在所述第一栅极绝缘层上形成一第二栅极绝缘层，并在所述第二栅极绝缘层上通过一第三光罩掩膜板图案化一第二栅极层，形成所述电容的一第二极板；
在所述第二栅极绝缘层上形成一层间绝缘层，并通过一第四光罩掩膜板对所述层间绝缘层、所述第二栅极绝缘层、所述第一栅极绝缘层进行蚀刻，形成源/漏极接触孔以及第二极板接触孔；
在所述层间绝缘层上通过一第五光罩掩膜板图案化一源/漏极层，形成所述TFT的源/漏极以及第二极板连接线，其中，所述源/漏极通过所述源/漏极接触孔与所述沟道区相接触，所述第二极板连接线通过所述第二极板接触孔与所述第二极板相接触。
7.如权利要求1所述的制备方法，其特征在于，所述制备方法进一步包括如下步骤：
通过一第六光罩掩膜板对所述平坦化层进行蚀刻，形成阳极接触孔；
在所述平坦化层上通过一第七光罩掩膜板图案化一阳极层，形成一阳极；
在所述平坦化层上形成一像素定义层，并通过一第八光罩掩膜板对所述像素定义层进行蚀刻，形成暴露所述阳极的开孔；
在所述像素定义层上形成一支撑层，并通过一第九光罩掩膜板对所述支撑层进行蚀刻，形成支撑柱。
8.一种柔性阵列基板，其特征在于，包括：
一柔性衬底；
设置于所述所述柔性衬底上的一TFT的沟道区、栅极、源/漏极及相应的无机层；
设置于所述源/漏极两侧的填充孔；
设置于所述填充孔内以及所述源/漏极上的一平坦化层，所述平坦化层所采用的材料为有机材料。
9.如权利要求8所述的柔性阵列基板，其特征在于，所述填充孔暴露出所述柔性衬底以及所述栅极。
10.如权利要求8所述的柔性阵列基板，其特征在于，所述无机层仅保留被所述源/漏极覆盖的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911322244.0A CN111128875B (zh) | 2019-12-20 | 2019-12-20 | 一种柔性阵列基板的制备方法及柔性阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911322244.0A CN111128875B (zh) | 2019-12-20 | 2019-12-20 | 一种柔性阵列基板的制备方法及柔性阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128875A true CN111128875A (zh) | 2020-05-08 |
| CN111128875B CN111128875B (zh) | 2022-07-12 |
Family
ID=70500406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911322244.0A Active CN111128875B (zh) | 2019-12-20 | 2019-12-20 | 一种柔性阵列基板的制备方法及柔性阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128875B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427061A (zh) * | 2011-12-15 | 2012-04-25 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器的阵列基板制造方法 |
| CN108172122A (zh) * | 2017-12-12 | 2018-06-15 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板 |
| CN108493216A (zh) * | 2018-03-21 | 2018-09-04 | 福建华佳彩有限公司 | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 |
| CN108493252A (zh) * | 2018-03-22 | 2018-09-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN109036134A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 柔性显示基板及其制作方法、显示装置 |
| US20190259967A1 (en) * | 2018-12-04 | 2019-08-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Flexible display panel and method for manufacturing same |
-
2019
- 2019-12-20 CN CN201911322244.0A patent/CN111128875B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427061A (zh) * | 2011-12-15 | 2012-04-25 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器的阵列基板制造方法 |
| CN108172122A (zh) * | 2017-12-12 | 2018-06-15 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板 |
| CN108493216A (zh) * | 2018-03-21 | 2018-09-04 | 福建华佳彩有限公司 | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 |
| CN108493252A (zh) * | 2018-03-22 | 2018-09-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN109036134A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 柔性显示基板及其制作方法、显示装置 |
| US20190259967A1 (en) * | 2018-12-04 | 2019-08-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Flexible display panel and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128875B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11569462B2 (en) | Flexible array substrate, preparation method thereof, and flexible display panel | |
| CN108389884B (zh) | 柔性阵列基板及其制备方法、柔性显示面板 | |
| EP3267482A1 (en) | Array substrate and manufacturing method therefor, and display device | |
| CN109378318B (zh) | 一种显示面板及其制作方法 | |
| US7936409B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| US7939828B2 (en) | Pixel structure and method for fabricating the same | |
| CN108010850B (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| JP4637120B2 (ja) | 液晶表示装置用下基板の製造方法 | |
| CN111063695A (zh) | 显示面板及其制备方法 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| CN109659322B (zh) | 一种阵列基板及其制备方法 | |
| US8501552B2 (en) | Pixel structure and method of fabricating the same | |
| CN107910351B (zh) | Tft基板的制作方法 | |
| KR102066623B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| CN111128875B (zh) | 一种柔性阵列基板的制备方法及柔性阵列基板 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| KR20010001362A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US20090045402A1 (en) | TFT array substrate and manufacturing method the same | |
| CN109037348B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US7939830B2 (en) | Display device | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| KR101232063B1 (ko) | 표시 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |