CN111125977A - Mmc仿真模型的设计方法、装置及计算机可读存储介质 - Google Patents
Mmc仿真模型的设计方法、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN111125977A CN111125977A CN201911380767.0A CN201911380767A CN111125977A CN 111125977 A CN111125977 A CN 111125977A CN 201911380767 A CN201911380767 A CN 201911380767A CN 111125977 A CN111125977 A CN 111125977A
- Authority
- CN
- China
- Prior art keywords
- mmc
- sub
- module
- simulation model
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000013461 design Methods 0.000 title claims abstract description 33
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 5
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 claims description 3
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例涉及电力电子实时仿真领域，公开了一种MMC仿真模型的设计方法、装置及计算机可读存储介质，所述MMC仿真模型的设计方法包括：获取MMC子模块电路结构的等效电路，其中，将所述MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻；获取所述等效电路的电路方程，并根据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块；根据所述算法简化后的MMC子模块建立MMC仿真模型。本发明提供的MMC仿真模型的设计方法在一定仿真步长条件下能够在一片FPGA芯片上实现更多MMC子模块的计算，从而在降低MMC仿真模型复杂度的同时，减小MMC实时仿真的设计成本。
Description
技术领域
本发明实施例涉及电力电子实时仿真领域，特别涉及一种MMC仿真模型的设计方法、装置及计算机可读存储介质。
背景技术
近年来，基于模块化多电平换流器(Modular Multilevel Converter，简称MMC)技术的柔性直流在可再生能源并网、异步联网等领域得到了越来越广泛的研究与应用。MMC数量庞大的功率模块与电力电子开关器件极大地增加了柔性直流系统的复杂度，对控制保护系统的研发、测试及其全生命周期维护带来了更大挑战。相较于现场试验，实时仿真具有良好的可控性、无破坏性和经济性。通常地，在MMC的实时仿真中，MMC数量庞大的子模块解算由现场可编程门阵列(Field Programmable Gate Array，简称FPGA)完成，剩余的主电路解算则由异构CPU(Central Processing Unit)执行；FPGA和CPU之间通过低延迟PCIe接口进行交互。现有技术中MMC实时仿真模型的实现方法包括包括MMC建模和高速光纤I/O协议设计，由此进行MMC实时仿真机与阀控的半实物连接，从而实现MMC模型的实时仿真。
发明人发现现有技术中至少存在如下问题：目前的MMC仿真中，是在一片FPGA芯片上并行处理所有MMC子模块，由于FPGA芯片的运算资源有限，导致FPGA芯片并行处理的MMC子模块较少。当需要处理更多数量的MMC子模块时，需要需要多片FPGA参与并行计算，这在加大设计成本的同时，也增加了实时仿真系统的复杂度。
发明内容
本发明实施方式的目的在于提供一种MMC仿真模型的设计方法、装置及计算机可读存储介质，其在一定仿真步长条件下能够在一片FPGA芯片上实现更多MMC子模块的计算，从而在降低MMC仿真模型复杂度的同时，减小MMC实时仿真的设计成本。
为解决上述技术问题，本发明的实施方式提供了一种MMC仿真模型的设计方法，包括：
获取MMC子模块电路结构的等效电路，其中，将所述MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻；获取所述等效电路的电路方程，并根据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块；根据所述算法简化后的MMC子模块建立MMC仿真模型。
本发明的实施方式还提供了一种MMC仿真模型的设计装置，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的MMC仿真模型的设计方法。
本发明的实施方式还提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述的MMC仿真模型的设计方法。
本发明的实施方式相对于现有技术而言，通过获取MMC子模块电路结构的等效电路，且将MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻，从而实现了对MMC子模块的等效建模；通过获取所述等效电路的电路方程，能够得知MMC子模块的算法步骤，从而确定MMC子模块在工作时需要占用的处理器资源；通过据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块，能够对MMC子模块的算法步骤进行优化，使得MMC子模块在工作时占用处理器的资源降低，以使在根据算法简化后的MMC子模块建立MMC仿真模型时，MMC仿真模型的处理器(即FPGA芯片)能够实现更多MMC子模块的计算，从而减小MMC的设计成本，并降低了MMC仿真模型的复杂度。
另外，还包括将所述MMC子模块的电容等效为电流源与第三电阻的并联，所述等效电路具体包括：所述第一电阻与所述第二电阻串联，所述电流源和所述第三电阻的一端与所述第一电阻相连、另一端与所述第二电阻相连。
另外，所述获取所述等效电路的电路方程，具体包括：通过以下公式获取所述电路方程：
所述电路方程为：
其中，Iceq为所述电流源；C为所述电容；Ts为仿真步长；Uc为所述MMC子模块的电容电压；Usm为所述MMC子模块的端口电压；Ism为流经所述MMC子模块的桥臂电流；Req1为所述第一电阻；Req2为所述第二电阻；Rc为所述第三电阻。
另外，在所述根据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化之前，还包括：将所述电路方程的逆矩阵与对角阵合并，生成以下公式：
另外，根据所述第一电阻和所述第二电阻的取值范围包括，得到上述公式中二维系数矩阵的取值范围：
另外，所述根据所述算法简化后的MMC子模块建立MMC仿真模型，具体包括：根据多个算法简化后的MMC子模块建立单臂桥模型；根据六个单臂桥模型和FPGA芯片建立所述MMC仿真模型，其中，所述六个单臂桥模型均设计在单块所述FPGA芯片内。
另外，所述根据多个算法简化后的MMC子模块建立单臂桥模型，具体包括：根据多个算法简化后的MMC子模块和子模块并行处理器建立单臂桥模型。通过此种方式，提高了FPGA设计的模块化程度，有利于FPGA设计的时序收敛。
另外，所述子模块并行处理器为16子模块行处理器。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是根据本发明第一实施方式提供的MMC仿真模型的设计方法的流程图；
图2是根据本发明第一实施方式提供的MMC子模块的电路结构图；
图3是根据本发明第一实施方式提供的MMC子模块的等效电路图；
图4是根据本发明第二实施方式提供的MMC仿真模型的设计方法的流程图；
图5是根据本发明第二实施方式提供的MMC仿真模型的设计方法的流程图；
图6是根据本发明第二实施方式提供的MMC仿真模型的设计方法的流程图；
图7是根据本发明第二实施方式提供的单桥臂模型流水处理的输入流程图；
图8是根据本发明第二实施方式提供的单桥臂模型流水处理的输出流程图；
图9是根据本发明第三实施方式提供的MMC仿真模型的设计装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本发明而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本发明所要求保护的技术方案。
本发明的第一实施方式涉及一种MMC仿真模型的设计方法，本实施方式的具体流程如图1所示，包括：
S101：获取MMC子模块电路结构的等效电路。
关于步骤S101，具体的说，将MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻，将所述MMC子模块的电容等效为电流源与第三电阻的并联，所述第一电阻与所述第二电阻串联，所述电流源和所述第三电阻的一端与所述第一电阻相连、另一端与所述第二电阻相连。为了便于理解，下面结合图2和图3对本实施方式中MMC子模块进行具体的解释：
MMC子模块的电路示意图如图2所示，为半桥型，由两组IGBT/DIOD以及模块电容组成，模块电容的功率损耗由Rp来表征。
MMC子模块的等效电路图如图3所示，MMC子模块的等效过程如下：A组IGBT/DIOD用等效电阻Req1(即第一电阻)表征，B组IGBT/DIOD用等效电阻Req2(即第二电阻)表征。将子模块电容进行离散化，等效为电流源与第三电阻的并联，Ts为仿真步长。其中，Ism为流经子模块的桥臂电流(由在CPU中的主电路模型计算得出)，Usm为子模块端口电压，Uc为模块电容电压，Rc为模块电容等效电阻与Rp的并联结果，Iceq模块电容等效电流。
S102：获取等效电路的电路方程，并根据第一电阻和第二电阻的取值范围对电路方程进行简化，得到算法简化后的MMC子模块。
关于步骤S102，具体的说，本实施方式中获取所述等效电路的电路方程，可以为：通过以下公式获取所述电路方程：
由于图3所示的等效电路有两个节点，根据基尔霍夫电流定律，可得推导得到所述电路方程为：
其中，Iceq为所述电流源；C为所述电容；Ts为仿真步长；Uc为所述MMC子模块的电容电压；Usm为所述MMC子模块的端口电压；Ism为流经所述MMC子模块的桥臂电流；Req1为所述第一电阻；Req2为所述第二电阻；Rc为所述第三电阻。
MMC仿真模型参数初始化以后，上式中的Req1、Req2、Rc以及C/Ts均为常数，因此可将上式中的逆矩阵与对角阵合并(此部分计算可由CPU执行)，即MMC子模块解算算法为二维常数矩阵与二维向量的乘法，即：
可以理解的是，仿真步长、子模块电容、电容损耗电阻参数一定时，Rc是确定的。MMC子模块等效计算算法中的Req1与Req2参数与此子模块状态及桥臂电流方向有关，如下表(表中Ron与Roff为IGBT/DIOD等效闭合与关断电阻)：
| 子模块状态 | 电流方向 | Req1 | Req2 |
| 投入 | 正 | Ron | Roff |
| 投入 | 负 | Ron | Roff |
| 切除 | 正 | Roff | Ron |
| 切除 | 负 | Roff | Ron |
| 闭锁 | 正 | Ron | Roff |
| 闭锁 | 负 | Roff | Ron |
表1
因此，Req1和Req2的取值组合只可能有两种情况(即第一电阻为Ron，第二电阻为Roff或第一电阻为Roff，第二电阻为Ron)。进一步地，MMC子模块二维常数矩阵也只有两组元素，如下式：
S103：根据算法简化后的MMC子模块建立MMC仿真模型。
关于步骤S103，具体的说，本实施方式中建立MMC仿真模型的方式可以为：根据多个算法简化后的MMC子模块建立单臂桥模型；根据六个单臂桥模型建立所述MMC仿真模型，其中，所述六个单臂桥模型均设计在单块所述FPGA芯片内。在实际应用中，优选为一个单臂桥模型中包含512个子模块，也就是说，本实施方式中一片FPGA芯片(Xilinx XC7V485T)可以同时实现3072个MMC子模块的运行，相较于现有技术中在一片FPGA内并行实现所有子模块、所能实现的子模块数量为1530的MMC仿真模型，在仿真步长降低一倍的前提下，本实施方式中的MMC仿真模型可以在一片FPGA芯片上实现两倍于现有技术数量的子模块的运行。
本发明的实施方式相对于现有技术而言，通过获取MMC子模块电路结构的等效电路，且将MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻，从而实现了对MMC子模块的等效建模；通过获取所述等效电路的电路方程，能够得知MMC子模块的算法步骤，从而确定MMC子模块在工作时需要占用的处理器资源；通过据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块，能够对MMC子模块的算法步骤进行优化，使得MMC子模块在工作时占用处理器的资源降低，以使在根据算法简化后的MMC子模块建立MMC仿真模型时，MMC仿真模型的处理器(即FPGA芯片)能够实现更多MMC子模块的计算，从而减小MMC的设计成本，并降低了MMC仿真模型的复杂度。
本发明的第二实施方式涉及一种MMC仿真模型的设计方法，第二实施方式是在第一实施方式的基础上做了进一步的改进，具体改进之处在于：在第二实施方式中，所述根据多个算法简化后的MMC子模块建立单臂桥模型，具体包括：根据多个算法简化后的MMC子模块和多子模块并行处理器建立单臂桥模型。通过此种方式，提高了FPGA设计的模块化程度，有利于FPGA设计的时序收敛。
本实施方式的具体流程如图4所示，包括：
S201：获取MMC子模块电路结构的等效电路。
S202：获取等效电路的电路方程，并根据第一电阻和第二电阻的取值范围对电路方程进行简化，得到算法简化后的MMC子模块。
本实施方式的步骤S201至步骤S202与第一实施方式的步骤S101至步骤S102类似，为了避免重复，此处不再赘述。
S203：根据多个算法简化后的MMC子模块和子模块并行处理器建立单臂桥模型。
关于步骤S203，具体的说，本实施方式中的子模块并行处理器优选为16子模块并行处理器，可以理解的是，本实施方式并不对子模块并行处理器能够并行处理的子模块数量作具体限定，即也可以为32子模块并行处理器、48子模块并行处理器等，具体视FPGA资源多少以及所需实现的仿真步长而定。
S204：根据多个单臂桥模型建立MMC仿真模型。
为了便于理解，下面结合附图对本实施方式中MMC子模块的FPGA实现过程进行具体的解释说明：
如图5所示，将各桥臂MMC子模块计算功能进行模块化封装，输入参数包括初始化常数、桥臂电流以及门控信号，内部状态量为各MMC子模块模块电容电压，输出为桥臂电压和MMC子模块电容电压。
如图6所示，在图5所示的单桥臂模型内设计16子模块并行处理器。左边子图为桥臂内各子模块共享的4个乘法器；右边子图为桥臂内各子模块端口电压计算，以及所有端口电压累加计算得出桥臂电压；下边子图为各子模块当前仿真步长内的模块电容电压计算。
如图7所示，为每个桥臂流水处理的乘法器和加法器流水输入流程，在一个仿真步长开始时，先对Ai和Ci进行计算，由上述分析可知，Ai的取值情况有两种，Ci的取值情况也有两种；然后对并行处理器输入进行赋值；重复上述步骤直至计算完16个MMC子模块，也就是说，单臂桥模型每次并行处理16个MMC子模块；最后重复上述步骤直至完成单臂桥模型内所有MMC子模块的运算，也就是说，对桥臂内其它子模块进行流水处理。
如图8所示，为每个桥臂流水处理的乘法器和加法器流水输出流程，输出MMC子模块当前仿真步长的电容电压Uc以及为桥臂电压Uarm。
本发明的实施方式相对于现有技术而言，通过获取MMC子模块电路结构的等效电路，且将MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻，从而实现了对MMC子模块的等效建模；通过获取所述等效电路的电路方程，能够得知MMC子模块的算法步骤，从而确定MMC子模块在工作时需要占用的处理器资源；通过据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块，能够对MMC子模块的算法步骤进行优化，使得MMC子模块在工作时占用处理器的资源降低，以使在一定仿真步长条件下能够在一片FPGA芯片上实现更多MMC子模块的计算，从而在降低MMC仿真模型复杂度的同时，减小MMC实时仿真的设计成本。
本发明第三实施方式涉及一种MMC仿真模型的设计装置，如图9所示，包括：
至少一个处理器301；以及，
与至少一个处理器301通信连接的存储器302；其中，
存储器302存储有可被至少一个处理器301执行的指令，指令被至少一个处理器301执行，以使至少一个处理器301能够执行上述MMC仿真模型的设计方法。
其中，存储器302和处理器301采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器301和存储器302的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器301处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器301。
处理器301负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器302可以被用于存储处理器301在执行操作时所使用的数据。
本发明第四实施方式涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (10)
1.一种MMC仿真模型的设计方法，其特征在于，包括：
获取MMC子模块电路结构的等效电路，其中，将所述MMC子模块的两组IGBT/DIOD等效为第一电阻和第二电阻；
获取所述等效电路的电路方程，并根据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化，得到算法简化后的MMC子模块；
根据所述算法简化后的MMC子模块建立MMC仿真模型。
2.根据权利要求1所述的MMC仿真模型的设计方法，其特征在于，还包括将所述MMC子模块的电容等效为电流源与第三电阻的并联，所述等效电路具体包括：
所述第一电阻与所述第二电阻串联，所述电流源和所述第三电阻的一端与所述第一电阻相连、另一端与所述第二电阻相连。
3.根据权利要求2所述的MMC仿真模型的设计方法，其特征在于，所述获取所述等效电路的电路方程，具体包括：通过以下公式获取所述电路方程：
所述电路方程为：
其中，Iceq为所述电流源；C为所述电容；Ts为仿真步长；Uc为所述MMC子模块的电容电压；Usm为所述MMC子模块的端口电压；Ism为流经所述MMC子模块的桥臂电流；Req1为所述第一电阻；Req2为所述第二电阻；Rc为所述第三电阻。
4.根据权利要求3所述的MMC仿真模型的设计方法，其特征在于，在所述根据所述第一电阻和所述第二电阻的取值范围对所述电路方程进行简化之前，还包括：
将所述电路方程的逆矩阵与对角阵合并，生成以下公式：
5.根据权利要求4所述的MMC仿真模型的设计方法，其特征在于，根据所述第一电阻和所述第二电阻的取值范围，可得上述常系数二维矩阵取值包括：
6.根据权利要求1所述的MMC仿真模型的设计方法，其特征在于，所述根据所述算法简化后的MMC子模块建立MMC仿真模型，具体包括：
根据多个算法简化后的MMC子模块建立单臂桥模型；
根据六个单臂桥模型和FPGA芯片建立所述MMC仿真模型，其中，所述六个单臂桥模型均设计在所述单块FPGA芯片内。
7.根据权利要求6所述的MMC仿真模型的设计方法，其特征在于，所述根据多个算法简化后的MMC子模块建立单臂桥模型，具体包括：
根据多个算法简化后的MMC子模块和子模块并行处理器建立单臂桥模型。
8.根据权利要求7所述的MMC仿真模型的设计方法，其特征在于，所述子模块并行处理器为16子模块行处理器。
9.一种MMC仿真模型的设计装置，其特征在于，包括：至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至8中任一项所述的MMC仿真模型的设计方法。
10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述的MMC仿真模型的设计方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911380767.0A CN111125977B (zh) | 2019-12-27 | 2019-12-27 | Mmc仿真模型的设计方法、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911380767.0A CN111125977B (zh) | 2019-12-27 | 2019-12-27 | Mmc仿真模型的设计方法、装置及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111125977A true CN111125977A (zh) | 2020-05-08 |
| CN111125977B CN111125977B (zh) | 2024-03-08 |
Family
ID=70504525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911380767.0A Active CN111125977B (zh) | 2019-12-27 | 2019-12-27 | Mmc仿真模型的设计方法、装置及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111125977B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113076575A (zh) * | 2021-03-18 | 2021-07-06 | 中铁第四勘察设计院集团有限公司 | 一种基于直流通路模型的高铁桥梁区段仿真检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013063857A1 (zh) * | 2011-11-04 | 2013-05-10 | 华北电力大学 | 一种仿真提速电路的设计方法 |
| CN108549758A (zh) * | 2018-04-03 | 2018-09-18 | 上海交通大学 | 一种适用于fpga的模块化多电平换流器实时仿真方法 |
| CN109446644A (zh) * | 2018-10-26 | 2019-03-08 | 贵州电网有限责任公司 | 一种基于数值计算的mmc半桥型子模块仿真建模方法 |
| CN110232220A (zh) * | 2018-12-29 | 2019-09-13 | 北京理工大学 | 一种模块化多电平换流器实时仿真方法 |
-
2019
- 2019-12-27 CN CN201911380767.0A patent/CN111125977B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013063857A1 (zh) * | 2011-11-04 | 2013-05-10 | 华北电力大学 | 一种仿真提速电路的设计方法 |
| CN108549758A (zh) * | 2018-04-03 | 2018-09-18 | 上海交通大学 | 一种适用于fpga的模块化多电平换流器实时仿真方法 |
| CN109446644A (zh) * | 2018-10-26 | 2019-03-08 | 贵州电网有限责任公司 | 一种基于数值计算的mmc半桥型子模块仿真建模方法 |
| CN110232220A (zh) * | 2018-12-29 | 2019-09-13 | 北京理工大学 | 一种模块化多电平换流器实时仿真方法 |
Non-Patent Citations (1)
| Title |
|---|
| 何冰松;李松;周治国;耿华;郑翼鹏;: "模块化多电平换流器实时仿真的快速实现方法" * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113076575A (zh) * | 2021-03-18 | 2021-07-06 | 中铁第四勘察设计院集团有限公司 | 一种基于直流通路模型的高铁桥梁区段仿真检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111125977B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107392308B (zh) | 一种基于可编程器件的卷积神经网络加速方法与系统 | |
| TWI803663B (zh) | 一種運算裝置和運算方法 | |
| CN106649927B (zh) | 一种基于fpga的电力电子元件实时仿真组合建模方法 | |
| CN103970720B (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
| CN110096283A (zh) | 运算方法、装置、计算机设备和存储介质 | |
| CN108549758B (zh) | 一种适用于fpga的模块化多电平换流器实时仿真方法 | |
| CN110163362A (zh) | 一种计算装置及方法 | |
| CN110096310A (zh) | 运算方法、装置、计算机设备和存储介质 | |
| CN110119807A (zh) | 运算方法、装置、计算机设备和存储介质 | |
| CN112686379B (zh) | 集成电路装置、电子设备、板卡和计算方法 | |
| CN105913118A (zh) | 一种基于概率计算的人工神经网络硬件实现装置 | |
| CN109739433A (zh) | 数据处理的方法及终端设备 | |
| CN111125977B (zh) | Mmc仿真模型的设计方法、装置及计算机可读存储介质 | |
| Liu et al. | A network analysis modeling method of the power electronic converter for hardware-in-the-loop application | |
| CN110163349A (zh) | 一种网络模型的计算方法及装置 | |
| CN105573843A (zh) | 一种数据处理方法和系统 | |
| CN114138231A (zh) | 执行矩阵乘法运算的方法、电路及soc | |
| CN117875241A (zh) | 级联h桥变流器储能系统的仿真计算方法、装置及设备 | |
| CN111725812B (zh) | 大规模配电系统的潮流计算方法、装置、设备和存储介质 | |
| Čelanović et al. | Cyber physical systems: A new approach to power electronics simulation, control and testing | |
| CN110059809A (zh) | 一种计算装置及相关产品 | |
| CN109033560B (zh) | 一种电力电子电路的仿真方法 | |
| CN112018768A (zh) | 多端柔性直流输电系统谐波传递特性的分析方法及装置 | |
| CN108108189A (zh) | 一种计算方法及相关产品 | |
| Song et al. | Board-level multiterminal net assignment for the partial cross-bar architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Building 4, No. 3533 Hechuan Road, Minhang District, Shanghai, 201103 Applicant after: Shanghai Keliang Information Technology Co.,Ltd. Address before: Room 201, building 6, 829 Yishan Road, Xuhui District, Shanghai 200233 Applicant before: SHANGHAI KELIANG INFORMATION ENGINEERING Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |