CN111125000A - 一种mtm反熔丝fpga的编程方法 - Google Patents
一种mtm反熔丝fpga的编程方法 Download PDFInfo
- Publication number
- CN111125000A CN111125000A CN201911271599.1A CN201911271599A CN111125000A CN 111125000 A CN111125000 A CN 111125000A CN 201911271599 A CN201911271599 A CN 201911271599A CN 111125000 A CN111125000 A CN 111125000A
- Authority
- CN
- China
- Prior art keywords
- programming
- antifuse
- pulse
- fpga
- mtm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000012795 verification Methods 0.000 claims abstract description 24
- 238000001514 detection method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种MTM反熔丝FPGA的编程方法，属于可编程反熔丝技术领域。对于每一个反熔丝的编程，先施加正向编程脉冲，然后再施加反向编程脉冲；其中，对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电；对选定编程的反熔丝施加每一个编程脉冲之后，给编程中的反熔丝热弛豫时间；编程阶段完成后，进行编程后电流校验；电流校验成功，对该反熔丝再施加N组强化编程脉冲，N>5。本发明能够解决MTM反熔丝FPGA编程过程中误编程问题，增加编程后反熔丝中形成的导电细丝的均匀性和稳定性，提升编程成功率，提高编程后MTM反熔丝FPGA的可靠性。
Description
技术领域
本发明涉及可编程反熔丝技术领域，特别涉及一种MTM反熔丝FPGA的编程方法。
背景技术
反熔丝是一种非常重要的可编程互连单元。MTM（metal-to-metal）反熔丝已被广泛地应用于FPGA（Field Programmable Gate Array，现场可编程门阵列）和PROM（Programmable Read-Only Memory,可编程存储器）中。在具体集成电路中，反熔丝单元位于顶层金属N层和N-1层金属之间，反熔丝在编程之前是处于关断状态的，通过编程电流的热效应对反熔丝进行编程，编程后反熔丝由关断状态转变为导通状态，形成低电阻连接。
反熔丝制造需要特殊工艺，目前只有国外少数公司掌握了该技术。由于MTM反熔丝的重要作用，国内也逐渐开展了包括MTM反熔丝工艺技术、MTM反熔丝电路设计技术、测试技术、编程方法、编程器设计技术等关键技术的研究和技术攻关。
MTM反熔丝FPGA是一种高可靠可编程门整列电路，广泛应用于卫星、行星探测器、载人航天等项目中。由于其特殊的应用领域，国外此类电路往往对国内处于禁运状态，而且进行技术封锁。
发明内容
本发明的目的在于提供一种MTM反熔丝FPGA的编程方法，以解决目前MTM反熔丝FPGA编程过程中容易产生误编程的问题。
为解决上述技术问题，本发明提供一种MTM反熔丝FPGA的编程方法，包括：
编程器与FPGA电路成功连接；编程器根据FPGA电路的硬ID选择适当的编程方法并对FPGA电路空片检查；编程器的上位机加载要对FPGA电路进行编程的坐标和对应的数据；编程器根据加载的坐标和数据进行寻址编程，
所述MTM反熔丝FPGA的编程方法还包括：
对于每一个反熔丝的编程，先施加正向编程脉冲，然后再施加反向编程脉冲；其中，
对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电；
对选定编程的反熔丝施加每一个编程脉冲之后，给编程中的反熔丝热弛豫时间；
编程阶段完成后，进行编程后电流校验；
电流校验成功，对该反熔丝再施加N组强化编程脉冲，N>5。
可选的，对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电包括：
在对选定编程的反熔丝施加编程脉冲之前，对布线轨线进行预充电，使与选定编程的反熔丝处于同一行和同一列的其他所有反熔丝的上下电极都充上电压。
可选的，编程后电流校验包括正向电流校验阶段和反向电流校验阶段；
在进行正向电流校验阶段和反向电流校验阶段前，均给编程中的反熔丝热弛豫时间。
可选的，所述正向编程脉冲的电压比所述反向编程脉冲的电压大0.8V~1.2V。
可选的，所述正向编程脉冲的电压为9.5V~10.5V，所述反向编程脉冲的电压为7.5V~8.5V。
可选的，所述热弛豫时间为100us~200us。
可选的，编程阶段完成后，进行编程后电流校验；若电流校验成功，进行强化编程阶段，否则返回编程阶段继续施加编程脉冲。
可选的，所述强化编程阶段的脉冲时间与编程阶段一致，强化编程脉冲的脉冲幅度为编程阶段的70%~100%。
在本发明中提供了一种MTM反熔丝FPGA的编程方法，编程器与FPGA电路成功连接；编程器根据FPGA电路的硬ID选择适当的编程方法并对FPGA电路空片检查；上位机加载要对FPGA电路进行编程的坐标和对应的数据；编程器根据加载的坐标和数据进行寻址编程，对于每一个反熔丝的编程，先施加正向编程脉冲，然后再施加反向编程脉冲；其中，对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电；对选定编程的反熔丝施加每一个编程脉冲之后，给编程中的反熔丝热弛豫时间；编程阶段完成后，进行编程后电流校验；电流校验成功，对该反熔丝再施加N组强化编程脉冲，N>5。
本发明具有以下有益效果：
（1）给予正在编程的反熔丝一定的热弛豫时间，防止该反熔丝过编程，避免导电细丝晶粒不均匀，进而提高编程后反熔丝可靠性和稳定性，同时防止编程时FPGA电路过热烧毁电路或者使编程过程不可靠；
（2）对于每一个反熔丝先施加正向编程脉冲，再施加反向编程脉冲，有效地解决了反熔丝制造过程中存在界面极性问题，进而提升反熔丝编程后的可靠性和稳定性；
（3）电流校验阶段进行独立处理，防止编程阶段电流检测的不稳定而造成对编程结果的误判；
（4）增加强化编程阶段，增加编程后反熔丝中形成的导电细丝的结构均匀性，预防反熔丝愈合现象，进一步增加了编程后反熔丝的可靠性和稳定性；
（5）本发明的编程方法能够有效地避免反熔丝被误编程，通过优化编程算法，增加编程后反熔丝中形成的导电细丝的均匀性和稳定性，提升编程成功率，提高编程后反熔丝FPGA电路的可靠性。
附图说明
图1是本发明提供的MTM反熔丝FPGA的编程方法的流程图；
图2是MTM反熔丝FPGA电路和MTM反熔丝FPGA编程器的连接装置图；
图3是MTM反熔丝FPGA编程器产生的对MTM反熔丝FPGA电路进行编程的编程时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种MTM反熔丝FPGA的编程方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种MTM反熔丝FPGA的编程方法，其流程如图1所示，首先对编程器进行接触测试，确保FPGA电路与编程器连接成功；接着进行FPGA电路的硬ID（即序列号）读取，根据电路的硬ID选择适当的编程算法；对FPGA电路进行空片检查，确保欲编程的FPGA电路是空白的，没有被编程过；编程器的上位机加载要对FPGA电路进行编程的坐标以及对应的数据；编程器根据加载的坐标和数据进行寻址编程；对与选定编程的反熔丝处于同一行和同一列的其他所有反熔丝的上下电极都充上一定的电压，然后在该选定编程的反熔丝上下电极施加编程脉冲；进行电流校验，如果流过正在编程的反熔丝的电流Ipp满足编程器设定的阈值Ith要求，则进入反熔丝强化编程阶段进行强化编程；否则返回编程阶段，对反熔丝重新施加正反向编程脉冲，直到流过选定编程的反熔丝电流Ipp满足编程器的阈值Ith或者超过循环次数而判断电路编程失败。
如图2，右边为包含反熔丝F00～F64的MTM反熔丝FPGA电路，反熔丝F00～F64初始态为关断状态，欲对其中某个反熔丝进行编程，反熔丝FPGA编程器通过编程接口对MTM反熔丝FPGA电路施加编程信号，通过编程电路施加预充电脉冲和编程脉冲，完成反熔丝编程。
为了避免反熔丝被误编程，在施加编程脉冲之前，增加了编程预充电阶段，使与选定编程的反熔丝处于同一行和同一列的其它所有反熔丝的上下电极都充上一定的电压。如图3，为由图2左边的反熔丝FPGA编程器产生的施加在MTM反熔丝FPGA电路上的编程时序，包括编程阶段、电流校验阶段和强化编程阶段。预充电脉冲和编程脉冲也由反熔丝FPGA编程器提供。
请参阅图3，在t1之前的时间是加载数据阶段，即反熔丝的坐标和对应的编程数据，准备对选定的反熔丝进行编程，这个由编程器的上位机和反熔丝FPGA编程器完成；
坐标和编程数据加载完成后，进入t1阶段，对与选定编程的反熔丝处于同一行和同一列的其他所有反熔丝的上下电极施加预充电脉冲，进行预充电，根据反熔丝单元特性，预充电压为5.5V左右，t1阶段预充电时间一般为150us左右；
预充电完成后，进入t2阶段，即反熔丝的正向编程阶段，根据反熔丝单元特性，编程脉冲电压为10V左右，t2阶段正向编程脉冲时间一般为1ms左右；
第一次施加正向编程脉冲电压完成后，反熔丝一般已经完成编程，为了反熔丝能够充分编程，需要再进行施加一次反向编程脉冲，但是在施加反向编程脉冲之前，需要给正在编程中的反熔丝一定的热弛豫时间，即t3阶段。t3阶段脉冲电压为2.7V左右，t3阶段热弛豫时间一般为100us左右。同样，在施加反向编程脉冲之前，对与选定编程的反熔丝处于同一行和同一列的其他所有反熔丝的上下电极进行预充电，即t4阶段；根据反熔丝单元特性，t4阶段预充电压为5.2V左右；接着进行反向编程阶段，即t5阶段；反向编程脉冲电压8.4V左右，t4阶段预充电时间一般为150us左右，t5阶段施加反向编程脉冲时间一般为1ms左右；
同样，反向编程脉冲电压施加完成后，需要给正在编程中的反熔丝一定的热弛豫时间，即t6阶段，t6阶段脉冲电压为2.2V左右，t6阶段热弛豫时间一般为100us；
在正向编程脉冲和反向编程脉冲施加完成后，即完成编程阶段工作，接着进入电流校验阶段，确认选定编程的反熔丝是否达到编程后要求。本阶段施加脉冲的方式与编程阶段类似，只是脉冲电压大小与编程阶段有所不同以及反熔丝FPGA编程器需要对流过选定编程的反熔丝的电流Ipp进行检测，并判断是否满足反熔丝FPGA编程器设定阈值Ith要求，这是为了防止施加电压过大反熔丝热效应明显，造成对反熔丝编程后电阻判断不准确。如图3，电流校验阶段，即t7、t8、t9、t10、t11、t12和t13阶段，其中t7是正向电流校验阶段的预充电阶段，t7阶段预充电电压5.2V左右，t7阶段预充电时间一般为150us左右；t8和t9阶段是正向电流校验阶段，即检测电流流过选定编程的反熔丝的电流，t8和t9阶段电流校验的电压脉冲为5.7V左右，t8和t9阶段电流校验时间一般总共为1ms左右（t8为500us，t9为500us），检测时刻一般放在500us处，即t8和t9的中间；同样，正向电流校验完成后，需要给编程中的反熔丝一定的热弛豫时间，即t10阶段。t10阶段紧跟着就是反向电流校验和检测阶段，如图3，与正向电流校验和检测类似。反向电流校验阶段的t11一般为500us，t12一般为500us，反向电流检测一般放在500us处，即t11和t12的中间，t13进入热弛豫时间100us。
在电流校验阶段需要注意的是，如果流过欲编程的反熔丝电流Ipp小于反熔丝FPGA编程器设定阈值Ith，需要返回编程阶段，对反熔丝重新施加正、反向编程脉冲。如此过程，直到流过欲编程的反熔丝电流Ipp满足编程器阈值Ith或者超过循环次数而判断电路编程失败。
如果通过了电流校验阶段的电流检测，如图3，则进入反熔丝强化编程阶段t14，该阶段是按照编程阶段的正、反向脉冲方式进行，一共设置了N组正、反向编程脉冲，N一般大于5；其中每一组的脉冲时间与编程阶段一致，脉冲幅度相当于编程阶段的70%~100%。强化编程阶段可以有效地增加编程后反熔丝中形成的导电细丝的均匀性和稳定性。t14的时间为2.5ms*N，N即是施加的强化编程脉冲个数。
例如，对反熔丝F43进行编程，首先对FPGA电路内部轨线HT1~HT5以及VT1~VT8进行预充电，这样所有水平轨线和垂直轨线均充上了5V左右的电压。预充电完成后，施加正向编程脉冲，脉冲电压10V左右，这样可以确保只有F43反熔丝存在10V左右的击穿电压，而其他反熔丝两端电压在5V左右，有效防止了误编程现象的发生。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种MTM反熔丝FPGA的编程方法，包括：
编程器与FPGA电路成功连接；编程器根据FPGA电路的硬ID选择适当的编程方法并对FPGA电路空片检查；编程器的上位机加载要对FPGA电路进行编程的坐标和对应的数据；编程器根据加载的坐标和数据进行寻址编程，
其特征在于，所述MTM反熔丝FPGA的编程方法还包括：
对于每一个反熔丝的编程，先施加正向编程脉冲，然后再施加反向编程脉冲；其中，
对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电；
对选定编程的反熔丝施加每一个编程脉冲之后，给编程中的反熔丝热弛豫时间；
编程阶段完成后，进行编程后电流校验；
电流校验成功，对该反熔丝再施加N组强化编程脉冲，N>5。
2.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电包括：
在对选定编程的反熔丝施加编程脉冲之前，对布线轨线进行预充电，使与选定编程的反熔丝处于同一行和同一列的其他所有反熔丝的上下电极都充上电压。
3.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，编程后电流校验包括正向电流校验阶段和反向电流校验阶段；
在进行正向电流校验阶段和反向电流校验阶段前，均给编程中的反熔丝热弛豫时间。
4.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，所述正向编程脉冲的电压比所述反向编程脉冲的电压大0.8V~1.2V。
5.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，所述正向编程脉冲的电压为9.5V~10.5V，所述反向编程脉冲的电压为7.5V~8.5V。
6.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，所述热弛豫时间为100us~200us。
7.如权利要求1所述的MTM反熔丝FPGA的编程方法，其特征在于，编程阶段完成后，进行编程后电流校验；若电流校验成功，进行强化编程阶段，否则返回编程阶段继续施加编程脉冲。
8.如权利要求7所述的MTM反熔丝FPGA的编程方法，其特征在于，所述强化编程阶段的脉冲时间与编程阶段一致，强化编程脉冲的脉冲幅度为编程阶段的70%~100%。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911271599.1A CN111125000A (zh) | 2019-12-12 | 2019-12-12 | 一种mtm反熔丝fpga的编程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911271599.1A CN111125000A (zh) | 2019-12-12 | 2019-12-12 | 一种mtm反熔丝fpga的编程方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111125000A true CN111125000A (zh) | 2020-05-08 |
Family
ID=70499616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911271599.1A Pending CN111125000A (zh) | 2019-12-12 | 2019-12-12 | 一种mtm反熔丝fpga的编程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111125000A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106340323A (zh) * | 2016-08-19 | 2017-01-18 | 中国电子科技集团公司第五十八研究所 | 一种适用于mtm反熔丝prom的编程方法 |
| CN108511024A (zh) * | 2018-04-11 | 2018-09-07 | 珠海创飞芯科技有限公司 | 一种反熔丝编程方法、系统及反熔丝器件 |
-
2019
- 2019-12-12 CN CN201911271599.1A patent/CN111125000A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106340323A (zh) * | 2016-08-19 | 2017-01-18 | 中国电子科技集团公司第五十八研究所 | 一种适用于mtm反熔丝prom的编程方法 |
| CN108511024A (zh) * | 2018-04-11 | 2018-09-07 | 珠海创飞芯科技有限公司 | 一种反熔丝编程方法、系统及反熔丝器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548116B2 (en) | Resistive memory with program verify and erase verify capability | |
| US8111556B2 (en) | Nonvolatile memory device and method of operating the same | |
| KR910003388B1 (ko) | 반도체 메모리 | |
| US5742615A (en) | Non-volatile semiconductor memory | |
| KR980005031A (ko) | 비휘발성 반도체 메모리에서 프로그램된 메모리 셀의 임께 전압이 협소 분포를 갖도록 하는 프로그래밍 방법 | |
| JP2018530096A (ja) | メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作 | |
| KR20070024707A (ko) | 다중-레벨 비트 플래시 메모리 소거 알고리즘 | |
| TW201730743A (zh) | 於規劃記憶體裝置時減少驗證檢查之技術 | |
| US8817518B2 (en) | E-fuse array circuit and programming method of the same | |
| CN105047224A (zh) | 读取闪存中所储存的数据的方法与存储器控制器 | |
| JP2015138569A (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
| US8717829B2 (en) | System and method for soft error detection in memory devices | |
| US5357471A (en) | Fault locator architecture and method for memories | |
| US9159412B1 (en) | Staggered write and verify for phase change memory | |
| TWI601146B (zh) | 半導體記憶體裝置 | |
| US8842469B2 (en) | Method for programming a multi-state non-volatile memory (NVM) | |
| CN106653079A (zh) | 电阻式存储器装置及其写入方法 | |
| CN111125000A (zh) | 一种mtm反熔丝fpga的编程方法 | |
| CN106340323B (zh) | 一种适用于mtm反熔丝prom的编程方法 | |
| CN109147860B (zh) | 存储器存储装置及其测试方法 | |
| CN111899783B (zh) | 一种利用写检测的高速mram芯片及其数据读写方法 | |
| US20160078963A1 (en) | Programming of antifuse cells | |
| CN110648715A (zh) | 一种低电压sram写半选择故障的测试方法 | |
| US20230395171A1 (en) | One-time programmable (rotp) nvm | |
| US11984180B2 (en) | Enabling or disabling on-die error-correcting code for a memory built-in self-test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |