CN111124991A - 一种基于处理单元互联的可重构微处理器系统及方法 - Google Patents
一种基于处理单元互联的可重构微处理器系统及方法 Download PDFInfo
- Publication number
- CN111124991A CN111124991A CN201911371590.8A CN201911371590A CN111124991A CN 111124991 A CN111124991 A CN 111124991A CN 201911371590 A CN201911371590 A CN 201911371590A CN 111124991 A CN111124991 A CN 111124991A
- Authority
- CN
- China
- Prior art keywords
- processing units
- microprocessor system
- processing
- interconnection
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
本发明涉及一种处理单元互联的可重构微处理器系统及方法，包括多个处理器单元、一个存储器模块、一条总线接口，多个处理器单元相互串联，并同时与共用的一个存储器相连。该系统提出用户可直接通过总线对多个处理器单元进行同时操作，多个处理器单元同时处理用户指令。该系统可实现低功耗、易扩展的可重构微处理器系统。
Description
技术领域
本发明属于可重构微处理器技术领域，具体说是一种基于处理单元互联的可重构微处理器系统及方法。
背景技术
微处理器是由一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的功能。微处理器能够完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微控制器的运算控制部分。
传统的多核微处理器系统设计中，微处理器只会占芯片中的一小块区域。其他部分则为存储器、时钟生成和分配逻辑、系统总线以及外设等。传统的处理器系统设计中，每一条指令被二级cache分割成多份，由不同的处理器进行处理，在指令划分上，往往存在边界模糊的现象。同时传统多核处理器系统中，每个处理器均配备独自的一级cache，在数据传输及处理上消耗的功耗较大同时造成cache结构的冗余。
发明内容
本发明目的是提供一种可配置的、多处理单元直连型的微处理器系统，可通过对处理单元进行动态配置进行微处理器系统重构。本发明所设计的系统只有一级存储，同时配备可重构多处理单元，可直接通过总线对多个处理单元进行同时操作，多个处理单元同时处理用户指令。该系统可实现低功耗、易扩展的可重构微处理器系统。
本发明为实现上述目的所采用的技术方案是：一种基于处理单元互联的可重构微处理器系统，包括：处理单元、存储器模块、总线接口，用于多个处理单元同时处理用户指令。
所述处理单元为多个并且同时工作。
所述处理单元的数量根据其能够处理指令的宽度来确定。
所述存储器模块为一个，多个处理单元共用同一个存储器模块，不需要在存储器模块中对指令进行划分。
所述存储器采用Flash或SRAM。
所述处理单元依次串联，用于数据交互。
还包括电压转换模块，将外部的3.3V电压转换为1.8V和3.3V，用于给可重构微处理器系统供电。
一种基于处理单元互联的可重构微处理器的处理方法，包括：用户根据实际需要配置不同的指令长度，经过总线接口发送指令存储至一存储器模块，处理单元从存储器模块自适应取指令并执行，返回处理结果给外部用户。
所述处理单元从存储器模块自适应取指令并执行，包括：处理单元识别不同的指令长度，根据各个处理器单元能够处理指令的宽度，动态配置参与工作的处理单元的数量。
本发明具有以下有益效果及优点：
1.可扩展性强，可重构微处理器系统可配备多个处理单元，处理单元根据指令长度自适应所使用的处理单元个数；
2.处理单元对指令的长度要求不固定，当每个处理单元能够处理的位数为32位时，内置的n个处理器内核，最高可以处理32n长度的指令。
附图说明
图1为本发明的一种基于处理器互联的可重构微处理器；
图2为具体实施方式示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
如图1所示，本发明提供一种基于处理单元互联的可重构微处理器系统及方法，该系统适合各种类型的微处理器，其设计方法为将多个处理单元相互串联直接与存储器相连，外设通过总线接口通过存储器直接与多个串联的内核相连。
本发明中，所设计的可重构微处理器系统包含的部分有N个处理单元、一个存储器、总线接口，包括但不限于以上部分，且处理单元数量不做固定，可根据设计实际要求做对应数量的调整。
本发明设计的可重构微处理器系统的外设总类很多，具体实施例中设计了一种外设结构，但本发明所设计的方法不限于此种结构。
如图2所示，具体实施例中包括：4个处理单元、存储器、总线接口。微处理器内核采用4个处理单元，4个处理单元串行连接，并与同一个存储器连接进行指令读写，外设器件通过通用输入/输出口GPIO连接至输入/输出缓冲器PAD。电压转换模块LDO将外部的3.3V电压转换为1.8V和3.3V用于可重构微处理器系统供电。存储器采用Flash和SRAM。
当不同宽度的指令被写到存储器之后，4个处理单元通过自适应能够识别指令长度，根据指令长度来判断需要几个处理单元进行工作，例如，当指令长度为128位时，实施例中所选取的处理单元可以处理32位宽的指令，此时会自动分配4个处理单元进行指令处理，指令以32位位宽的方式进行分割，处理后的指令直接可进行拼接。
本发明所设计的可重构微处理器系统及方法，是并行流水处理指令的。系统可根据不同的指令长度进行动态配置工作的处理单元数量。用户可根据实际使用需要，配置不同的指令长度，在指令长度变长的情况下，本发明所设计的处理器系统并不会因为指令长度变长影响指令的操作速度。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰应视为本发明的保护范围。
Claims (9)
1.一种基于处理单元互联的可重构微处理器系统，其特征在于，包括处理单元、存储器模块、总线接口，用于多个处理单元同时处理用户指令。
2.根据权利要求1所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，所述处理单元为多个并且同时工作。
3.根据权利要求3所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，所述处理单元的数量根据其能够处理指令的宽度来确定。
4.根据权利要求2所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，所述存储器模块为一个，多个处理单元共用同一个存储器模块，不需要在存储器模块中对指令进行划分。
5.根据权利要求4所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，所述存储器采用Flash或SRAM。
6.根据权利要求3所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，所述处理单元依次串联，用于数据交互。
7.根据权利要求1-6任意一项所述的一种基于处理单元互联的可重构微处理器系统，其特征在于，还包括电压转换模块，将外部的3.3V电压转换为1.8V和3.3V，用于给可重构微处理器系统供电。
8.根据权利要求1所述的一种基于处理单元互联的可重构微处理器的处理方法，其特征在于，包括：用户根据实际需要配置不同的指令长度，经过总线接口发送指令存储至一存储器模块，处理单元从存储器模块自适应取指令并执行，返回处理结果给外部用户。
9.根据权利要求8所述的一种基于处理单元互联的可重构微处理器的方法，其特征在于，所述处理单元从存储器模块自适应取指令并执行，包括：处理单元识别不同的指令长度，根据各个处理器单元能够处理指令的宽度，动态配置参与工作的处理单元的数量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911371590.8A CN111124991A (zh) | 2019-12-27 | 2019-12-27 | 一种基于处理单元互联的可重构微处理器系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911371590.8A CN111124991A (zh) | 2019-12-27 | 2019-12-27 | 一种基于处理单元互联的可重构微处理器系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111124991A true CN111124991A (zh) | 2020-05-08 |
Family
ID=70503559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911371590.8A Pending CN111124991A (zh) | 2019-12-27 | 2019-12-27 | 一种基于处理单元互联的可重构微处理器系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111124991A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112612746A (zh) * | 2020-12-18 | 2021-04-06 | 中国电子科技集团公司第四十七研究所 | 一种基于存储器互联的可重构微处理器系统 |
| CN114528248A (zh) * | 2022-04-24 | 2022-05-24 | 广州万协通信息技术有限公司 | 阵列重构方法、装置、设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594752B1 (en) * | 1995-04-17 | 2003-07-15 | Ricoh Company, Ltd. | Meta-address architecture for parallel, dynamically reconfigurable computing |
| CN101655828A (zh) * | 2008-08-18 | 2010-02-24 | 中国人民解放军信息工程大学 | 基于任务数据流驱动的高效能超级计算系统的设计方法 |
| CN103942181A (zh) * | 2014-03-31 | 2014-07-23 | 清华大学 | 用于生成动态可重构处理器的配置信息的方法、装置 |
| CN106485319A (zh) * | 2015-10-08 | 2017-03-08 | 上海兆芯集成电路有限公司 | 具有神经处理单元可动态配置以执行多种数据尺寸的神经网络单元 |
-
2019
- 2019-12-27 CN CN201911371590.8A patent/CN111124991A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594752B1 (en) * | 1995-04-17 | 2003-07-15 | Ricoh Company, Ltd. | Meta-address architecture for parallel, dynamically reconfigurable computing |
| CN101655828A (zh) * | 2008-08-18 | 2010-02-24 | 中国人民解放军信息工程大学 | 基于任务数据流驱动的高效能超级计算系统的设计方法 |
| CN103942181A (zh) * | 2014-03-31 | 2014-07-23 | 清华大学 | 用于生成动态可重构处理器的配置信息的方法、装置 |
| CN106485319A (zh) * | 2015-10-08 | 2017-03-08 | 上海兆芯集成电路有限公司 | 具有神经处理单元可动态配置以执行多种数据尺寸的神经网络单元 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112612746A (zh) * | 2020-12-18 | 2021-04-06 | 中国电子科技集团公司第四十七研究所 | 一种基于存储器互联的可重构微处理器系统 |
| CN114528248A (zh) * | 2022-04-24 | 2022-05-24 | 广州万协通信息技术有限公司 | 阵列重构方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9135213B2 (en) | Extending a processor system within an integrated circuit and offloading processes to process-specific circuits | |
| CN103020002B (zh) | 可重构多处理器系统 | |
| JPS6051134B2 (ja) | デ−タ処理システム | |
| US10824423B2 (en) | Computer system including reconfigurable arithmetic device with network of processor elements | |
| US9983889B1 (en) | Booting of integrated circuits | |
| US20110185088A1 (en) | Asynchronous computer communication | |
| CN111124991A (zh) | 一种基于处理单元互联的可重构微处理器系统及方法 | |
| CN109614145B (zh) | 一种处理器核心结构及数据访存方法 | |
| CN106776458B (zh) | 基于fpga和hpi的dsp间的通信装置及通信方法 | |
| CN115456155A (zh) | 一种多核存算处理器架构 | |
| CN114239806A (zh) | 一种risc-v架构的多核神经网络处理器芯片 | |
| TW201339822A (zh) | 包括可組配最大處理器電流之用於能源效率及節能之方法、裝置及系統 | |
| CN108009121B (zh) | 面向应用的动态多核配置方法 | |
| US20030154347A1 (en) | Methods and apparatus for reducing processor power consumption | |
| Rettkowski et al. | Application-specific processing using high-level synthesis for networks-on-chip | |
| CN109582624A (zh) | 一种可配置的多通道io直连型微处理器系统 | |
| CN101236576B (zh) | 一种适用于异质可重构处理器的互联模型 | |
| CN111625368A (zh) | 一种分布式计算系统、方法及电子设备 | |
| US20140013148A1 (en) | Barrier synchronization method, barrier synchronization apparatus and arithmetic processing unit | |
| EP2709003A1 (en) | Loopback structure and data loopback processing method for processor | |
| US20240036817A1 (en) | System-on-a-chip including soft float function circuit | |
| CN112612746A (zh) | 一种基于存储器互联的可重构微处理器系统 | |
| JP5347622B2 (ja) | 半導体装置及び電子機器 | |
| CN213399574U (zh) | 一种基于可配置存储器组的可扩展存储fpga板卡 | |
| CN103136140A (zh) | 一种用于数控总线通讯板的数据读写装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |