CN111123449A - 光耦合器及其制作方法 - Google Patents
光耦合器及其制作方法 Download PDFInfo
- Publication number
- CN111123449A CN111123449A CN202010025929.5A CN202010025929A CN111123449A CN 111123449 A CN111123449 A CN 111123449A CN 202010025929 A CN202010025929 A CN 202010025929A CN 111123449 A CN111123449 A CN 111123449A
- Authority
- CN
- China
- Prior art keywords
- resistor
- npn transistor
- branch
- optical coupler
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4225—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements by a direct measurement of the degree of coupling, e.g. the amount of light power coupled to the fibre or the opto-electronic element
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
本发明公开一种光耦合器，包括由发光二极管和光敏三极管构成的光检测电路，还包括：输出控制电路，配置成根据光检测电路的检测结果控制光耦合器的输出，其中，输出控制电路包括具有第一NPN晶体管的开通支路和具有第二NPN晶体管的关断支路，当光检测电路未输出检测电流时，光耦合器的输出通过开通支路置为低电平；当光检测电路输出检测电流时，光耦合器的输出通过关断支路置为高电平。本发明还公开一种光耦合器的制作方法。
Description
技术领域
本发明涉及光电器件领域。更具体地，涉及一种光耦合器及其制作方法。
背景技术
光耦合器亦称光电耦合器，它是以光为媒介来传输电信号的器件。光耦合器应用在电信号传输过程中需要进行隔离的领域，这种隔离技术由于其击穿电压高，抗干扰能力强以及可靠性高一直以来在信号隔离传输方面广泛采用。
光耦合器就其传输信号的速度来说，可分为普通光耦合器与高速光耦合器，普通光耦合器在信号频率小于100KHZ在范围内使用性能最佳，频率大于1MHZ的电路一般使用高速耦合器。
普通光耦合器一般由发光二极管与光电三极管构成，图1是普通光耦合器的应用电路等效电路图，光敏三极管直接与负载连接。由于这种普通光耦合器自身存在分布电容，光敏三极管内部存在电容Cbe和Cce，负载电阻的阻值对于光耦有着较大的影响。如果负载电阻太小，输出电压摆幅受到限制；如果负载电阻太大，由于电容的存在，使得光电耦合器的频率特性越差，传播延时也越长。当光敏三极管由截止状态进入饱和状态时，光电流经过放大，处于饱和状态的光敏三极管中的电流比较大。光信号消失后，从饱和状态逐渐进入截止状态，由于饱和状态存储的少数载流子比较多，存储电荷的抽取较慢，造成从饱和态转变为截止态需要较长时间，随着频率的提高，如果信号脉宽时间小于晶体管中存储电荷的抽取时间时，输出信号失真。
目前普通高速光耦器件由发光二极管与光接收芯片构成，图2所示为该高速光耦的应用电路等效原理图，现有技术的光电接收芯片通常包括光电二极管与晶体三极管，光电二极管的输出端由光敏二极管与晶体管基极相连构成，产生的光电流由晶体管放大后驱动负载。在这种连接结构中，利用光电二极管与晶体管的开关速度比光电晶体管开关速度快两个数量级的器件特性，使得使用该结构的光耦可以传输1MHz的输入信号。
但是这种高速光耦的普遍实现方式是将光电二极管与输出晶体管集成到同一衬底材料上，一般来说这种制作工艺的成本远远高于光电三极管制造成本，由于制造成本限制,在该结构中光电二极管的面积不宜太大，导致光电二极管的输出电流能力较弱，受该因素的影响，同等负载条件下，这种高速光耦输入端的输入电流要比普通光耦的要大，这会造成该光耦与普通光耦相比器件的输入功耗增大。
因此，需要提供一种能够保证高传输信号下的输出信号不失真的同时具有低输入功耗和成本优势的光耦合器及其制作方法。
发明内容
本发明的一个目的在于提供一种光耦合器，包括由发光二极管和光敏三极管构成的光检测电路，还包括：输出控制电路，配置成根据光检测电路的检测结果控制光耦合器的输出，其中，输出控制电路包括具有第一NPN晶体管的开通支路和具有第二NPN晶体管的关断支路，当光检测电路未输出检测电流时，光耦合器的输出通过开通支路置为低电平；当光检测电路输出检测电流时，光耦合器的输出通过关断支路置为高电平。
优选地，输出控制电路包括第一端、第二端、第三端和第四端，第一端与光检测电路连接以接收检测电流，第二端为偏置电位连接端用以为开通支路和关断支路提供偏置，第三端为光耦合器的输出端，第四端为开通支路和关断支路的接地端。
优选地，开通支路还包括第一电阻和第二电阻，关断支路还包括第三电阻和第四电阻，其中
第一NPN晶体管的基极与第二NPN晶体管的基极连接，二者的公共端与第一电阻的第一端连接；第二NPN晶体管的集电极与第三电阻的第一端连接，二者的公共端作为输出控制电路的第三端；
第一电阻的第二端和第三电阻的第二端与偏置电位连接作为输出控制电路的第二端；第一NPN晶体管的发射极与第二电阻的第一端连接；第二NPN晶体管的发射极与第四电阻的第一端连接，二者的公共端作为输出控制电路的第一端；第二电阻的第二端与第四电阻的第二端连接，二者的公共端作为输出控制电路的第四端；以及第一NPN晶体管的集电极悬空。
优选地，第一NPN晶体管和第二NPN晶体管的参数相同。
优选地，第四电阻的阻值小于100Ω。
优选地，光检测电路和输出控制电路通过双芯片封装技术形成并连接。
本发明的另一方面提供一种上述制备光耦合器的方法，包括：将形成于同一衬底的光检测电路和输出控制电路制作成两个芯片并通过双芯片封装技术实现电连接。
本发明的有益效果如下：
提供了一种能够保证高传输信号下的输出信号不失真的同时具有低输入功耗和成本优势的光耦合器及其制备方法。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1为现有技术普通光耦合器的应用电路等效电路图；
图2为现有技术高速光耦合器的应用电路等效原理图；
图3为根据本申请实施例的光耦合器10的示意性电路原理图；以及
图4为示出根据本申请实施例的光耦合器10的各个端口的示意图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
下面结合图3和图4描述根据本申请的实施例的光耦合器10的结构原理，其中，图3为根据本申请实施例的光耦合器10的示意性电路原理图；图4为示出根据本申请实施例的光耦合器10的各个端口的示意图。
首先结合图3描述具体地电路内部结构。根据本申请的实施例，光耦合器10包括光检测电路101和输出控制电路103。
光检测电路包括发光二极管D和光电三极管T，优选地，发光二极管可以选择红外发光二极管作为整个光耦合器10的信号输入端，当光耦合器10接收到适当的输入信号Input时，发光二极管D发光，光电三极管T的基区感应到发光二极管D发出的光而生成输出电流作为此时光检测电路101的检测结果，当光耦合器10未接收到适当的输入信号Input时，发光二极管D不发光，则光电三极管T未生成输出电流，无输出电流状态即作为此时光检测电路101的检测结果。
输出控制电路103根据光检测电路101的检测结果控制光耦合器10的输出。根据本申请实施例，输出控制电路103可以包括开通支路103-1和关断支路103-2，开通支路103-1包括第一NPN晶体管Q1，关断支路103-2包括第二NPN晶体管Q2。基于光检测电路101的检测结果，开通支路103-1利用其中的第一NPN晶体管Q1的结构控制第二NPN晶体管Q2的开通，将光耦合器10的输出置位为低电平，且关断支路103-2利用其中的第二NPN晶体管Q2的结构控制第二NPN晶体管Q2的关断，将光耦合器10的输出置位为高电平，从而实现对光耦合器10的输出的控制。
具体地，根据本申请的实施例，输出控制电路103包括第一端1、第二端2、第三端3和第四端4，第一端1与光检测电路101连接以接收光检测电路101的检测电流，第二端2为偏置电位连接端用以为开通支路103-1和关断支路103-2提供偏置Vcc，第三端3为光耦合器10的输出端Output，第四端4为开通支路103-1和关断支路103-2的接地端。
根据本申请的实施例，开通支路103-1除第一NPN晶体管Q1之外还可包括第一电阻R1、第二电阻R2，关断支路103-2除第二NPN晶体管Q2之外还可包括第三电阻R3、第四电阻R4。
如图3所示，第一NPN晶体管Q1的基极与第二NPN晶体管Q2的基极连接，二者的公共端与第一电阻R1的第一端连接；第二NPN晶体管Q2的集电极与第三电阻R3的第一端连接，二者的公共端作为输出控制电路103-1的第三端3；第一电阻R1的第二端和第三电阻R3的第二端与偏置电位连接作为输出控制电路103的第二端2；第一NPN晶体管Q1的发射极与第二电阻R2的第一端连接；第二NPN晶体管Q2的发射极与第四电阻R4的第一端连接，二者的公共端作为输出控制电路103的第一端；第二电阻R2的第二端与第四电阻R4的第二端连接，二者的公共端作为输出控制电路103的第四端4；以及第一NPN晶体管Q1的集电极悬空。
在光检测电路101的检测结果为光电三极管T无输出电流时，该开通支路103-1通过第一电阻R1与第一NPN晶体管Q1的发射结以及作为发射极串联电阻的第二电阻R2将第二NPN晶体管Q2管稳定偏置在饱和导通状态，即，通过开通支路103-1使第二NPN晶体管Q2开通，此时光耦和器10输出低电平。而当光检测电路101的检测结果为光电三极管T有输出电流时，通过光电三极管T的输出电流抬高第二NPN晶体管Q2发射极电位，使得第二NPN晶体管Q2管关断，即，通过关断支路103-2使第二NPN晶体管Q2关断，此时光耦合器10输出高电平。由上可知，通过输出控制电路103根据光检测电路101的检测结果，对光耦合器10的输出进行控制。
再次参照图3，根据本申请的实施例，第四电阻R4同时也相当于光电三极管T的下拉电阻。优选地，根据本申请的实施例，可以第四电阻R4的阻值设置为小于100Ω，通过申请的电路结构，与现有技术通常将光电三极管的下拉电阻设置为大于1KΩ的情况相比，通过设置了各自包括NPN晶体管的开通支路103-1和关断支路103-2，使得可以缩小光电三极管T的下拉电阻，从而能够有效缩短光电三极管T的开关时间，其次利用双极晶体管的开关时间优于光电晶体管的特点，进一步增大光耦合器10的开关时间。
可选地，光耦合器10可以满足传输1KHz到200KHz信号的要求。
根据本申请的实施例的开通支路103-1和关断支路103-2组成的输出控制电路，在保证高传输信号下的输出信号不失真的同时，该结构的制造成本要比光电二极管与晶体管集成成本低，同时光检测电路101的在相同光照条件下电流输出能力是集成在晶体管输出高速光耦中光电二极管的100-200倍,因此将本申请的输出控制电路103与输入端的光检测电路101封装连接时，合理优化光检测电路101的面积与控制电路103的参数,可以使本申请的实施例的光耦合器10在保证高传输信号下的输出信号不失真的同时具有低输入功耗和成本优势。
进一步优选地，根据本申请的实施例，第一NPN晶体管Q1和第二NPN晶体管Q2的规格参数相同。利用第一NPN晶体管Q1和第二NPN晶体管Q2发射结I-V特性随温度变化相同的特点，可以保持光耦合器10中开通支路103-1与关断支路103-2电流比例随温度的变化较小，从而提高电路随温度变化的稳定性。
如图3的示意图可知，根据本申请实施例的光耦合器10为六引脚光耦合器。具体地，光检测电路101与输出控制电路103是通过半导体制造技术制作成两个芯片，然后通过双芯片封装技术将这两个芯片实现电路原理图所示的连接关系并形成光耦器件，并封装而成如图4所示的六引脚光耦合器。
示例性地，如图4可见，其中引脚1和引脚2对应于光检测电路101的输入侧，其中引脚1可以为Input端；引脚6对应于输出控制电路103的第二端，偏置引脚；引脚4对应于输出控制电路103的第四端，接地；引脚5可以对应于输出控制电路103的第三端，可以作为光耦合器10的输出端。本领域技术人员应理解，上述示例仅是示例性地，本申请的实施例并不限于此，可以根据具体设计需要，改变上述功能引脚在封装中的具体位置。
在现有技术中，当将光电二极管与输出晶体管集成在同一衬底材料上时，工艺成本高，而且为了控制成本和考虑到参数的均匀性和有效面积的利用率，光电二极管的面积相对较小，导致生成光电流较弱。而根据本申请的电路结构，可以将输出控制电路103集成在一起制作成单独的芯片，大大降低了集成后的面积，而且可以降低了工艺成本，其次单独制作光检测电路101时，利用光电三极管在同等光照条件下有较强的输出电流的特点，能够在较小输入电流的情况下实现对加速电路的控制,因此实现该申请小输入电流的特点.
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (8)
1.一种光耦合器，包括由发光二极管和光敏三极管构成的光检测电路，其特征在于，还包括：
输出控制电路，配置成根据所述光检测电路的检测结果控制所述光耦合器的输出，
其中，所述输出控制电路包括具有第一NPN晶体管的开通支路和具有第二NPN晶体管的关断支路，当所述光检测电路未输出检测电流时，所述光耦合器的输出通过所述开通支路置为低电平；当所述光检测电路输出检测电流时，所述光耦合器的输出通过所述关断支路置为高电平。
2.如权利要求1所述的光耦合器，其特征在于，所述输出控制电路包括第一端、第二端、第三端和第四端，所述第一端与所述光检测电路连接以接收检测电流，所述第二端为偏置电位连接端用以为所述开通支路和所述关断支路提供偏置，所述第三端为所述光耦合器的输出端，所述第四端为所述开通支路和所述关断支路的接地端。
3.如权利要求2所述的光耦合器，其特征在于，
所述开通支路还包括第一电阻和第二电阻，所述关断支路还包括第三电阻和第四电阻，其中
所述第一NPN晶体管的基极与所述第二NPN晶体管的基极连接，二者的公共端与所述第一电阻的第一端连接；
所述第二NPN晶体管的集电极与所述第三电阻的第一端连接，二者的公共端作为所述输出控制电路的第三端；
所述第一电阻的第二端和所述第三电阻的第二端与所述偏置电位连接作为所述输出控制电路的第二端；
所述第一NPN晶体管的发射极与所述第二电阻的第一端连接；
所述第二NPN晶体管的发射极与所述第四电阻的第一端连接，二者的公共端作为所述输出控制电路的第一端；
所述第二电阻的第二端与所述第四电阻的第二端连接，二者的公共端作为所述输出控制电路的第四端；以及
所述第一NPN晶体管的集电极悬空。
4.如权利要求3所述的光耦合器，其特征在于，所述第一NPN晶体管和所述第二NPN晶体管的参数相同。
5.如所述权利要求3所述的光耦合器，其特征在于，所述第四电阻的阻值小于100Ω。
6.如所述权利要求4所述的光耦合器，其特征在于，所述第四电阻的阻值小于100Ω。
7.如权利要求1所述的光耦合器，其特征在于，所述光检测电路和所述输出控制电路通过双芯片封装技术形成并连接。
8.一种制作权利要求1-7中任一项所述的光耦合器的方法，包括：
将形成于同一衬底的光检测电路和输出控制电路制作成两个芯片并通过双芯片封装技术实现电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010025929.5A CN111123449A (zh) | 2020-01-10 | 2020-01-10 | 光耦合器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010025929.5A CN111123449A (zh) | 2020-01-10 | 2020-01-10 | 光耦合器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111123449A true CN111123449A (zh) | 2020-05-08 |
Family
ID=70487747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010025929.5A Pending CN111123449A (zh) | 2020-01-10 | 2020-01-10 | 光耦合器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111123449A (zh) |
-
2020
- 2020-01-10 CN CN202010025929.5A patent/CN111123449A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003069B1 (ko) | 고체 릴레이 및 이를 제조하는 방법 | |
| US3902060A (en) | Self-optimizing biasing feedback for photo-electric transmission systems | |
| JP5232128B2 (ja) | 光受信回路及び光結合装置 | |
| KR950014287B1 (ko) | 신호전송회로 | |
| CN105075116B (zh) | 光接收电路 | |
| US8062919B2 (en) | Monolithic silicon-based photonic receiver | |
| TW201136162A (en) | Digital output circuit | |
| CN101521244A (zh) | 半导体受光元件 | |
| CN209088922U (zh) | 基于低速光耦的高速隔离通讯电路 | |
| CN211786238U (zh) | 光耦合器 | |
| CN111123449A (zh) | 光耦合器及其制作方法 | |
| CN210274027U (zh) | 一种光耦合器 | |
| US8227739B2 (en) | Photodetector amplifier circuit for controlling an on state or an off state of an output transistor | |
| CN218733875U (zh) | 一种通讯控制电路和电动工具 | |
| KR100187388B1 (ko) | 위상 제어 가능한 광결합소자 | |
| JP2009117528A (ja) | 光半導体リレー装置 | |
| CN103117739A (zh) | 氮化镓基增强耗尽型电平转换电路 | |
| Le et al. | CMOS gate driver with integrated optical receiver for power electronics applications | |
| Le et al. | CMOS integrated optical isolator for power transistor gate driver | |
| JP6310139B1 (ja) | フォトカプラの出力回路及びフォトカプラ | |
| WO2002049120A1 (en) | Optoelectronic detector and related circuit | |
| CN211378031U (zh) | 一种智能光衰减接收装置及光模块 | |
| JP3012708B2 (ja) | フォトカプラの出力回路及びフォトカプラ | |
| RU102442U1 (ru) | Оптопара с составным транзистором дарлингтона | |
| JP2009105840A (ja) | 半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210514 Address after: 102200 room 312, 3 / F, South Building 3, Dougezhuang village, qiliqu, Shahe Town, Changping District, Beijing Applicant after: Xinqiao Technology (Beijing) Co.,Ltd. Applicant after: China Resources micro integrated circuit (Wuxi) Co., Ltd Address before: 102200 Building 2, No.7, Gaoxin Third Street, Huilongguan town, Changping District, Beijing Applicant before: Shangqiao International Technology (Beijing) Co.,Ltd. Applicant before: CHINA RESOURCES SEMICONDUCTOR (SHENZHEN) Co.,Ltd. |
|
| TA01 | Transfer of patent application right |