CN111115561B - 一种微纳通孔的制备方法及具有微纳通孔的结构 - Google Patents

一种微纳通孔的制备方法及具有微纳通孔的结构 Download PDF

Info

Publication number
CN111115561B
CN111115561B CN201911233378.5A CN201911233378A CN111115561B CN 111115561 B CN111115561 B CN 111115561B CN 201911233378 A CN201911233378 A CN 201911233378A CN 111115561 B CN111115561 B CN 111115561B
Authority
CN
China
Prior art keywords
layer
sacrificial
nano
micro
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911233378.5A
Other languages
English (en)
Other versions
CN111115561A (zh
Inventor
李俊杰
周娜
李永亮
王桂磊
杨涛
殷华湘
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911233378.5A priority Critical patent/CN111115561B/zh
Publication of CN111115561A publication Critical patent/CN111115561A/zh
Application granted granted Critical
Publication of CN111115561B publication Critical patent/CN111115561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种微纳通孔的制备方法，包括步骤：提供衬底，自衬底的顶层向上依次形成结构层和牺牲层的叠层，构成第一结构，第一结构的顶层为牺牲层；基于顶层的牺牲层，形成若干分立的牺牲区域；在牺牲区域的顶层、侧壁以及承载牺牲区域的结构的表面形成侧墙膜；去除部分侧墙膜，保留牺牲区域侧壁的侧墙膜，以形成侧墙；去除牺牲区域；去除侧墙的两端，以形成若干间隔分布且独立的墙体；去除结构层和牺牲层至最底层的结构层，保留墙体下方的结构层和牺牲层；填充介质层，并平坦化以露出墙体的顶层；去除墙体两端的介质层至近衬底的顶层；去除牺牲层，形成通孔。本发明还一种具有微纳通孔的结构，包括采用本发明提供的制备方法而形成的通孔。

Description

一种微纳通孔的制备方法及具有微纳通孔的结构
技术领域
本发明涉及微纳加工技术领域，特别是涉及一种微纳通孔的制备方法及具有微纳通孔的结构。
背景技术
微米级或纳米级通孔（微纳通孔）具有非常重要的实际应用价值，比如可以应用在微流控、分子筛和病毒筛等领域。
一般采用光刻、刻蚀工艺自上而下制备微米级或纳米级通孔，形成的通孔的直径依赖于光刻、刻蚀控制，因此，采用光刻、刻蚀工艺形成微米级或纳米级的通孔存在直径不一致的问题。
而且，采用光刻、刻蚀工艺形成微米级或纳米级通孔前，微米级或纳米级孔的孔底是终止于近衬底的背面，即需要采用化学机械研磨工艺将衬底的背面减薄至一定厚度，然后再采用腐蚀溶液将剩余的衬底腐蚀掉，最终将微米级或纳米级的孔露出，化学机械研磨工艺将对衬底和通孔的强度产生不利影响。
发明内容
针对上述问题，本发明的目的是提供一种能够形成孔径一致且不会对衬底和通孔强度造成影响的微纳通孔的制备方法及具有微纳通孔的结构。
为了实现上述目的，本发明采用以下技术方案，一种微纳通孔的制备方法，包括以下步骤：提供衬底，自衬底的顶层向上依次形成结构层和牺牲层的叠层，构成第一结构，第一结构的顶层为牺牲层；
基于顶层的牺牲层，形成若干分立的牺牲区域；
在牺牲区域的顶层、侧壁以及承载牺牲区域的结构的表面形成侧墙膜；
去除部分侧墙膜，保留牺牲区域侧壁的侧墙膜，以形成侧墙；
去除牺牲区域；
去除侧墙的两端，以形成若干间隔分布且独立的墙体；
去除结构层和牺牲层至最底层的结构层，保留墙体下方的结构层和牺牲层；
填充介质层，并平坦化以露出墙体的顶层；
去除墙体两端的介质层至近衬底的顶层；
去除牺牲层，形成通孔。
优选地，去除牺牲层之前，退火处理以使牺牲层圆化。
优选地，采用化学气相沉积或外延生长的方法形成结构层和牺牲层的叠层。
优选地，牺牲层的材料是硅、锗、锗硅、锡锗、二氧化铪、三氧化二铝或二氧化锆中的任意一种；结构层的材料是碳化硅、氮化硅或氧化硅中的任意一种。
优选地，位于顶层的牺牲层的厚度较其他层的牺牲层的厚度大，且其他层的牺牲层的厚度与结构层的厚度相等。
优选地，位于顶层的牺牲层的厚度为5~1000纳米；结构层和其他层的牺牲层的厚度为1~100纳米。
优选地，结构层为二氧化硅，牺牲层为锗硅，采用H2O2、HF、CH3COOH溶液、CF4/O2或CF4/O2/He去除牺牲层和牺牲区域。
优选地，侧墙膜的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
优选地，采用等离子刻蚀工艺刻蚀侧墙膜，保留牺牲区域侧壁的侧墙膜以形成侧墙。
优选地，墙体的厚度为1~100纳米。
优选地，采用等离子刻蚀工艺刻蚀牺牲层和结构层至最底层的结构层，保留墙体下方的牺牲层和结构层。
优选地，介质层的材料为二氧化硅。
优选地，通孔为圆孔，直径为1~100纳米。
优选地，退火处理以使牺牲层圆化的工艺条件是：
纯氧氛围；
退火温度为600~1200摄氏度；
退火时间0.5~60分钟。
本发明还提供一种具有微纳通孔的结构，包括采用本发明提供的制备方法而形成的通孔。
综上所述，本发明提供的微纳通孔的制备方法，采用现有较为成熟的工艺方法依次在衬底的顶层向上形成包括结构层和牺牲层的叠层，并在叠层的顶层形成具有保护作用的侧墙膜，基于侧墙膜形成的侧墙、以及基于侧墙形成的墙体，刻蚀并保留墙体下方的牺牲层和结构层的叠层，形成若干间隔分布且相互独立的薄壁状结构，该结构是形成通孔的基础，即通孔的具体位置由该结构中的牺牲层的位置确定，通孔的直径则由牺牲层的厚度以及墙体的厚度确定，通孔的轴向尺寸则由牺牲层的长度确定，可见，相对于现有的采用光刻工艺形成的通孔，本发明形成的通孔的孔径可以通过控制牺牲层的厚度和墙体的厚度灵活控制，而通孔的轴向尺寸则通过控制墙体下方的牺牲层的长度灵活控制。
形成若干间隔分布且相互独立的薄壁状结构之后，填充介质层，并平坦化以露出墙体的顶层，光刻刻蚀墙体两端的介质层以使墙体下方的牺牲层和结构层的两端露出，选择性去除掉圆化后的牺牲层，最终能够形成微米级或纳米级的通孔。相对于现有的采用光刻工艺形成的通孔，无需采用减薄工艺释放孔的孔底，通过腐蚀两端均外露的牺牲层即可得到通孔，因此，不存在因减薄而导致的对整体结构和通孔强度的影响等问题。
附图说明
图1是本发明提供的一个实施例的微纳通孔的制备方法的流程图；
图2至图19是本发明提供的一个实施例的微纳通孔的制备方法中每一步骤对应的结构变化图。
其中，10. 衬底，11. 结构层，12. 牺牲层，120. 牺牲区域，13. 光刻胶，14. 侧墙膜，140. 侧墙，141. 墙体，15. 介质层，16. 通孔。
具体实施方式
下面结合附图说明根据本发明的具体实施方式。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
在半导体领域，一般采用光刻、刻蚀工艺自上而下制备微米级或纳米级通孔，通孔直径和轴向尺寸依赖于光刻、刻蚀控制，因此，通孔的直径和轴向尺寸受到限制，而且，当需要形成具有相同孔径的通孔阵列时，很难满足通孔的孔径具有较好的一致性。
另外，采用光刻、刻蚀工艺很难一次形成贯通的通孔，而是先形成孔底终止于近衬底背面的盲孔，然后再采用化学机械研磨和/或腐蚀溶液腐蚀的方法将孔底露出，在化学机械研磨和/或腐蚀溶液腐蚀过程中，不仅会对衬底以及通孔的强度造成不利影响，而且存在工艺复杂的问题。
为了解决半导体领域微纳通孔制备过程中存在的孔径、轴向尺寸受限，孔径不一致以及会削弱衬底及通孔强度等技术问题，本发明提供一种微纳通孔的制备方法及具有微纳通孔的结构。
本发明提供的微纳通孔的制备方法的关键在于，在衬底上形成若干间隔分布且相互独立的薄壁状结构，该薄壁状结构由衬底支撑且自上而下具有墙体，以及牺牲层和结构层的叠层。形成薄壁状结构后填充介质层，并光刻刻蚀掉薄壁状结构两端的介质层，以使薄壁状结构中的墙体、牺牲层和结构层的两端外露，外露后，选择性去除牺牲层，形成通孔。
可见，采用本发明提供的制备方法形成的通孔的孔径受牺牲层和墙体的厚度的影响，即牺牲层和墙体的厚度越厚则通孔的孔径越大，牺牲层和用于形成墙体的侧墙薄膜能够利用较为成熟的化学气相沉积或外延生长的方式形成，因此，比较容易控制，进而使得通孔的孔径也比较容易控制。
而且，由于采用光刻刻蚀工艺使薄壁状结构的两端外露，即墙体、牺牲层和结构层的两端外露，并可以采用对牺牲层有高选择比的腐蚀溶液腐蚀掉牺牲层，最终一次形成通孔，具有工艺简单且不会对通孔和整体结构的强度造成削弱。
图1示出了本发明提供的一种微纳通孔的制备方法的一个实施例的流程图，包括以下步骤：
S10、具体参见图2，提供衬10，自衬底10的顶层向上依次形成结构层11和牺牲层12的叠层，构成第一结构，第一结构的顶层为牺牲层12。
在本步骤中，可以采用化学气相沉积或外延生长的方法首先在衬底10的顶层形成具有一定厚度的结构层11，形成后进行化学机械抛光以使结构层11的顶层平坦化。在平坦化后的结构层11的顶层同样采用化学气相沉积或外延生长的方法形成牺牲层12，形成牺牲层12后进行化学机械抛光以使牺牲层平坦化，继续在平坦化后的牺牲层12上交替形成结构层11、牺牲层12，以此类推，最终在衬底10上形成具有结构层11和牺牲层12的叠层以构成第一结构，第一结构的顶层为牺牲层12。
示例地，牺牲层12的材料是硅、硅、锗、锗硅、锡锗、二氧化铪、三氧化二铝或二氧化锆中的任意一种。
优选地，牺牲层12的材料是锗硅。
示例地，结构层11的材料是碳化硅、氮化硅或氧化硅中的任意一种。
优选地，结构层11的材料是二氧化硅。
位于顶层的牺牲层12的厚度较其他层的牺牲层12的厚度大，且其他层的结构层11的厚度与牺牲层12的厚度相等。
示例地，位于顶层的牺牲层12的厚度为5~1000纳米，其他层的牺牲层12的厚度和结构层11的厚度相等且均为1~100纳米。
优选地：位于顶层的牺牲层12的厚度为50纳米，其他层的牺牲层12的厚度和结构层11的厚度均为10纳米。
S11、具体参见图3A、图3B、图4A、图4B、图5A和图5B，基于顶层的牺牲层12，形成若干分立的牺牲区域120。
下面将结合附图详细说明在第一结构的顶层的牺牲层形成若干分立的牺牲区域的方法：
图3A是在第一结构顶层的牺牲层12涂覆光刻胶13并定义出待保留的牺牲区域120的俯视图，图3B是图3A的A-A向剖视图，即可以在顶层的牺牲层12涂覆光刻胶13，然后定义出至少一个待保留的牺牲区域120，具体是，被光刻胶13覆盖的区域则为待保留的牺牲区域120。
示例地，在顶层的牺牲层12上定义出两个待保留的牺牲区域120，且两个牺牲区域120为相互平行且间隔分布的矩形，与一般的衬底形状一致。
图4A是去除待保留的牺牲区域120以外的牺牲层12的俯视图，图4B是图4A的A-A向剖视图，可以采用等离子刻蚀工艺去除牺牲区域120以外的顶层的牺牲层12，即将牺牲区域120以外的结构层11外露。
图5A是去除牺牲区域120顶层光刻胶13后的俯视图，图5B是图5A的A-A向剖视图，去除牺牲区域120上的光刻胶13。
示例地，基于顶层的牺牲层12形成两个相互平行且间隔分布的矩形的牺牲区域120。
S12、具体参见图6，在牺牲区域120的顶部、侧壁表面以及承载牺牲区域120的结构的表面形成侧墙膜14；
示例地，侧墙膜14的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。侧墙膜14的作用是保护位于其下方的结构层11和牺牲层12的叠层在后续刻蚀过程中不被去除。
优选地，侧墙膜14的材料是氮化硅。
示例地：侧墙膜14的厚度为1~100纳米。
S13、具体参见图7A、图7B，刻蚀侧墙膜14，保留牺牲区域120侧壁的侧墙膜14以形成侧墙140；
在本步骤中，可以采用等离子刻蚀工艺刻蚀侧墙膜14，保留牺牲区域120侧壁的侧墙膜14以形成侧墙140，即将形成在牺牲区域120顶层以及牺牲区域120以外的区域的侧墙膜14刻蚀掉，形成围绕在牺牲区域120外围的侧墙140。
示例地，基于顶层的牺牲层12形成两个相互平行且间隔分布的矩形的牺牲区域120的侧壁上均形成侧墙140。
S14、具体参见图8A、图8B，去除牺牲区域120；
在本步骤中可以采用对牺牲区域120有高选择比的腐蚀液，将牺牲区域120腐蚀掉。
示例地，当牺牲区域120的材料是锗硅时，采用H2O2、HF、CH3COOH溶液、CF4/O2或CF4/O2/He去除侧墙140内的牺牲区域120。
图8A是去除牺牲区域120后的俯视图，图8B是图8A的A-A向剖视图，即最终形成侧墙140内为空的结构。
示例地，基于顶层的牺牲层12形成两个相互平行且间隔分布的矩形的牺牲区域120的侧壁上均形成侧墙140，且侧墙140内的区域为空。
S15、去除侧墙的两端，以形成若干间隔分布且独立的墙体；
下面将结合附图详细说明形成若干间隔分布且独立的墙体的方法：
图9A是在具有侧墙140的结构上涂覆光刻胶13的俯视图，图9B是图9A的A-A向剖视图，涂覆光刻胶13，需要将侧墙140的两端露出，以便后续将侧墙140的两端刻蚀掉。
示例地，在具有两个间隔分布侧墙140的结构上涂覆光刻胶13，并露出两个侧墙140的两端。
图10A是刻蚀掉侧墙两端后的俯视图，图10B是图10A的A-A向剖视图，优选等离子刻蚀工艺将光刻胶13未覆盖的侧墙140的两端刻蚀掉，以形成若干间隔分布且独立的墙体141。
图11A是形成间隔分布且相互独立墙体141且去除光刻胶13后的俯视图，图11B是图11A的B-B向剖视图。
示例地，刻蚀掉两个间隔分布侧墙140的端部，最终形成四个间隔分布且相互独立的墙体141。
示例地，墙体141的厚度为1~100纳米。
优选地，墙体141的厚度与牺牲层12以及结构层11的厚度相等。
S16、去除结构层和牺牲层至最底层的结构层，保留墙体下方的结构层和牺牲层；
图12A是经本步骤后形成的结构的俯视图，12B是图12A的B-B向剖视图，可以采用等离子刻蚀工艺将结构层11和牺牲层12刻蚀至最底层的结构层11，即墙体141将位于其下方的结构层11和牺牲层12在刻蚀过程中保留，最终在最底层的结构层11上形成若干间隔分布的薄壁状结构，薄壁状结构自上而下分别是墙体141，以及结构层11和牺牲层12的叠层。
示例地，在最底层的结构层11上形成四个间隔分布的薄壁状结构。
S17、填充介质层，并平坦化以露出墙体的顶层；
图13A是经本步骤后形成的结构的俯视图，13B是图13A的B-B向剖视图，可以采用化学气相沉积方法等现有任意一种沉积方法填充介质层15，介质层15将薄壁状结构之间以及外围的空间填满，之后采用化学机械抛光工艺将顶层平坦化，最终使墙体141的顶层露出。
介质层15的材料优选为二氧化硅。
S18、去除墙体两端的介质层至近衬底的顶层；
下面将结合附图详细说明去除墙体两端的介质层至近衬底的顶层的方法：
图14A分别是在介质层15的顶层涂覆光刻胶13的俯视图，图14B是图14A的A-A向剖视图，具体是在能够覆盖墙体141顶层的区域涂覆光刻胶13。
优选地，将墙体141的两端露出。
可选地，将墙体141所在的区域完全有光刻胶13覆盖。
选择性刻蚀掉墙体141两端的介质层15至近衬底10的顶层（具体参见图15和图16），去除光刻胶13以后，衬底10上形成的结构为凸台状，凸台在衬底10长度方向上的延伸长度即是后续形成的通孔的深度。
S19、去除牺牲层，形成通孔。
图17、图18是经本步骤形成微米级或纳米级通孔16结构的左视剖视图和主视剖视图，可以采用对牺牲层12的材料有高选择比的溶液对牺牲层12进行腐蚀去除，最终形成通孔16。
示例地：当牺牲层12的材料是锗硅时，可以采用H2O2、HF、CH3COOH溶液、CF4/O2或CF4/O2/He去除。
需要进一步说明的是：当形成的通孔16的截面面积较小时，如纳米级的通孔16，优选采用等离子体刻蚀工艺去除牺牲层12，当然也可以采用对牺牲层12具有高选择比的腐蚀液去除。当形成的通孔16的截面面积较大时，如微米级的通孔16，优选采用对牺牲层12具有高选择比的腐蚀液去除。
最终形成的通孔16呈阵列形式分布，阵列中的行数与墙体141的数量一致，列数与叠层中牺牲层12的数量有关，一般比牺牲层12的数量少一列。
在上述实施例的基础上，进一步地，具体参见图19，选择性腐蚀掉牺牲层12之前，退火处理以使牺牲层12圆化。在纯氧环境下对已形成的结构进行退火处理，退火温度为600~1200摄氏度，退火时间为0.5~60分钟。
图19是经退火处理后，牺牲层12发生圆化之后的左视剖视图。
示例地，当牺牲层12的厚度为10纳米时，圆化后的牺牲层12的直径为8纳米，形成的圆形的通孔16的直径也为8纳米。
作为另外一种可选的实施例，硅也可以作为结构层的材料，而牺牲层可以选择区别于硅的其他材料，此时，选取的用于腐蚀牺牲层的腐蚀液对作为结构层的硅不具有选择性或具有极低的选择性。
本发明还提供一种具有微纳通孔的结构，包括采用本发明公开的制备方法而形成的通孔。
综合以上，本发明提供的微纳通孔的制备方法，采用现有较为成熟的工艺方法依次在衬底的顶层向上形成包括结构层和牺牲层的叠层，并在叠层的顶层形成具有保护作用的侧墙膜，基于侧墙膜形成的侧墙、以及基于侧墙形成的墙体，刻蚀并保留墙体下方的牺牲层和结构层的叠层，形成若干间隔分布且相互独立的薄壁状结构，该结构是形成通孔的基础，即通孔的具体位置由该结构中的牺牲层的位置确定，通孔的直径则由牺牲层的厚度以及墙体的厚度确定，通孔的轴向尺寸则由牺牲层的长度确定，可见，相对于现有的采用光刻工艺形成的通孔，本发明形成的通孔的孔径可以通过控制牺牲层的厚度和墙体的厚度灵活控制，而通孔的轴向尺寸则通过控制墙体下方的牺牲层的长度灵活控制。
形成若干间隔分布且相互独立的薄壁状结构之后，填充介质层，并平坦化以露出墙体的顶层，光刻刻蚀墙体两端的介质层以使墙体下方的牺牲层和结构层的两端露出，选择性去除掉圆化后的牺牲层，最终能够形成微米级或纳米级的通孔。相对于现有的采用光刻工艺形成的通孔，无需采用减薄工艺释放孔的孔底，通过腐蚀两端均外露的牺牲层即可得到通孔，因此，不存在因减薄而导致的对整体结构和通孔强度的影响等问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种微纳通孔的制备方法，其特征在于，包括以下步骤：
提供衬底，自所述衬底的顶层向上依次形成结构层和牺牲层的叠层，构成第一结构，所述第一结构的顶层为所述牺牲层；
基于顶层的所述牺牲层，形成若干分立的牺牲区域；
在所述牺牲区域的顶层、侧壁以及承载所述牺牲区域的结构的表面形成侧墙膜；
去除部分所述侧墙膜，保留所述牺牲区域侧壁的所述侧墙膜，以形成侧墙；
去除所述牺牲区域；
去除所述侧墙的两端，以形成若干间隔分布且独立的墙体；
去除所述结构层和牺牲层至最底层的所述结构层，保留所述墙体下方的所述结构层和牺牲层；
填充介质层，并平坦化以露出所述墙体的顶层；
去除所述墙体两端的所述介质层至近所述衬底的顶层；
去除所述牺牲层，形成通孔。
2.根据权利要求1所述的微纳通孔的制备方法，其特征在于，去除所述牺牲层之前，退火处理以使所述牺牲层圆化。
3.根据权利要求1所述的微纳通孔的制备方法，其特征在于，采用化学气相沉积或外延生长的方法形成所述结构层和牺牲层的叠层。
4.根据权利要求1所述的微纳通孔的制备方法，其特征在于，
所述牺牲层的材料是硅、锗、锗硅、锡锗、二氧化铪、三氧化二铝或二氧化锆中的任意一种；
所述结构层的材料是碳化硅、氮化硅或氧化硅中的任意一种。
5.根据权利要求1所述的微纳通孔的制备方法，其特征在于，位于顶层的所述牺牲层的厚度较其他层的所述牺牲层的厚度大，且其他层的所述牺牲层的厚度与所述结构层的厚度相等。
6.根据权利要求5所述的微纳通孔的制备方法，其特征在于，位于顶层的所述牺牲层的厚度为5~1000纳米；所述结构层和其他层的所述牺牲层的厚度为1~100纳米。
7.根据权利要求1所述的微纳通孔的制备方法，其特征在于，所述结构层为二氧化硅，所述牺牲层为锗硅，采用H2O2、HF、CH3COOH溶液、CF4/O2或CF4/O2/He去除所述牺牲层和牺牲区域。
8.根据权利要求1所述的微纳通孔的制备方法，其特征在于，所述侧墙膜的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
9.根据权利要求1所述的微纳通孔的制备方法，其特征在于，采用等离子刻蚀工艺刻蚀所述侧墙膜，保留所述牺牲区域侧壁的所述侧墙膜以形成侧墙。
10.根据权利要求1所述的微纳通孔的制备方法，其特征在于，所述墙体的厚度为1~100纳米。
11.根据权利要求1所述的微纳通孔的制备方法，其特征在于，采用等离子刻蚀工艺刻蚀所述牺牲层和结构层至最底层的所述结构层，保留所述墙体下方的所述牺牲层和结构层。
12.根据权利要求1所述的微纳通孔的制备方法，其特征在于，所述介质层的材料为二氧化硅。
13.根据权利要求2所述的微纳通孔的制备方法，其特征在于，所述通孔为圆孔，直径为1~100纳米。
14.根据权利要求2所述的微纳通孔的制备方法，其特征在于，退火处理以使所述牺牲层圆化的工艺条件是：
纯氧氛围；
退火温度为600~1200摄氏度；
退火时间0.5~60分钟。
15.一种具有微纳通孔的结构，其特征在于，包括：
采用权利要求1至14任一项所述的制备方法而形成的通孔。
CN201911233378.5A 2019-12-05 2019-12-05 一种微纳通孔的制备方法及具有微纳通孔的结构 Active CN111115561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911233378.5A CN111115561B (zh) 2019-12-05 2019-12-05 一种微纳通孔的制备方法及具有微纳通孔的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911233378.5A CN111115561B (zh) 2019-12-05 2019-12-05 一种微纳通孔的制备方法及具有微纳通孔的结构

Publications (2)

Publication Number Publication Date
CN111115561A CN111115561A (zh) 2020-05-08
CN111115561B true CN111115561B (zh) 2023-05-12

Family

ID=70497556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911233378.5A Active CN111115561B (zh) 2019-12-05 2019-12-05 一种微纳通孔的制备方法及具有微纳通孔的结构

Country Status (1)

Country Link
CN (1) CN111115561B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321846A (zh) * 2014-07-30 2016-02-10 Psk有限公司 基板处理装置及基板处理方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN107093657A (zh) * 2017-05-08 2017-08-25 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
CN108305897A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109742078A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 存储器的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183104B2 (en) * 2010-07-07 2012-05-22 Hobbs Christopher C Method for dual-channel nanowire FET device
US10211088B2 (en) * 2015-09-10 2019-02-19 Intel Corporation Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (BEOL) interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321846A (zh) * 2014-07-30 2016-02-10 Psk有限公司 基板处理装置及基板处理方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN108305897A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN107093657A (zh) * 2017-05-08 2017-08-25 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
CN109742078A (zh) * 2019-01-02 2019-05-10 长江存储科技有限责任公司 存储器的形成方法

Also Published As

Publication number Publication date
CN111115561A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US10513431B2 (en) Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof
US9187320B2 (en) Method for etching a complex pattern
EP1285460A2 (en) Method of removing rie lag in a deep trench silicon etching step
JP2009130035A (ja) 半導体装置の製造方法
CN109952644A (zh) 三维存储器件中的阶梯形成
KR102631107B1 (ko) 고 종횡비 보쉬 딥 에칭
US6440858B1 (en) Multi-layer hard mask for deep trench silicon etch
CN111115561B (zh) 一种微纳通孔的制备方法及具有微纳通孔的结构
JP2011044540A (ja) 半導体装置の製造方法及び半導体装置
JP2005522689A5 (zh)
US11011601B2 (en) Narrow gap device with parallel releasing structure
TW554521B (en) Process for forming a bottle-shaped trench
CN107742608B (zh) 双重图形侧墙掩膜刻蚀工艺
EP1269536A1 (en) In situ and ex situ etching process for sti with oxide collar application
CN107799386B (zh) 半导体装置及其制造方法
KR20220095250A (ko) 생물학적 응용들을 위한 독립 멤브레인을 생성하는 방법
CN107731750A (zh) 超高深宽比sono刻蚀工艺
US20090166318A1 (en) Method of Fabricating an Integrated Circuit
TWI262558B (en) Planarization method of spin-on material layer and manufacturing method of photoresist layer
US20210159082A1 (en) Protective layers and methods of formation during plasma etching processes
US8603848B2 (en) Three-dimensional MEMS structure and method of manufacturing the same
US20140322918A1 (en) Micro-posts having improved uniformity and a method of manufacture thereof
JP2009269120A (ja) シリコン構造体の製造方法
TW200901306A (en) Method for forming deep trench
KR20090016815A (ko) 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant