CN111078603A

CN111078603A - 一种多节点设备内部串口访问的控制方法和系统

Info

Publication number: CN111078603A
Application number: CN201911044684.4A
Authority: CN
Inventors: 史文举
Original assignee: Suzhou Inspur Intelligent Technology Co Ltd
Current assignee: Suzhou Inspur Intelligent Technology Co Ltd
Priority date: 2019-10-30
Filing date: 2019-10-30
Publication date: 2020-04-28
Anticipated expiration: 2039-10-30
Also published as: CN111078603B; WO2021082417A1

Abstract

一种多节点设备内部串口访问的控制方法，包括以下步骤：根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一；第一CPLD将所选择的串口通路相对应的串口设备信息传输给节点中的MUX芯片；根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过输出通路对应的节点串口通路传输到相应管理板中的第二CPLD；管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路；第二CPLD将所选取的节点串口通路对应的串口设备信息传输到外部串口。本发明的方案可以在任一管理板上实现对整个系统内所有设备串口的访问需求，节省背板成本且方便研发、调试以及故障定位。

Description

一种多节点设备内部串口访问的控制方法和系统

技术领域

本实发明涉及云计算技术领域，更具体地，特别是指一种多节点设备内部串口访问的控制方法和系统。

背景技术

当前的存储多控系统或者服务器刀片系统，在设备内都是多节点存在。一般利用基板管理控制器，(Baseboard Management Controller，简称BMC)对外输出BMC和操作系统的串口信号，随着各种复杂应用的增多，需要串口访问的设备也越来越多。目前常用的方法是将各节点的串口信号经由管理板的复杂可编程逻辑器件(Complex Programmable LogicDevice，简称CPLD)汇总后统一对外输出，外界通过CPLD的串口切换指令将对外串口切换到不同的串口。但是这种方法仅提供BMC和操作系统串，如果增加其他设备串口会增加背板信号引脚的需求，占用昂贵的背板连接器，造成资源浪费。

发明内容

有鉴于此，本发明实施例的目的在于提出一种多节点设备内部串口访问的控制方法和系统。通过采用采用3级切换，从而实现在任一管理板上对机器内所有设备串口的访问需求，节省背板成本，方便研发、生产调试、售后故障定位。

基于上述目的，本发明实施例的一方面提供了一种多节点设备内部串口访问的控制方法，包括以下步骤：

根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一；

第一CPLD将所选择的串口通路相对应的串口设备信息传输给节点中的多路选择器(Multiplexer，简称MUX)芯片；

根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过该输出通路对应的节点串口通路传输到相应管理板中的第二CPLD；

管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路；

第二CPLD将所选取的节点串口通路对应的串口设备信息传输到外部串口。

根据本发明的多节点设备内部串口访问的控制方法的实施例，其中，根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一还包括：

第一CPLD将第一BMC串口所在路径提供为第一CPLD的默认通路。

根据本发明的多节点设备内部串口访问的控制方法的实施例，MUX芯片的输出通路与背板相连，以通过背板将串口设备信息传输到管理板中的第二CPLD中。

根据本发明的多节点设备内部串口访问的控制方法的实施例，MUX芯片包括2个输出通路，两个输出通路分别连接到第一管理板和第二管理板。

根据本发明的多节点设备内部串口访问的控制方法的实施例，其中，根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过输出通路对应的节点串口通路传输到相应管理板中的第二CPLD还包括：

通过节点中的第一BMC的GPIO的输出电平的高低控制MUX芯片的输出通路选择。

响应于GPIO输出为低电平，MUX芯片输出选通第一管理板；

响应于GPIO输出为高电平，MUX芯片输出选通第二管理板。

MUX芯片将第一管理板所在路径提供为MUX芯片的默认输出通路。

根据本发明的多节点设备内部串口访问的控制方法的实施例，其中，管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路还包括：

第二CPLD将第二BMC串口所在路径提供为第二CPLD的默认通路。

另一方面，本发明还提供了一种多节点设备内部串口访问的控制系统，其特征在于，包括：

处理器；

至少一个存储器，存储器存储有可在处理器上运行的程序指令，程序指令在由处理器运行时执行以下步骤：

第一CPLD将所选择的串口通路相对应的串口设备信息传输给节点中的MUX芯片；

根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过输出通路对应的节点串口通路传输到相应管理板中的第二CPLD；

根据本发明的多节点设备内部串口访问的控制系统的实施例，MUX芯片的输出通路与背板相连，以通过背板将串口设备信息传输到管理板中的第二CPLD中，背板用于中转信息的交互。

本发明具有以下有益技术效果：本发明采用3级切换控制，控制节点内所有的串口汇集到第一级CPLD，可以满足节点内部设备串口的访问；MUX芯片将节点内CPLD汇集的串口，当分2路串口给两个管理板时，MUX的输出受网络控制，根据控制选择对应的管理板，降低信号需求量，同时满足两个管理板都能访问串口的可靠性；各节点输出的串口信号经过背板汇集到管理板上的CPLD，经第二级CPLD切换输出到外部串口，从而在任一管理板上实现机器内所有设备串口的访问需求，节省背板成本，方便研发、生产调试、售后故障定位。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的多节点设备内部串口访问的控制方法的实施例的示意图；

图2为本发明提供的多节点设备内部串口访问的控制系统的第一实施例的示意图；

图3为本发明提供的多节点设备内部串口访问的控制系统的第二实施例的示意图；

图4为本发明提供的多节点设备内部串口访问的控制系统的第三实施例的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种多节点设备内部串口访问的控制方法的实施例。图1示出的是本发明提供的多节点设备内部串口访问的控制方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：

S100、根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD1选取其所连接的若干串口设备的串口通路之一；

S200、第一CPLD1将所选择的串口通路相对应的串口设备信息传输给节点中的MUX芯片；

S300、根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过该输出通路对应的节点串口通路传输到相应管理板中的第二CPLD；

S400、管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路；

S500、第二CPLD将所选取的节点串口通路对应的串口设备信息传输到外部串口。

图2示出的是本发明提供的多节点设备内部串口访问的控制系统的第一实施例的示意图。如图2所示，在本发明的一些实施例中，在步骤S100之前，首先将节点内所有的串口汇集到第一CPLD1上，即把所有需要访问的串口设备接到第一CPLD。之后如步骤S100，根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一。第一CPLD内部通过编码制作一个多路选择器，第一CPLD根据收到的选择指令进行串口通路的选择。在本发明的一些实施例中，第一CPLD定义选择指令的切换特殊字符命令为：@#￥％0-f，其中@#￥％保持不变，0到f进行变化，并且支持16个设备串口通路的选择，@#$％0选通节点第一BMC的串口，@#$％1选通第一设备的串口，@#$％2选通第二设备的串口，依次类推。

在步骤S200，第一CPLD将所选择的串口通路相对应的串口设备信息传输给节点中的MUX芯片。

在步骤S300，根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过输出通路对应的节点串口通路传输到相应管理板中的第二CPLD。在本发明的一些实施例中，MUX芯片为2选1芯片，MUX芯片通过通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter，简称UART)分别连接到两个管理板。

在步骤S400，管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路。各节点输出的串口信号在管理板上的第二CPLD汇集，第二CPLD内部通过编码做一个多路选择器，第二CPLD根据收到的切换命令进行串口通路选择，由于第一CPLD和第二CPLD在一个通路上，因此切换各自的通路的指令需要保持差异性，在本发明的一些实施例中，第二CPLD定义切换指令为：&*％$0-g，其中，&*％$保持不变，0到g进行变化，除第二BMC串口外，可支持16个控制器节点通路选通，&*％$0选通管理板第二BMC的串口，&*％$1选通第一节点串口，&*％$2选通第二节点串口，依次类推。

最后，根据步骤S500、第二CPLD将所选取的节点串口通路对应的串口设备信息传输到外部串口。

根据本发明的多节点设备内部串口访问的控制方法的一些实施例，其中，根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一还包括：

第一CPLD将第一BMC串口所在路径提供为第一CPLD的默认通路。

在本发明的一些实施例中，设备内具有多节点存在，利用BMC对外输出BMC和操作系统的串口信号。

根据本发明的多节点设备内部串口访问的控制方法的一些实施例，其中，MUX芯片的输出通路与背板相连，以通过背板将串口设备信息传输到管理板中的第二CPLD中，背板用于中转信息的交互。

在本发明的一些实施例中，通过各节点输出的串口信号经过背板汇集到管理板上的第二CPLD，因为通过本发明的多节点设备内部串口访问的控制方法，所有节点经过第一CPLD、第二CPLD的汇集作用，可以很大地节省背板的成本。

根据本发明的多节点设备内部串口访问的控制方法的一些实施例，其中，MUX芯片包括2个输出通路，两个输出通路分别连接到第一管理板和第二管理板。

在本发明的一些实施例中，优选地为MUX芯片对应两个管理板。当MUX芯片对应一个管理板时，系统可靠性低。两个管理板的存在，既增加了系统的可靠性，也不会像更多管理板一样，增加过多成本。而且两个管理板也可以同时访问不同节点上的串口，方便多人同时调试、开发以及定位问题。

根据本发明的多节点设备内部串口访问的控制方法的一些实施例，其中，根据外部串口的控制指令控制MUX芯片选择输出通路，并将串口设备信息通过输出通路对应的节点串口通路传输到相应管理板中的第二CPLD还包括：

响应于GPIO输出为低电平，MUX芯片输出选通第一管理板；

响应于GPIO输出为高电平，MUX芯片输出选通第二管理板。

其中，高低电平的电平高度通过人工进行设置。

图3示出的是本发明提供的多节点设备内部串口访问的控制系统的第二实施例的示意图。在本发明的一些实施例中，如果要通过第一管理板访问第一节点上的BMC的串口，第一CPLD默认是选通第一BMC，MUX默认也是选通第一管理板，只要在第一管理板的外部串口输入指令&*％$1，第二CPLD就会选通到第一节点串口，即可实现在第一管理板访问第一节点上的第一BMC的串口。串口选通连接方式如图3。

根据本发明的多节点设备内部串口访问的控制方法的一些实施例，其中，管理板根据外部串口的切换指令控制第二CPLD选取若干节点之一的节点串口通路还包括：

第二CPLD将第二BMC串口所在路径提供为第二CPLD的默认通路。

图4示出的是本发明提供的多节点设备内部串口访问的控制系统的第三实施例的示意图。在本发明的一些实施例中，如果要通过第二管理板访问第二节点上的第一设备的串口，首先需要在第二管理板的网口通过网络告知第二节点的第一BMC控制GPIO拉高MUX的选通；然后在第二管理板的外部串口输入切换命令&*％$2，第二CPLD就会选通到第二节点的串口；接着输入@#$％1，第一CPLD就会选通到第一设备的串口；即可实现在第二管理板访问第二节点上的第一设备的串口。串口选通连接方式如4所示。

处理器；

同样地，本领域技术人员应当理解，以上针对根据本发明的多节点设备内部串口访问的控制方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的多节点设备内部串口访问的控制系统。为了本公开的简洁起见，在此不再重复阐述。

需要特别指出的是，上述多节点设备内部串口访问的控制方法和系统的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，基于多节点设备内部串口访问的控制方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims

1.一种多节点设备内部串口访问的控制方法，其特征在于，包括以下步骤：

所述第一CPLD将所选择的串口通路相对应的串口设备信息传输给所述节点中的多路选择器芯片；

根据所述外部串口的控制指令控制所述多路选择器芯片选择输出通路，并将所述串口设备信息通过所述输出通路对应的节点串口通路传输到相应管理板中的第二CPLD；

所述管理板根据所述外部串口的切换指令控制所述第二CPLD选取所述若干节点之一的节点串口通路；

所述第二CPLD将所选取的所述节点串口通路对应的所述串口设备信息传输到所述外部串口。

2.根据权利要求1所述的方法，其特征在于，所述根据外部串口的选择指令，控制若干节点中的每个节点的第一CPLD选取其所连接的若干串口设备的串口通路之一还包括：

所述第一CPLD将第一BMC串口所在路径提供为所述第一CPLD的默认通路。

3.根据权利要求1所述的方法，其特征在于，所述多路选择器芯片的输出通路与背板相连，以通过所述背板将所述串口设备信息传输到所述管理板中的所述第二CPLD中。

4.根据权利要求1所述的方法，其特征在于，所述多路选择器芯片包括2个输出通路，两个所述输出通路分别连接到第一管理板和第二管理板。

5.根据权利要求4所述的方法，其特征在于，所述根据所述外部串口的控制指令控制所述多路选择器芯片选择输出通路，并将所述串口设备信息通过所述输出通路对应的节点串口通路传输到相应管理板中的第二CPLD还包括：

通过所述节点中的第一BMC的GPIO的输出电平的高低控制所述多路选择器芯片选择所述输出通路。

6.根据权利要求5所述的方法，其特征在于，所述根据所述外部串口的控制指令控制所述多路选择器芯片选择输出通路，并将所述串口设备信息通过所述输出通路对应的节点串口通路传输到相应管理板中的第二CPLD还包括：

响应于所述GPIO输出为低电平，所述多路选择器芯片输出选通第一管理板；

响应于所述GPIO输出为高电平，所述多路选择器芯片输出选通第二管理板。

7.根据权利要求6所述的方法，其特征在于，所述根据所述外部串口的控制指令控制所述多路选择器芯片选择输出通路，并将所述串口设备信息通过所述输出通路对应的节点串口通路传输到相应管理板中的第二CPLD还包括：

所述多路选择器芯片将第一管理板所在路径提供为所述多路选择器芯片的默认输出通路。

8.根据权利要求4所述的方法，其特征在于，所述管理板根据所述外部串口的切换指令控制所述第二CPLD选取所述若干节点之一的节点串口通路还包括：

所述第二CPLD将第二BMC串口所在路径提供为所述第二CPLD的默认通路。

9.一种多节点设备内部串口访问的控制系统，其特征在于，包括：

处理器；

至少一个存储器，所述存储器存储有可在所述处理器上运行的程序指令，所述程序指令在由所述处理器运行时执行以下步骤：

10.根据权利要求9所述的系统，其特征在于，所述多路选择器芯片的输出通路与背板相连，以通过所述背板将所述串口设备信息传输到所述管理板中的第二CPLD中。