CN111064503B - 一种卫星信道高动态时延多普勒模拟系统 - Google Patents

Abstract

一种卫星信道高动态时延多普勒模拟系统，涉及卫星通信技术领域，解决现有信道模拟器模拟时延和多普勒的范围小且变化速度低的问题。包括输入单元、FPGA控制单元、上位机参数控制单元和输出单元；FPGA控制单元包括静态时延控制单元、动态时延控制单元和多普勒频移模拟单元；本发明基于外部DRAM存储器结构实现的FIFO功能可进行大范围时延；硬件采用PXI架构，实现多通道扩展，采用菊花链形式触发多块板卡。基于最小二乘法的分数时延滤波器保证了在较大带宽范围内的精确时延控制；支持多普勒和时延连续变化；多普勒和时延联合同步控制；基于数字NCO参数更新速率可调整的控制方式；可扩展为多通道结构，多通道之间可精确同步。

Description

一种卫星信道高动态时延多普勒模拟系统

技术领域

本发明涉及卫星通信技术领域，具体涉及一种卫星信道高动态时延多普勒模拟系统。

背景技术

在卫星通信系统设计，研发和测试阶段，需要对卫星通信的信道进行模拟，分析卫星在轨的实际通信性能。对于卫星通信来说，实际环境的信道测试成本高昂，几乎是难以实现的，因此，需要借助信道模拟系统进行卫星通信性能的测试。同时，由于卫星时刻处于高速运动当中，因此卫星信道特性也处于时刻变化当中。卫星通信距离远，卫星运动速度快，大时延，高动态是卫星通信信道最主要的特性。信道模拟系统通过定量的数据存储模拟较大的通信时延来模拟卫星远距离通信情况。卫星高速运动造成卫星通信的高动态，所谓高动态，第一是卫星通信中多普勒频移的快速变化，第二是卫星通信中时延的高速动态变化，时延的高动态变化又表现为通信符号速率的相应变化。高动态特性对卫星测距性能和卫星信号的接收性能都有着重要影响，对于高速率通信，尤其是扩频通信，符号速率的快速变化对接收机性能影响更大。本发明对卫星通信的大时延和高动态特征进行了实时和精确的模拟。

在信道模拟器领域，对地面移动通信信道模拟的研究占绝大多数。地面通信链路距离短，但传播环境复杂，受多径衰落和阴影衰落影响较大，但是地面移动通信中，发射机和接收机相对运动速度低，受多普勒频移影响较小，传播时延短，时延变化速度慢。市面上多数信道模拟器基于多径和衰落特性研发，如是德科技的信道模拟器Propsim F8，支持160MHz带宽，最大支持48径，并可自定义每径衰落。然而在卫星通信当中，由于卫星距离地面远距离带来的较大的通信时延和由于卫星高速运动带来的多普勒和时延的快速变化，对通信性能，导航测距等方面带来显著的影响。本发明主要解决上述问题。

发明内容

本发明为解决现有信道模拟器模拟时延和多普勒的范围小且变化速度低的问题。提供一种卫星信道高动态时延多普勒模拟系统。

一种卫星信道高动态时延多普勒模拟系统，包括输入单元、FPGA控制单元、上位机参数控制单元和输出单元；

所述FPGA控制单元包括静态时延控制单元、动态时延控制单元和多普勒频移模拟单元；

所述静态时延控制单元接收输入单元的数字信号，并从上位机参数控制单元获取延时参数，将所述数字信号进行延时处理后传送至动态时延控制单元；所述静态时延控制单元还用于与外部的DRAM进行数据交换；

所述动态时延控制单元接收所述静态时延控制单元输出的数字信号，并接收所述上位机参数控制单元的输出的时延在每个采样周期内的实时变化值，通过数字NCO控制实时变化值的读取，根据上一采样周期的时延值共同计算实时时延，并通过分数时延滤波器和FIFO控制，实现对数字信号的实时时延的控制；所述动态时延控制单元将控制后的数字信号传送至多普勒频移模拟单元；

所述多普勒频移模拟单元接收所述动态时延控制单元传送的数字信号，并接收所述上位机参数控制单元输出的实时多普勒变化值，并通过NCO控制实时变化值的读取，然后通过DDS进行基带信号的数字变频，通过所述输出单元输出；

所述上位机参数控制单元控制界面输入频点、输出频点、固定时延和动态时延参数信息；所述上位机参数控制单元计算动态多普勒模拟和时延的参数，通过PXI总线的DMA通道传输到下位机中；

所述静态时延控制单元进行时延的过程为：

步骤一、建立两个FIFO，FIFO1存储输入单元的数字信号，FIFO2存储DRAM输出的数字信号；

步骤二、采用轮询调度算法分配时钟周期；

判断当前时钟周期分配情况，如果当前周期为写入周期，则执行步骤三；如果为读取周期，则执行步骤四；

步骤三、读取FIFO1中的数据，如果读取失败，则返回步骤二，如读取成功，则将FIFO 1中读取的数据写入DRAM，然后返回步骤二；

步骤四、判断读取周期的计数是否大于从上位机参数控制单元获取的DRAM初始延迟周期，如果是，则执行步骤五，如果否，则返回步骤二；

步骤五、判断FIFO 2中剩余的空间是否充足，如果是，执行步骤六，如果否，则返回步骤二；

步骤六、对DRAM进行数据请求，获取DRAM中的数据，并将从所述DRAM中获取的数据写入FIFO 2，回到步骤二。

本发明的有益效果：本发明所述的一种卫星通信高动态时延多普勒模拟系统，存在下述优点：

1)基于外部DRAM存储器结构实现的FIFO功能可进行大范围时延；

2)基于最小二乘法的分数时延滤波器保证了在较大带宽范围内的精确时延控制；

3)支持多普勒和时延连续变化；

4)多普勒和时延联合同步控制；

5)基于数字NCO参数更新速率可调整的控制方式；

6)可扩展为多通道结构，多通道之间可精确同步。

附图说明

图1为本发明所述的一种卫星信道高动态时延多普勒模拟系统的原理框图；

图2为本发明所述的一种卫星信道高动态时延多普勒模拟系统硬件配置图；

图3为本发明所述的一种卫星信道高动态时延多普勒模拟系统中静态时延控制单元的原理框图；

图4为本发明所述的一种卫星信道高动态时延多普勒模拟系统中动态时延控制单元的原理框图；

图5为本发明所述的一种卫星信道高动态时延多普勒模拟系统中上位机和下位机间交互数据的原理图；

图6为本发明所述的一种卫星信道高动态时延多普勒模拟系统中滤波器的结构原理图；

图7为滤波器的幅频特性曲线示意图；

图8为滤波器的时延特性曲线示意图。

具体实施方式

具体实施方式一、结合图1至图8说明本实施方式，一种卫星信道高动态时延多普勒模拟系统，包括射频输入单元，下变频单元，AD变换单元，静态时延控制单元，动态时延控制单元，多普勒频移模拟单元，上位机参数控制单元，射频输出单元、上变频单元和DA变换单元。

所述射频输入单元的输入端口为SMA射频输入接口，下变频单元将射频输入直接变频到零中频，AD变换单元进行数据的采样和AD变换。

FPGA中集成了静态时延控制单元，动态时延控制单元和多普勒频移模拟单元；

静态时延控制单元利用FPGA和外部的DRAM通信，进行数据交换，可实现最大0.5s静态延迟。

动态时延控制单元从上位机控制单元接收时延在每个采样周期内的实时变化值，并通过数字NCO控制实时变化值的读取，联合上一采样周期的时延值共同计算实时时延，并通过分数时延滤波器和FIFO控制实现实时时延控制。

多普勒频移模拟单元，从上位机接收实时多普勒变化值，并通过数字控制振荡器(NCO)控制实时变化值的读取，让后通过数字频率合成器(DDS)进行数字基带信号的数字变频。

上位机参数控制单元控制界面输入频点，输出频点，固定时延，动态时延参数等信息，上位机参数控制单元计算动态多普勒模拟和时延的参数，采用PXI总线的DMA通道传输到下位机即FPGA单元当中。

DA变换单元实现数模转换和离散到连续信号转换，上变频单元将经过信道化处理的信号变频到发射频段，射频输出单元的输出端口为SMA射频输出接口。

结合图2说明本实施方式，本实施方式所述的模拟系统的基NI PXI硬件平台，硬件选用PXI机箱、PXI/PXIe控制器、PXI/PXIe系列矢量信号收发板卡。

PXI机箱内部支持PXI/PXIe混合总线，windows 7操作系统，作为设备上位机。RF矢量信号收发器进行射频收发，内部集成FPGA模块，并配备大规模DRAM，作为设备下位机。上位机和下位机之间，通过PXI总线的DMA通道建立连接。

结合图3说明本实施方式，所述静态时延控制单元的时延实现方式为：

对信号进行时延，需要对信号进行一段时间的存储，然后输出，这就需要一种先进先出的存储器，时延越大，信号采样率越高，则需要的存储器容量则越大。时延控制分辨率为采样周期T_s。

为了满足大时延的要求，选择利用DRAM作为和FPGA交互的存储结构。DRAM具有存储空间大，成本低的特点。

首先建立两个FIFO，FIFO1和FIFO2，FIFO1中存储数字信号输入，FIFO2中存储DRAM输出的数字信号并输出给后续处理模块。

对于DRAM中的数据，按照地址进行连续读写，到达末尾地址后绕回到首地址。

DRAM数据读取具有不确定的延时，为了克服读取延时不确定性，采用了数据请求和获取的分级形式，通过这种流水线方法，可以保证DRAM数据的读取的连续性。

对于DRAM，频繁的读写切换会导致数据吞吐量降低，在读写时钟周期分配方面，采用了负载均衡算法，即轮询算法。

在时钟周期分配部分，使用了轮询调度算法，即写入N个周期，然后读取N个周期，再次写入N个周期，然后读取N个周期……。这种情况下通过调整N的大小，防止读写频繁切换对DRAM数据吞吐量的影响。

通过判断FIFO中数据存储情况，控制DRAM读写速度，由于读取的延时性，进行DRAM数据请求时，应该保证FIFO 2中留有一定空间余量，余量应大于最大的读取延迟周期数。

具体过程为：

步骤1：按照轮询算法分配时钟周期，即分配N个写入周期，然后分配N个读入周期，然后分配N个写入周期……，通过调整N的大小使得系统读写连续且达到最大吞吐量。如果时钟为写入周期，进入步骤2，如果时钟周期为读取周期，进入步骤4。

步骤2：FIFO 1中存储输入单元的数字信号，在写入周期，读取FIFO 1中的信号，如果读取失败，则回到步骤1，如读取成功，进入步骤3。

步骤3：将FIFO 1中读取的数据写入DRAM，然后回到步骤1。

步骤4：判断读取周期的计数是否大于从上位机获取的DRAM初始延迟周期，如果大于，则进入步骤5，且下一次循环不再进行此判断，否则回到步骤1。

步骤5：判断FIFO 2中剩余的空间是否充足，充足的条件为FIFO 2中剩余的空间大于步骤6和步骤7中读取DRAM数据的延时，如果充足，进入步骤5，如果不足，则回到步骤1。

步骤6：对DRAM进行数据请求，进入步骤7。

步骤7：获取DRAM中的数据，进入步骤8。

步骤8，将从DRAM中获取的数据写入FIFO 2，回到步骤1。

在本发明实施例当中，在120MHz采样率，16bits量化情况下，DRAM中256MB的存储最大可提供超过0.5s的延迟。

本实施方式中，所述多普勒频移模拟单元的的模拟过程为：

设数字IQ调制信号s(n)为：

s(n)＝I(n)+jQ(n) (1)

I(n)为同向路信号，Q(n)为正交路信号。要对s(n)进行角频率ω的变频，则有：

s'(n)＝s(n)e^jωn＝I(n)cos(ωn)-Qsin(ωn)+j[I(n)sin(ωn)+Q(n)cos(ωn)] (2)

所以，进行多普勒频移在这里分为两部分，角频率为ω的余弦和正弦信号发生器，复数乘法器。

正弦信号采用数字NCO加三角函数表的方式生成，NCO输出相位信息

其中f_out为输出正弦信号的频率，f_s为采样频率，n为采样周期序号。

然后根据输出的相位信息，查询存储器中的正弦函数表查找对应的正弦信号值。

然后利用公式(2)中的乘法器结构，完成数字变频，即多普勒模拟。

本实施方式中，采用精确时延控制；大规模DRAM存储的使用可以提高时延动态范围，但是时延分辨率则不能低于采样周期T_s。为了获得更高的时延分辨率，本发明采用了分数时延滤波器结构，提升时延分辨率。分数时延滤波器采用最小二乘法设计，在滤波器阶数固定的情况下，可以保证整个通带内时延误差最小化，可以最大化利用信道模拟器的采样带宽。为了满足可变时延需求，滤波器的具体实现则采用了Farrow结构，在时延输入值变化的情况下，滤波器系数不需要进行重新计算。最小二乘法分数时延滤波器设计方法如下：

考虑通带内误差最小化，令通带为[0,aπ]，误差函数为：

式中，H_id(e^jω)为理想分数时延滤波器频率响应，H(e^jω)为设计的分数时延滤波器的频率响应。其中h为时域冲激响应系数向量：

h＝[h(0)h(1)…h(N)]^T (5)

z＝[1 e^-jω…e^-jNω]^T (6)

c＝[1 cos(ω)…cos(Nω)]^T (10)

s＝[1 sin(ω)…sin(Nω)]^T (11)

对公式(4)对h^T求偏导，令导数为0得到误差最小值，得到

h＝P^-1Q (12)

利用公式(7)(8)可求得：

利用公式(3)(6)(9)可求得Q的第N+1个元素为

其中D为时延系数，例如D＝0.3则代表延迟0.3个采样周期。

结合图6说明本实施方式，分数时延滤波器的FARROW结构的实现过程为：分数时延滤波器延时为D，滤波器的传递函数定义为

对h_n(D)用M阶多项式进行拟合，

根据上面两式，有：

G_m(z)可以看成自滤波器的传递函数；

最小二乘法时延滤波器的系数方程涉及到矩阵求逆，求解滤波器系数多项式拟合的解析公式计算较为复杂，本实施方式中，在D上均匀采集样点，利用最小二乘法，求解Farrow结构的多项式拟合系数。

对分数时延D采集P个样点，其中第p个样点记为D_p，设

B＝[c(n,0)c(n,1)…c(n,M)]^T (20)

H＝[h_n(D₀)h_n(D₁)…h_n(D_P)]^T (21)

可以利用最小二乘法拟合矩阵B

根据最小二乘法，有

B＝(A^TA)^-1A^TH (22)

结合图7和图8说明分数时延滤波器的特性：本实施方式中采用最小二乘法求得32阶滤波器并采用了3阶多项式拟合，通带归一化频率a＝0.8，得到滤波器的幅频特性曲线和时延特性曲线。

通带内最大幅度误差超过0.001，通带内最大时延误差不超过0.0001，实际系统当中，滤波器当中的乘法和加法器由下位机中集成的DSP模块实现，由于下位机中定点数运算带来的误差，实际性能稍弱于理论仿真性能。

结合图4说明本实施方式，本实施方式中，所述动态时延控制单元的控制过程为：

在实际的卫星通信当中，发射机和接收机之间的位置关系是持续变化的，所以时延也是动态变化的，因此需要对时延进行动态的连续控制。

由于时延的动态变化，将导致动态时延控制模块的输入数据和输出数据速率不匹配，但是输出数据仍然以采样时钟频率速度处理。本发明采用了FIFO结构控制输入输出速率平衡。

FIFO 1中缓存输入数据，FIFO 2中缓存输出数据。整个循环以略高于采样频率的时钟运行，采样频率越高，则能达到的时延变化率越高，由于卫星的运行速度远低于光速，所以循环运行时钟只需要略高于采样时钟即可。保证FIFO 2中的数据在后续处理中以采样速率进行读取的情况下不会出现将读空的情况出现。具体过程为：

步骤A、判断FIFO 2中待读取的数据否充足，如果是，则执行步骤B，如果否，执行步骤A；

步骤B判断FIFO 3中待写入的数据是否充足，如果是，则执行步骤C，如否，执行步骤A；

步骤C、所述动态时延控制单元进行动态时延处理，并将动态时延处理后的数据写入FIFO 3，返回步骤A。

所述动态时延控制单元进行动态时延处理过程为：

令动态时延单元第n个输出时刻的时延为T_d(n)，设

令ΔT_d(n)为第n个输出时刻到n+1个采样时刻的时延变化量，设

则

t_d(n+1)＝t_d(n)+Δt(n) (25)

对t_d(n)进行拆分

t_d(n)＝m_d(n)+k_d(n) (26)

m_d(n)为t_d(n)的整数部分，k_d(n)为t_d(n)的小数部分，因为分数时延滤波器的时延输入范围为[-0.5,0.5]，所以令-0.5＜k_d(n)≤0.5。

可以得到

m_d(n)利用FIFO存储结构实现，k_d(n)则利用分数时延滤波器实现。

当m_d(n+1)＝m_d(n)+1时，不向分数时延滤波器输入新的数据，分数时延值设为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3。

当m_d(n+1)＝m_d(n)时，向分数时延滤波器输入一个新的数据，分数时延值设为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3。

当m_d(n+1)＝m_d(n)-1时，连续向分数时延滤波器输入两个新的数据后，分数时延值设为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3。

本实施方式中，所述上位机参数控制单元的控制过程为：

所述上位机参数控制单元向下位机传递的一次性参数包括DRAM初始延迟周期n₀，分数时延滤波器初始值k₀，实时参数包括多普勒频移模拟单元中的数字变频器的变频参数d(n)，动态时延控制单元中的时延变化量相对值Δt(n)；

对于确定的传输环境，设初始时刻传播时延值T₀，扣除信道模拟器各部分处理的固定时延T_f，得到，

T₀-T_f＝n₀T_s+k₀ -0.5＜k₀≤0.5 (29)

由上式可计算n₀和k₀值。

根据公式(2)(3)，数字变频器在第n个输出周期的变频参数输入可设定为：

其中f_s为采样频率，f_d(n)为采样时刻n的频率变化值。

d(n)和t_d(n)之间存在线性关系，推导如下：

如果发射机和接收机之间产生径向运动，则发射机和接收机之间的时延将会产生变化，设径向相对运动速度为变化速度为v_d，则时延变化速度：

假设通信频率为f，则多普勒频移为：

根据上面两式，得到

如果采样周期足够短，可认为一个采样周期内v_d不变，一个采样周期T_s内，时延变化量为：

所以

因此，可根据多普勒变化值计算时延变化量，并同时向下位机传递这两个参数量。

当采样频率较高时，上位机需要在每个采样周期都向下位机传递相应实时参数，当采样频率较高时，鉴于上位机处理的非实时性和上下位机之间的传输带宽问题，需要控制上位机和下位机之间的传输数据量。上位机参数控制单元的数据量控制过程如图5：当相位累加器结果将小于1的频率控制字输入相位累加器，累加相位，当相位累加器的值大于1的时候，则更新参数，并取相位累加器输出值得小数部分作为继续累加的起始值。通过调节频率控制字的大小，可以改变参数更新的频率。具体为：

步骤1：输入频率控制字，进入步骤2；

步骤2：将频率控制字和上一周期相位累加器的输出的小数部分在相位累加器中进行累加，进入步骤3；

步骤3：判断相位累加器结果是否大于1，如果大于1进入步骤4；如果小于1，进入步骤5；

步骤4：更新上位机控制参数到下位机处理模块，进入步骤6；

步骤5：使用上一周期的上位机控制参数，进入步骤6；

步骤6：利用控制参数进行下位机处理。

本实施方式中，多通道扩展与同步的实现：PXI架构下，十分方便扩展板卡数量，实现多通道扩展，关于多通道的同步，PXI架构下，机箱存在背板触发信号，可以使用主从触发结构，使得一块板卡为主份，采用菊花链形式触发多块板卡。

Claims (9)

1.一种卫星信道高动态时延多普勒模拟系统，包括输入单元、FPGA控制单元、上位机参数控制单元和输出单元；

所述FPGA控制单元包括静态时延控制单元、动态时延控制单元和多普勒频移模拟单元；

所述静态时延控制单元接收输入单元的数字信号，并从上位机参数控制单元获取延时参数，将所述数字信号进行延时处理后传送至动态时延控制单元；所述静态时延控制单元还用于与外部的DRAM进行数据交换；

所述动态时延控制单元接收所述静态时延控制单元输出的数字信号，并接收所述上位机参数控制单元的输出的时延在每个采样周期内的实时变化值，通过数字NCO控制实时变化值的读取，根据上一采样周期的时延值共同计算实时时延，并通过分数时延滤波器和FIFO控制，实现对数字信号的实时时延的控制；所述动态时延控制单元将控制后的数字信号传送至多普勒频移模拟单元；

所述多普勒频移模拟单元接收所述动态时延控制单元传送的数字信号，并接收所述上位机参数控制单元输出的实时多普勒变化值，并通过NCO控制实时变化值的读取，然后通过DDS进行基带信号的数字变频，通过所述输出单元输出；

所述上位机参数控制单元控制界面输入频点、输出频点、固定时延和动态时延参数信息；所述上位机参数控制单元计算动态多普勒模拟和时延的参数，通过PXI总线的DMA通道传输到下位机中；

所述静态时延控制单元进行时延的过程为：

步骤一、建立两个FIFO，FIFO1存储输入单元的数字信号，FIFO2存储DRAM输出的数字信号；

步骤二、采用轮询调度算法分配时钟周期；

判断当前时钟周期分配情况，如果当前周期为写入周期，则执行步骤三；如果为读取周期，则执行步骤四；

步骤三、读取FIFO1中的数据，如果读取失败，则返回步骤二，如读取成功，则将FIFO 1中读取的数据写入DRAM，然后返回步骤二；

步骤四、判断读取周期的计数是否大于从上位机参数控制单元获取的DRAM初始延迟周期，如果是，则执行步骤五，如果否，则返回步骤二；

步骤五、判断FIFO 2中剩余的空间是否充足，如果是，执行步骤六，如果否，则返回步骤二；

步骤六、对DRAM进行数据请求，获取DRAM中的数据，并将从所述DRAM中获取的数据写入FIFO 2，回到步骤二；

所述动态时延控制单元的控制过程为：

步骤A、判断FIFO 2中待读取的数据否充足，如果是，则执行步骤B，如果否，执行步骤A；

步骤B判断FIFO 3中待写入的数据是否充足，如果是，则执行步骤C，如否，执行步骤A；

步骤C、所述动态时延控制单元进行动态时延处理，并将动态时延处理后的数据写入FIFO 3，返回步骤A。

2.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：步骤五中，判断FIFO 2中剩余的空间是否充足的条件为：所述FIFO 2中剩余的空间大于读取DRAM数据的延时。

3.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述动态时延控制单元进行动态时延处理的过程为：

步骤a、获取第n个时钟周期的时延相对值的整数部分和小数部分；

t_d(n)为第n个时钟周期的实时时延相对值；t_d(n)用下式表示为：

t_d(n)＝m_d(n)+k_d(n)

式中，m_d(n)为t_d(n)的整数部分，k_d(n)为t_d(n)的小数部分；设计的分数时延滤波器分数时延值输入范围(-0.5,0.5]，故设定k_d(n)的范围为：-0.5＜k_d(n)≤0.5；

步骤b、计算第n+1个时钟周期的实时时延相对值的整数部分和小数部分；

令ΔT_d(n)为第n个采样时刻到n+1个采样时刻的时延变化量，设定时延变化量相对值为Δt(n)；

式中，T_s为采样周期；

则：

t_d(n+1)＝t_d(n)+Δt(n)

将第n+1个时钟周期的实时时延相对值的整数部分和小数部分，用下式表示为：

t_d(n+1)＝m_d(n+1)+k_d(n+1)

式中，t_d(n+1)为n+1个时钟周期的实时时延相对值，m_d(n+1)为t_d(n+1)的整数部分，k_d(n+1)为t_d(n+1)的小数部分；

步骤c、判断第n个时钟周期与第n+1个时钟周期的时延相对值的关系，确定分数时延滤波器的输入和输出；具体用下式表示为：

当m_d(n+1)＝m_d(n)时，从FIFO 2中读取数据输入分数时延滤波器，分数时延滤波器的分数时延值设置为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3；

当m_d(n+1)＝m_d(n)+1时，不向分数时延滤波器输入新的数据，分数时延值设置为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3；

当m_d(n+1)＝m_d(n)-1时，从FIFO 2中连续读取两个数据输入分数时延滤波器后，分数时延值设置为k_d(n+1)，所述分数时延滤波器输出数据至FIFO3。

4.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述上位机参数控制单元的控制过程为：

所述上位机参数控制单元向下位机传递的信息包括一次性参数和实时参数；所述一次性参数包括DRAM初始延迟周期n₀和分数时延滤波器初始值k₀；所述实时参数包括多普勒频移模拟单元中的数字变频器的变频参数d(n)和动态时延控制单元中的时延变化量相对值Δt(n)。

5.根据权利要求4所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述上位机参数控制单元的数据量控制过程为：

步骤A1、输入频率控制字，并将频率控制字和上个时钟周期相位累加器的输出的小数部分在相位累加器中进行累加；

步骤A2、判断相位累加器结果是否大于1，如果是，执行步骤A3，如果否，执行步骤A4；

步骤A3、更新上位机控制参数到下位机处理模块；执行步骤A5；

步骤A4、采用上一周期的上位机控制参数，执行步骤A5；

步骤A5、采用控制参数进行下位机处理。

6.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述输入单元包括射频输入单元、下变频单元和AD变换单元；

所述射频输入单元输入的射频信号经下变频单元将射频输入直接变频到零中频；所述零中频数据经所述AD变换单元进行数据的采样和AD变换后输入至静态时延控制单元。

7.根据权利要求6所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述射频输入单元的射频输入端口为SMA射频输入接口。

8.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述输出单元包括射频输出单元、上变频单元和DA变换单元；

所述多普勒频移模拟单元输出的数字基带信号经DA变换单元实现数模转换和离散到连续信号转换；所述上变频单元将连续的数字基带信号变频到发射频段后经射频输出单元输出。

9.根据权利要求8所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：所述射频输出单元的射频输出端口为SMA射频输出接口。

Images