CN111061666B - 一种小型化隐式总线就地化保护装置及其工作方法 - Google Patents

Abstract

一种小型化隐式总线就地化保护装置，该装置包括一个保护主板和多个采集控制分板，保护主板和采集控制分板采用横排纵插互联结构、通过高速ERNI插座连接；在保护主板内安装有FPGA芯片，作为总线交互介质；采集控制分板通过高速ERNI插座接入FPGA芯片；在FPGA芯片内部进行与多个采集控制分板数据交互的总线隐式设置。还包括一种小型化隐式总线就地化保护装置的工作方法。FPGA取代传统保护装置的背板作为数据交互的核心，各分板和主板通过其内部实现的隐式总线进行数据交互。减少了通讯控制器的使用数量，可根据应用方便扩展，适合多种保护装置，具有双通道传输及重要数据重传的功能，提高了保护装置的可靠性，满足了其在高等级电磁干扰和高低温环境下的性能要求。

Description

一种小型化隐式总线就地化保护装置及其工作方法

技术领域

本发明涉及电力继电保护技术领域，具体地说是一种小型化隐式总线就地化保护装置及其工作方法。

背景技术

当前，电力电子技术和通信技术的不断进步，促进了继电保护技术的不断发展，国家电网提出了新一代保护装置——就地化保护装置。随着就地化装置在智能变电站试点的成功应用以及相关行业标准的成熟，就地化保护装置的推广应用将更加广泛。由于就地化保护装置临近变电站一次设备且室外布置，对装置的电磁兼容性、高低温运行环境以及运行可靠性提出了更严格的要求，而就地化装置的机箱尺寸由行业标准规定，统一使用航空插头连接，小型化的需求给上述高防护的性能实现带来了更大的困难，对装置整体设计提出了更高要求。

变电站保护装置通常采用背板插卡式结构，各分板功能相对独立，通常可划分为模拟量采集板卡、开入采集板卡、开出控制板卡、SV及GOOSE发布板卡、保护板等，各分板通过各自的CPU或FPGA通信控制器使用母板提供的物理通道进行信息交互。这种结构的优点是方便扩展、维护简单，技术成熟可靠；缺点是体积较大，使用的通信控制器较多，功耗较高。按照就地化保护装置小型化的需求，背板插卡式结构很难满足要求。

发明内容

本发明的目的在于提供一种小型化隐式总线就地化保护装置及其工作方法，用于解决目前变电站保护装置体积较大，使用的通信控制器较多，功耗较高的问题。

本发明解决其技术问题所采取的技术方案是：

本发明第一方面提供了一种小型化隐式总线就地化保护装置，该装置包括一个保护主板和多个采集控制分板，保护主板和多个采集控制分板采用横排纵插互联结构、通过高速ERNI插座连接；在保护主板内安装有FPGA芯片，作为总线交互介质；采集控制分板通过高速ERNI插座接入FPGA芯片；在FPGA芯片内部进行与多个采集控制分板数据交互的总线隐式设置。

结合第一方面，在第一方面第一种可能实现的方式中，FPGA芯片内部的总线包括总线主模块，用于将CPU/DSP的命令按照数据的帧的类型分时间片下发给总线从模块，以及将总线从模块不同的采样信息和回读信息按照设置分类发送给CPU/DSP；多个总线从模块，用于将总线主模块发来的命令产生分板驱动信号，控制采集控制分板，以及接收采集控制分板回传的数据并分时间片发送至总线主模块；多个采集控制分板通信通过多个总线从模块与总线主模块连接，总线主模块与保护主板的CPU/DSP通信。

结合第一方面，在第一方面第二种可能实现的方式中，所述的总线主模块包括主通讯模块、主控制模块；所述的总线从模块包括从通讯模块、从控制模块；

所述主通讯模块包括主传输层模块和主总线链路数据收发模块；所述从通讯模块包括从传输层模块和从总线链路数据收发模块。

结合第一方面，在第一方面第三种可能实现的方式中，所述的主总线链路数据收发模块和从总线链路数据收发模块均采用双通道差时收发帧并校验，确保数据的正确性，并对链路层信息进行处理；所述的主传输层模块和从传输层模块均用于传输数据，将应用数据组帧送给主总线链路数据收发模块和从总线链路数据收发模块，将主总线链路数据收发模块和从总线链路数据收发模块的数据整合后传给应用。

结合第一方面，在第一方面第四种可能实现的方式中，所述的数据的帧的类型包括：配置帧，由总线主模块下发给各总线从模块，配置各总线从模块的工作参数，可配置各总线从模块的数据组织顺序，互感器的量程范围，互感器采样后的校准系数，通道变比，开入量的输入电压等级参数；

数据帧，对于采样信息和回读信息，由总线从模块传送至总线主模块；对于控制输出数据，由总线主模块传送至总线从模块；

状态帧，由总线主模块发送，读取查看各总线从模块的状态及告警寄存器。

结合第一方面，在第一方面第五种可能实现的方式中，所述的数据的帧均由帧封装部、数据部和校验部组成；

所述的封装部包括源模块地址、目的模块地址、帧长度、帧传输方向、发送时间戳、帧类型、帧序号；数据部包括传输的数据内容；校验部包括对传输数据的内容进行校验。

结合第一方面，在第一方面第六种可能实现的方式中，所述的总线还包括数据重传模块，用于在数据接收错误或传输过程出现异常时，对采样数据和跳闸数据进行重传。

本发明第二方面提供了一种小型化隐式总线就地化保护装置的工作方法，该方法包括以下步骤：

保护主板上的FPGA芯片的总线主模块将接收到的CPU/DSP的命令按照数据的帧发送至不同的总线从模块；

总线从模块根据数据类型分时间片通过高速ERNI插座将命令按照地址发送至不同的采集控制分板；

采集控制分板将采样信息和回读信息通过高速ERNI插座发送至总线从模块；

总线从模块通过从通讯模块将接收的数据发送至总线主模块；

总线主模块将不同的采样信息和回读信息按照设置分类，分别发送到CPU/DSP的数据交互区。

结合第二方面，在第二方面第一种可能实现的方式中，通讯模块传输数据包括双通道传输，具体包括：

S11、扫描通道A的数据区中是否有数据；如果没有数据，则继续扫描；如果有数据，则执行下一步操作S12；

S12、启动定时器Ta；

S13、判断通道A的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S15；

S14、将链路数据收发模块内的数据存入缓冲区，并执行S16；

S15、扫描通道B的数据区中是否有数据；如果有数据，则执行S151；如果没有数据，则执行S152；

S151、判断通道B的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S153；

S152、判断Ta是否大于t+δt1(式中，t为通道B比通道A数据发送的延时时间，δt1为判断接收链路B中数据的窗口时间)；如果大于，则执行S153，如果小于，则执行S15；

S153、判断该帧是否是数据帧或重传帧；如果是，则执行S154；如果不是，则执行S16；

S154、传输层模块发送重发帧及帧号；

S16、判断Ta是否大于t+δt2(δt2为判断一次双通道数据解析完毕的窗口时间)；如果是，则执行S17；否则继续执行S16；

S17、清除通道A和通道B缓冲区的数据，执行S11。

由以上技术方案可知，本发明利用FPGA芯片作为CPU/DSP的协处理器，装置内各板卡采用横排纵插互联结构，FPGA取代传统保护装置的背板作为数据交互的核心，各分板和CPU/DSP通过其内部实现的隐式总线进行数据交互。该方法减少了通讯控制器的使用数量，实现的总线可根据应用方便扩展，适合多种保护装置，总线具有双通道传输及重要数据重传的功能，提高了保护装置的可靠性，满足了其在高等级电磁干扰和高低温环境下的性能要求。总线根据数据类型分时间片发送；通讯链路层实现双通道差时收发；采样和跳闸数据可重传发送。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种小型化隐式总线就地化保护装置板卡横排纵插示意图；

图2为FPGA内部总线示意图；

图3为采样数据发送时间片划分示意图；

图4为一种小型化隐式总线就地化保护装置的工作方法流程示意图；

图5为通讯模块传输数据的方法流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

如图1所示，一种小型化隐式总线就地化保护装置，该装置包括一个保护主板和多个采集控制分板，保护主板和多个采集控制分板采用横排纵插互联结构、通过高速ERNI插座连接；在保护主板内安装有FPGA芯片，作为总线交互介质；采集控制分板通过高速ERNI插座接入FPGA芯片；在FPGA芯片内部进行与多个采集控制分板数据交互的总线隐式设置，该总线采用星型组网方式。

如图2所示，FPGA芯片内部的总线包括总线主模块，用于将CPU/DSP的命令按照数据的帧的类型分时间片下发给总线从模块，以及将总线从模块不同的采样信息和回读信息按照设置分类发送给CPU/DSP；多个总线从模块，用于将总线主模块发来的命令产生分板驱动信号，控制采集控制分板，以及接收采集控制分板回传的数据并分时间片发送至总线主模块；多个采集控制分板通信通过多个总线从模块与总线主模块连接，总线主模块与保护主板的CPU/DSP通信。

总线主模块包括主通讯模块、主控制模块；所述的总线从模块包括从通讯模块、从控制模块；所述主通讯模块包括主传输层模块和主总线链路数据收发模块；所述从通讯模块包括从传输层模块和从总线链路数据收发模块。

主总线链路数据收发模块和从总线链路数据收发模块均采用双通道差时收发帧并校验，确保数据的正确性，并对链路层信息进行处理；所述的主传输层模块和从传输层模块均用于传输数据，将应用数据组帧送给主总线链路数据收发模块和从总线链路数据收发模块，将主总线链路数据收发模块和从总线链路数据收发模块的数据整合后传给应用。隐式总线在链路层使用双通道冗余的传输形式，传输层将需要发送的同一数据送到两个链路层模块进行差时发送，即B通道比A通道延迟tuS发送。链路层模块将待发送的数据进行链路层数据封装，进行CRC计算，将CRC校验值标记在链路帧尾部，两个链路层发送的链路数据一致。

数据的帧的类型包括：配置帧，由总线主模块下发给各总线从模块，配置各总线从模块的工作参数，可配置各总线从模块的数据组织顺序，互感器的量程范围，互感器采样后的校准系数，通道变比，开入量的输入电压等级参数；数据帧，对于采样信息和回读信息，由总线从模块传送至总线主模块；对于控制输出数据，由总线主模块传送至总线从模块；状态帧，由总线主模块发送，读取查看各总线从模块的状态及告警寄存器。

数据的帧均由帧封装部、数据部和校验部组成；所述的封装部包括源模块地址、目的模块地址、帧长度、帧传输方向、发送时间戳、帧类型、帧序号；数据部包括传输的数据内容，采用ASN.1BER编码方式组织数据，不同的数据内容使用不同的TAG区分；传输采样数据或跳闸控制数据时，数据中可以预置保留数据区，方便后续应用扩充。校验部包括对传输数据的内容进行校验，FPGA内部总线传输数据内容采用CRC校验方式。

总线还包括数据重传模块，用于在数据接收错误或传输过程出现异常时，对采样数据和跳闸数据进行重传。总线链路数据收发模块接收到链路层数据后，对帧内容进行解析，并进行CRC校验，帧内容符合总线链路数据收发模块定义且CRC校验通过则向传输层模块发送接收数据帧，若帧内容或CRC校验异常向传输层模块发送链路状态帧，指示当前数据接收错误，由传输层模块判断是否重传。

总线传输的数据中，采样数据和跳闸数据传输的稳定性直接关系到保护装置的工作状态，在传输过程中，如出现异常，对以上两种数据进行重传。将250us的采样周期定义为一个发送间隔，对发送间隔进行分片发送。在每个发送间隔开始采样数据由从模块发给主模块，其每250us发送一帧，在每一帧采样数据传输后面，划分采样数据的重传时间窗口，过了重传窗口再发送配置或状态帧，参考图3。总线主模块向总线从模块发送跳闸数据与此类似。

如图4所示，一种小型化隐式总线就地化保护装置的工作方法，该方法可以包括以下步骤：

S1、保护主板上的FPGA芯片的总线主模块将接收到的CPU/DSP的命令按照数据帧的类型发送至不同的总线从模块；

S2、总线从模块根据数据类型分时间片通过高速ERNI插座将命令按照地址发送至不同的采集控制分板；

S3、采集控制分板将采样信息和回读信息通过高速ERNI插座发送至总线从模块；

S4、总线从模块通过从通讯模块将接收的数据发送至总线主模块；

S5、总线主模块将不同的采样信息和回读信息按照设置分类，分别发送到CPU/DSP的数据交互区。

方法并不限于以上步骤，也可以由采集控制分板发起。

如图5所示，通讯模块传输数据包括双通道传输，具体包括以下方法：

S11、扫描通道A的数据区中是否有数据；如果没有数据，则继续扫描；如果有数据，则执行下一步操作S12；

S12、启动定时器Ta；

S13、判断通道A的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S15；

S14、将链路数据收发模块内的数据存入缓冲区，并执行S16；

S15、扫描通道B的数据区中是否有数据；如果有数据，则执行S151；如果没有数据，则执行S152；

S151、判断通道B的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S153；

S152、判断Ta是否大于t+δt1(式中，t为通道B比通道A数据发送的延时时间，δt1为判断接收链路B中数据的窗口时间)；如果大于，则执行S153，如果小于，则执行S15；

S153、判断该帧是否是数据帧或重传帧；如果是，则执行S154；如果不是，则执行S16；

S154、传输层模块发送重发帧及帧号；

S16、判断Ta是否大于t+δt2(δt2为判断一次双通道数据解析完毕的窗口时间)；如果是，则执行S17；否则继续执行S16；

S17、清除通道A和通道B缓冲区的数据，执行S11。

状态机初始化完成后，扫描通道A的数据区中是否有数据，当A中有数据时，启动解析定时器Ta，并判断A中数据的数据类型，如果是正常的链路数据帧，则开始对该帧进行解析，去掉链路信息，封装传输层模块信息，传到给控制模块的缓冲区；如果是链路状态帧，上报总线链路数据收发模块接收出现异常，则切换到通道B的数据区进行扫描。通道B中数据如果是正常的链路数据帧，与处理通道A缓冲区情况一致；如果通道B中的数据是链路状态帧，上报总线链路数据收发模块接收出现异常，说明AB通道接收都存在问题，判断该帧是否数据帧或重传帧，当是非重传数据帧时，传输层向对侧模块启动重发请求，将重发帧的类型、帧号等参数发给对侧模块，当为重传帧或非数据帧时，将异常状态上送对应控制模块。当定时器Ta大于t+δt1时，如果B中始终没有数据，也判定接收存在问题，与上面处理相同。以上处理完成后，判断定时器Ta大于t+δt2时，清除AB缓冲区中的数据，并复位Ta定时器的计数值，重新扫描总线链路数据收发模块通道A的缓冲区。

传输层模块保留本端发送的最近的4帧数据，当接收到对端传输层模块发送的重传数据帧后，解出需要重传的帧序号，通过序号索引寄存器进行比对，若存在匹配的帧序号，从缓存中取出数据，重新发送，重新发送的数据帧序号不变；若不存在匹配的帧序号，则不响应该重传请求，重传发起端做超时处理。如果数据传输与重传都出现异常，总线链路数据收发模块对丢掉的帧进行漏帧补充，不影响后续模块的工作，并置告警标志，供保护逻辑判断，影响保护功能的进行保护闭锁。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种小型化隐式总线就地化保护装置，其特征是，该装置包括一个保护主板和多个采集控制分板，保护主板和采集控制分板采用横排纵插互联结构、通过高速ERNI插座连接；在保护主板内安装有FPGA芯片，作为总线交互介质；采集控制分板通过高速ERNI插座接入FPGA芯片；在FPGA芯片内部进行与多个采集控制分板数据交互的总线隐式设置；

FPGA芯片内部的总线包括总线主模块，用于将CPU/DSP的命令按照数据的帧的类型分时间片下发给总线从模块，以及将总线从模块不同的采样信息和回读信息按照设置分类发送给CPU/DSP；多个总线从模块，用于将总线主模块发来的命令产生分板驱动信号，控制采集控制分板，以及接收采集控制分板回传的数据并分时间片发送至总线主模块；多个采集控制分板通信通过多个总线从模块与总线主模块连接，总线主模块与保护主板的CPU/DSP通信。

2.根据权利要求1所述的装置，其特征是，所述的总线主模块包括主通讯模块、主控制模块；所述的总线从模块包括从通讯模块、从控制模块；

所述主通讯模块包括主传输层模块和主总线链路数据收发模块；所述从通讯模块包括从传输层模块和从总线链路数据收发模块。

3.根据权利要求2所述的装置，其特征是，所述的主总线链路数据收发模块和从总线链路数据收发模块均采用双通道差时收发帧并校验，确保数据的正确性，并对链路层信息进行处理；所述的主传输层模块和从传输层模块均用于传输数据，将应用数据组帧送给主总线链路数据收发模块和从总线链路数据收发模块，将主总线链路数据收发模块和从总线链路数据收发模块的数据整合后传给应用。

4.根据权利要求1所述的装置，其特征是，所述的数据的帧的类型包括：配置帧，由总线主模块下发给各总线从模块，配置各总线从模块的工作参数，可配置各总线从模块的数据组织顺序，互感器的量程范围，互感器采样后的校准系数，通道变比，开入量的输入电压等级参数；

数据帧，对于采样信息和回读信息，由总线从模块传送至总线主模块；对于控制输出数据，由总线主模块传送至总线从模块；

状态帧，由总线主模块发送，读取查看各总线从模块的状态及告警寄存器。

5.根据权利要求4所述的装置，其特征是，所述的数据的帧均由帧封装部、数据部和校验部组成；

所述的封装部包括源模块地址、目的模块地址、帧长度、帧传输方向、发送时间戳、帧类型、帧序号；数据部包括传输的数据内容；校验部包括对传输数据的内容进行校验。

6.根据权利要求1所述的装置，其特征是，所述的总线还包括数据重传模块，用于在数据接收错误或传输过程出现异常时，对采样数据和跳闸数据进行重传。

7.一种小型化隐式总线就地化保护装置的工作方法，其特征是，该方法包括以下步骤：

保护主板上的FPGA芯片的总线主模块将接受到的CPU/DSP的命令按照数据的帧发送至不同的总线从模块；

总线从模块根据数据类型分时间片通过高速ERNI插座将命令按照地址发送至不同的采集控制分板；

采集控制分板将采样信息和回读信息通过高速ERNI插座发送至总线从模块；

总线从模块通过从通讯模块将接收的数据发送至总线主模块；

总线主模块将不同的采样信息和回读信息按照设置分类，分别发送到CPU/DSP的数据交互区。

8.根据权利要求7所述的方法，其特征是，通讯模块传输数据包括双通道传输，具体包括：

S11、扫描通道A的数据区中是否有数据；如果没有数据，则继续扫描；如果有数据，则执行下一步操作S12；

S12、启动定时器Ta；

S13、判断通道A的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S15；

S14、将链路数据收发模块内的数据存入缓冲区，并执行S16；

S15、扫描通道B的数据区中是否有数据；如果有数据，则执行S151；如果没有数据，则执行S152；

S151、判断通道B的数据区中的数据是否正常；如果正常，则执行S14；如果不正常，则执行S153；

S152、判断Ta是否大于t+δt1(式中，t为通道B比通道A数据发送的延时时间，δt1为判断接收链路B中数据的窗口时间)；如果大于，则执行S153，如果小于，则执行S15；

S153、判断该帧是否是数据帧或重传帧；如果是，则执行S154；如果不是，则执行S16；

S154、传输层模块发送重发帧及帧号；

S16、判断Ta是否大于t+δt2(δt2为判断一次双通道数据解析完毕的窗口时间)；如果是，则执行S17；否则继续执行S16；

S17、清除通道A和通道B缓冲区的数据，执行S11。

Images