CN111061629A - 一种基于Verilog的图形命令预译码单元验证平台 - Google Patents

一种基于Verilog的图形命令预译码单元验证平台 Download PDF

Info

Publication number
CN111061629A
CN111061629A CN201911147152.3A CN201911147152A CN111061629A CN 111061629 A CN111061629 A CN 111061629A CN 201911147152 A CN201911147152 A CN 201911147152A CN 111061629 A CN111061629 A CN 111061629A
Authority
CN
China
Prior art keywords
logic
output
decoding unit
verilog
verification platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911147152.3A
Other languages
English (en)
Inventor
郝冲
牛少平
邓艺
韩一鹏
魏艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201911147152.3A priority Critical patent/CN111061629A/zh
Publication of CN111061629A publication Critical patent/CN111061629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明属于计算机图形领域，实现了一种基于Verilog的图形命令预译码单元验证平台，该平台包括：数据源选择逻辑、预译码单元功能模型、输出监控逻辑和结果比较逻辑；验证平台工作过程中，首先由数据源选择逻辑选择输入激励，然后输入激励分别送入预译码单元功能模型和待测模块，在仿真过程中，由监控逻辑采集模型和待测模块的输出，最后由比较逻辑对两条不同路径的输出进行比较。根据比较的结果是否一致，来判定待测模块的表现是否符合预期。本发明创造性地提供了一种基于Verilog的图形命令预译码单元验证平台，能够适应不同的数据输入方式，能够对待测逻辑的结果进行监测，定位问题的原因，以达到验证的目的。

Description

一种基于Verilog的图形命令预译码单元验证平台
技术领域
本发明属于计算机图形领域，具体涉及一种基于Verilog的图形命令预译码单元验证平台。
背景技术
在计算机图形领域中，OpenGL图形命令种类繁多，由软件人员编写的OpenGL程序，在进入GPU的处理流程之前，需根据定义的命令格式对其进行预处理，预译码单元正是进行预处理操作的关键电路。由于预译码单元至少包括了两个数据来源，以及多条处理下发通路，在对其验证时，首先要解决的就是数据源的问题，其次就是验证结果是否达到测试项设定的目标。
针对上述问题，对于数据源，本发明数据源选择逻辑，一方面考虑到与软件工作的交互，另一方面则使得验证场景配置更为清晰方便。而对于验证的结果，则采用了预译码单元功能模型，搭配输出监控逻辑及结果比较逻辑，当待测逻辑的结果与预期不符时，可以及时停止仿真过程，并输出错误信息。同时，由于监控逻辑具有极好的可扩展性，在仿真过程中可以根据需要，对特定的信号进行采集判断，使得验证更具针对性，定位错误更加精确。
发明内容
本发明的目的是：
本发明实现了实现了一种基于Verilog的图形命令预译码单元验证平台，满足预译码单元的模块级验证需求。
本发明的技术解决方案是：
本发明提出一种基于Verilog的图形命令预译码单元验证平台，该平台包括：数据源选择逻辑，预译码单元功能模型，输出监控逻辑，结果比较逻辑；所述数据源选择逻辑用于选择OpenGL图形命令的配置方式。
为了便于配置测试场景和与软件的交互，所述数据源选择逻辑支持下列两种数据来源：1、来自于交互文件中的OpenGL图形命令；2、来自于测试项中配置的测试激励。
为了使平台的过程清晰，便于维护，并且极大地提升仿真速度，所述预译码单元功能模型用于在基于Verilog的图形命令预译码单元验证平台工作过程中，对数据源选择逻辑输入的数据进行译码处理，预译码单元功能模型处理过程中不包含时序，最终将各类命令的结果存入相应的动态数组中；所述预译码单元功能模型操作的数据及输出结果均为SystemVerilog的动态数组。
优选的，所述输出监控逻辑监测待测逻辑与外部互连的输出接口信号，并将其有效输出收集存储在动态数组中，作为实际输出；所述输出监控逻辑收集预译码单元功能模型的输出，作为预期输出。
优选的，所述结果比较逻辑用于将输出监控逻辑的实际输出与预期输出进行比较，若比较结果不一致，则停止仿真过程并报出错误；若比较结果一致，则仿真正常结束。
本发明能够带来的有益效果是：本发明创造性地提供了一种基于Verilog的图形命令预译码单元验证平台，能够适应不同的数据输入方式，能够对待测逻辑的结果进行监测，定位问题的原因，以达到验证的目的。
附图说明
图1为本发明的方法模块图。
其中：1、数据源选择逻辑；2、预译码单元功能模型；3、输出监控逻辑；4、结果比较逻辑。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实例，对本发明作进一步详细说明。应当理解，此处所描述的具体实例仅仅用以解释本发明，并不用于限定本发明。
下面结合说明书附图和具体实施例对本发明的技术方案做进一步详细描述。
在本发明的一个实施例中提出一种基于Verilog的图形命令预译码单元验证平台，如图1所示，该平台包括：数据源选择逻辑1、预译码单元功能模型2、输出监控逻辑3和结果比较逻辑4；所述数据源选择逻辑1用于选择OpenGL图形命令的配置方式。
在一个实施例中，为了便于配置测试场景和与软件的交互，所述数据源选择逻辑1支持下列两种数据来源：1、来自于交互文件中的OpenGL图形命令；2、来自于测试项中配置的测试激励。
为了使平台的过程清晰，便于维护，并且极大地提升仿真速度，所述预译码单元功能模型2用于在基于Verilog的图形命令预译码单元验证平台工作过程中，对数据源选择逻辑1输入的数据进行译码处理，预译码单元功能模型2处理过程中不包含时序，最终将各类命令的结果存入相应的动态数组中；所述预译码单元功能模型2操作的数据及输出结果均为SystemVerilog的动态数组。
在一个实施例中，所述输出监控逻辑3监测待测逻辑与外部互连的输出接口信号，并将其有效输出收集存储在动态数组中，作为实际输出；所述输出监控逻辑3收集预译码单元功能模型2的输出，作为预期输出。
在一个实施例中，所述结果比较逻辑4用于将输出监控逻辑3的实际输出与预期输出进行比较，若比较结果不一致，则停止仿真过程并报出错误；若比较结果一致，则仿真正常结束。
本发明提供的一种基于Verilog的图形命令预译码单元验证平台，能够适应不同的数据输入方式，能够对待测逻辑的结果进行监测，定位问题的原因，以达到验证的目的。

Claims (5)

1.一种基于Verilog的图形命令预译码单元验证平台，其特征在于，该平台包括：数据源选择逻辑(1)、预译码单元功能模型(2)、输出监控逻辑(3)和结果比较逻辑(4)；所述数据源选择逻辑(1)用于选择OpenGL图形命令的配置方式。
2.根据权利要求1所述的一种基于Verilog的图形命令预译码单元验证平台，其特征在于，所述数据源选择逻辑(1)支持下列两种数据来源：1、来自于交互文件中的OpenGL图形命令；2、来自于测试项中配置的测试激励。
3.根据权利要求2所述的一种基于Verilog的图形命令预译码单元验证平台，其特征在于：所述预译码单元功能模型(2)用于在基于Verilog的图形命令预译码单元验证平台工作过程中，对数据源选择逻辑(1)输入的数据进行译码处理，预译码单元功能模型(2)处理过程中不包含时序，最终将各类命令的结果存入相应的动态数组中；所述预译码单元功能模型(2)操作的数据及输出结果均为SystemVerilog的动态数组。
4.根据权利要求3所述的一种基于Verilog的图形命令预译码单元验证平台，其特征在于：所述输出监控逻辑(3)监测待测逻辑与外部互连的输出接口信号，并将其有效输出收集存储在动态数组中，作为实际输出；所述输出监控逻辑(3)收集预译码单元功能模型(2)的输出，作为预期输出。
5.根据权利要求4所述的一种基于Verilog的图形命令预译码单元验证平台，其特征在于：所述结果比较逻辑(4)用于将输出监控逻辑(3)的实际输出与预期输出进行比较，若比较结果不一致，则停止仿真过程并报出错误；若比较结果一致，则仿真正常结束。
CN201911147152.3A 2019-11-21 2019-11-21 一种基于Verilog的图形命令预译码单元验证平台 Pending CN111061629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911147152.3A CN111061629A (zh) 2019-11-21 2019-11-21 一种基于Verilog的图形命令预译码单元验证平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911147152.3A CN111061629A (zh) 2019-11-21 2019-11-21 一种基于Verilog的图形命令预译码单元验证平台

Publications (1)

Publication Number Publication Date
CN111061629A true CN111061629A (zh) 2020-04-24

Family

ID=70298316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911147152.3A Pending CN111061629A (zh) 2019-11-21 2019-11-21 一种基于Verilog的图形命令预译码单元验证平台

Country Status (1)

Country Link
CN (1) CN111061629A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725188A (zh) * 2004-07-22 2006-01-25 华为技术有限公司 逻辑验证系统及方法
CN102096628A (zh) * 2009-12-15 2011-06-15 上海华虹集成电路有限责任公司 基于vmm验证方法学的mcu验证平台实现方法
CN102184131A (zh) * 2011-04-13 2011-09-14 中兴通讯股份有限公司 片上系统的仿真验证方法及装置
US20130024178A1 (en) * 2011-07-20 2013-01-24 Narendran Kumaragurunathan Playback methodology for verification components
CN104461810A (zh) * 2014-11-14 2015-03-25 深圳市芯海科技有限公司 一种提高嵌入式处理器功能验证效率的方法
CN105975726A (zh) * 2016-05-27 2016-09-28 四川省豆萁科技股份有限公司 一种基于SystemVerilog语言的验证方法及平台
CN106777571A (zh) * 2016-11-30 2017-05-31 北京广利核系统工程有限公司 一种基于System Verilog实现的可编程逻辑算法块自动化验证平台

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725188A (zh) * 2004-07-22 2006-01-25 华为技术有限公司 逻辑验证系统及方法
CN102096628A (zh) * 2009-12-15 2011-06-15 上海华虹集成电路有限责任公司 基于vmm验证方法学的mcu验证平台实现方法
CN102184131A (zh) * 2011-04-13 2011-09-14 中兴通讯股份有限公司 片上系统的仿真验证方法及装置
US20130024178A1 (en) * 2011-07-20 2013-01-24 Narendran Kumaragurunathan Playback methodology for verification components
CN104461810A (zh) * 2014-11-14 2015-03-25 深圳市芯海科技有限公司 一种提高嵌入式处理器功能验证效率的方法
CN105975726A (zh) * 2016-05-27 2016-09-28 四川省豆萁科技股份有限公司 一种基于SystemVerilog语言的验证方法及平台
CN106777571A (zh) * 2016-11-30 2017-05-31 北京广利核系统工程有限公司 一种基于System Verilog实现的可编程逻辑算法块自动化验证平台

Similar Documents

Publication Publication Date Title
CN105608254B (zh) 一种面向智能硬件系统开发的自动化设计方法和平台
US8402403B2 (en) Verifying a register-transfer level design of an execution unit
US8578309B2 (en) Format conversion from value change dump (VCD) to universal verification methodology (UVM)
CN113514759B (zh) 一种多核测试处理器及集成电路测试系统与方法
CN115309602B (zh) Gpu的调试装置、gpu及调试系统
CN111176984A (zh) 一种面向信号的自动测试实现方法
CN116719684B (zh) 一种3d封装的芯片测试系统
US20100131927A1 (en) Automated gui testing
CN109977012B (zh) 系统的联调测试方法、装置、设备及计算机可读存储介质
CN105045350A (zh) 一种pcie扩展方法及pcie扩展系统
CN114530188A (zh) 一种半导体测试方法、系统及存储介质
US20130290796A1 (en) Test pattern generation apparatus, test program generation apparatus, generation method, program, and test apparatus
CN112464317A (zh) 图纸修改方法、产品管理系统及计算机存储介质
CN109189486A (zh) 显示屏驱动的加载方法、装置、终端及存储介质
CN113721584B (zh) 可视化车辆诊断方法及装置、设备和存储介质
CN111061629A (zh) 一种基于Verilog的图形命令预译码单元验证平台
US5511162A (en) Automatic LSI testing apparatus using expert system
CN103678099A (zh) 一种实现硬件平台与软件平台通讯的方法以及装置
CN102004206B (zh) 汽车线束检测设备中线束数据的录入对比方法
US8176450B1 (en) Method and apparatus for parameterizing hardware description language code in a system level design environment
US20120226941A1 (en) Debug card and method for diagnosing faults
US20060190856A1 (en) Method and apparatus to generate circuit energy models with clock gating
CN115481594B (zh) 计分板实现方法、计分板、电子设备及存储介质
US7089174B2 (en) Modelling device behaviour using a first model, a second model and stored valid behaviour
CN111045929B (zh) 一种超长图形流水线层次化调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination