CN111061603A - 可记录自检数据的主板和计算机、自检数据的记录方法 - Google Patents

Abstract

本说明书提供一种可记录自检数据的主板和计算机、自检数据的记录方法，主板包括基本输入输出系统芯片、处理器接口、逻辑控制器和非易失存储器；中央处理器安装于处理器接口处，加载上电自检程序而执行部件检测；以及加载检测代码发送程序，将通过检测的部件对应的检测代码发送至逻辑控制器；逻辑控制器包括随机存储模块和可编程逻辑模块；随机存储模块用于暂存由中央处理器发送的检测代码；可编程逻辑控制模块用于在初始化预设时间后，将暂存在随机存储模块中的检测代码写入非易失存储器。在后续应用中，可以通过各种方式读取非易失存储器中检测代码，并通过分析检测代码而确定主板上电自检过程中的故障点。

Description

可记录自检数据的主板和计算机、自检数据的记录方法

技术领域

本发明涉及计算机硬件技术领域，尤其涉及一种可记录自检数据的主板和计算机、自检数据的记录方法。

背景技术

计算机主板上电启动时，其首先由执行BIOS芯片中的程序代码，实现上电自检(Power On Self Test，POST)后，才加载操作系统并将控制权交给操作系统。主板上电工作过程中，因为上电电压不正常、静电或者电磁干扰等，主板可能自检失败并重启。

家用计算机或者商业用计算机多配置有专门用于连接显示器的输出接口，在其主板无法完成上电自检时，可以通过输出接口输出检测代码(POST CODE)并由显示器显示输出，继而确定时硬件故障还是操作系统故障。而对于应用于复杂电磁环境的工业控制计算机(特别是集成在狭小空间的工业控制计算机)，其并没有配置专门的输出接口或者可供连接的显示终端，因此也就无法确定出现自检故障的硬件设备；此外，因为工业控制计算机工作环境恶劣，其主板上电自检失败出现的概率相比于家用和商用计算机高很多。

发明内容

本说明书提供一种记录自检数据的主板和计算机，以及自检数据的记录方法，在计算机启动过程中可以存储自检状态数据，以根据自检数据确定硬件故障点。

本说明书提供一种可记录自检数据的主板，包括基本输入输出系统芯片、用于安装中央处理器的处理器接口、逻辑控制器和非易失存储器；

所述基本输入输出系统芯片用于存储上电自检程序和检测代码发送程序；

中央处理器安装于所述处理器接口处，并且所述主板上电工作时，中央处理器加载所述上电自检程序而执行部件检测；以及加载所述检测代码发送程序，将通过检测的部件对应的检测代码发送至所述逻辑控制器；

所述逻辑控制器包括随机存储模块和可编程逻辑模块；

所述随机存储模块用于暂存由所述中央处理器发送的检测代码；

所述可编程逻辑控制模块用于在初始化预设时间后，将暂存在所述随机存储模块中的检测代码写入所述非易失存储器。

可选的，所述随机存储模块包括第一随机存储空间和第二随机存储空间；

所述第一随机存储空间用于暂存所述检测代码；

所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；

所述可编程逻辑控制模块用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；以及，

在所述逻辑控制器初始化预设时间，并且所述自检状态代码为所述自检失败代码时，将所述检测代码写入所述非易失存储器。

可选的，所述非易失存储器包括第一非易失存储空间和第二非易失存储空间；

所述可编程逻辑控制模块用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；

所述可编程逻辑控制模块还用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入所述第二非易失存储空间。

可选的，中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；

所述随机存储模块在还用于暂存对应所述检测代码的实时时钟数据；

所述可编程逻辑模块在将所述检测代码写入所述非易失存储器的同时，将对应的所述实时时钟数据写入到所述非易失存储器。

本说明书提供一种计算机，其特征在于，包括中央处理器和前述的主板；

所述中央处理器安装在所述处理器接口处。

本说明书还提供一种自检数据的记录方法，包括：

中央处理器在完成某一部件的检测后，将对应的检测代码发送至逻辑控制器；

所述逻辑控制器暂存所述检测代码，并在初始化预设时间后，将所述检测代码写入非易失存储器。

可选的，所述逻辑控制器包括第一随机存储空间和第二随机存储空间；

所述第一随机存储空间用于暂存所述检测代码；

所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；

所述逻辑控制器用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；

以及，在初始化预设时间，并且自检状态代码为自检失败代码时，将所述检测代码写入所述非易失存储器。

可选的，所述非易失存储空间包括第一非易失存储空间和第二非易失存储空间；

所述逻辑控制器在初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；

以及，在初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入到所述第二非易失存储空间。

可选的，所述中央处理器还用于在加载操作系统后，根据存储在所述非易失存储器中的检测代码，生成日志文件。

可选的，所述中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；

所述逻辑控制器同时暂存所述检测代码和对应的所述实时时钟数据，以及在初始化预设时间后，将所述检测代码和对应的所述实时时钟数据写入到所述非易失存储器。

本说明书提供的主板在使用时，在中央处理器加载基本输入输出系统芯片中的上电自检程序的同时，也加载检测代码发送程序，并将通过检测的部件的检测代码发送给逻辑控制器。逻辑控制器在初始化一定时间后，即将暂存在随机存储模块中的检测代码写入到非易失存储器。因为非易失存储器并不会因为主板掉电而丢失数据，所以检测代码一直存储在非易失存储器中。在后续应用中，可以通过各种方式读取非易失存储器中检测代码，并通过分析检测代码而确定主板上电自检过程中的故障点。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1是实施例一提供的主板的结构示意图；

图2是实施例提供的自检数据的记录方法流程图；

其中：11-印刷电路板，12-基本输入输出系统芯片，13-处理器接口，14-逻辑控制器，15-非易失存储器。

具体实施方式

下面结合附图来具体描述本说明书的优选实施例，其中，附图构成本申请一部分，并与本说明书的实施例一起用于阐释本说明书的原理，并非用于限定本说明书的范围。

实施例一

本说明书实施例提供一种可记录自检数据的主板。图1是实施例一提供的主板的结构示意图，如图1所示，主板包括印刷电路板11、基本输入输出线系统芯片12(BIOS，应当注意，在一些最新接口标准中，可能采用诸如统一扩展固定接口(Unified ExtensibleFirmware Interface，UEFI)或者其他名称代替BIOS)、处理器接口13、可编程路逻辑控制器14和非易失存储器。

前述的基本输入输出线系统芯片12、处理器接口13、逻辑控制器14和非易失存储器均设置在印刷电路板11上，通过印刷电路板11中的印刷电路实现连接。

当然，印刷电路板11上还设置由诸如内存接口、显卡接口、外设功能接口和通信线路接口等部件；因为本实施例并不直接涉及前述各种接口形态的改变，所以对此类部件的结构关系不再展开表述。但是应当注意，本实施例中可能涉及前述部件的检测。

基本输入输出线系统芯片12用于存储上电自检程序和检测代码发送程序；上电自检程序是用于实现上电自检的检测程序；检测代码发送程序是用于实现将通过检测的部件对应的检测代码发送的程序。

处理器接口13用于安装中央处理器。在处理器接口13安装处理器，并且主板上电工作后，中央处理器在电压稳定后加载基本输入输出芯片中的上电自检程序和检测代码发送程序，执行部件检测和检测代码发送工作。

具体的，中央处理器加载上电自检程序后，按照上电自检程序中的检测代码顺序分别对各种部件进行检测；当某一部件通过检测后，中央处理器执行检测代码发送程序，将通过检测的部件对应的检测代码发送给逻辑控制器14；如果某一部件无法通过检测，中央处理器并不会将其对应的检测代码发送给逻辑控制器14。

逻辑控制器14包括随机存储模块和可编程逻辑模块。随机存储模块用于暂存中央处理器发送的检测代码。此处应当注意，随机存储模块仅是暂存检测代码，也就是说如果逻辑控制器14掉电，则随机存储模块中检测代码丢失。逻辑控制器14用于在初始化预设时间后，将暂存在随机存储模块中的检测代码写入到非易失存储器。

根据前文表述，本实施例中的主板上设置了独立于中央处理器工作的逻辑控制器14，以及一非易失存储器；另外，基本输入输出线系统芯片12中存储检测代码发送程序。

在中央处理器加载基本输入输出线系统芯片12中的上电自检程序的同时，也加载检测代码发送程序，并将通过检测的部件的检测代码发送给逻辑控制器14。逻辑控制器14在初始化一定时间后，即将暂存在随机存储模块中的检测代码写入到非易失存储器。因为非易失存储器并不会因为主板掉电而丢失数据，所以检测代码一直存储在非易失存储器中。在后续应用中，可以通过各种方式读取非易失存储器中检测代码，并通过分析检测代码而确定主板上电自检过程中的故障点。

本说明书实施例中，非易失存储器为带电可擦可编程逻辑存储器(ElectricallyErasable Programmable read only memory)，在其他实施例中，非易失存储器也可以是其他类型的不会因掉电而丢失数据，并且尺寸较小而方便集成在主板上的存储器。在一些特别应用中，非易失存储器还可能是机械硬盘，并且机械硬盘的专门开设了一些用于存储检测代码的独立存储空间，后续可以通过寻道查找读取检测代码。

实施例二

实施例二提供的主板是基于实施例一技术方案的改进，除下文描述内容外，其他内容可以参见实施例一。

在实施例二，逻辑控制器14中的随机存储模块包括第一随机存储空间和第二随机存储空间。第一随机存储空间用于暂存经由CPU传输的检测代码；第二随机存储空间用于暂存自检状态代码。

自检状态代码是表示计算机自检是否成功的代码。第二随机存储空间中的自检状态代码被初始化为自检失败代码。具体应用中，自检状态代码的初始化可以由中央处理器实现，也可以由可编程逻辑控制模块实现。

可编程逻辑控制模块可以根据第一随机存储空间存储的检测代码的情况，将第二随机存储空间中的自检状态代码由自检失败代码更改为自检成功代码。

具体应用中，可编程逻辑控制模块可以根据第一存储器是否存储特定检测代码或者是否存储预设数量的检测代码，而确定是否将自检状态代码更改为自检成功代码。

例如，在一个具体应用中，逻辑控制器14在主板自检失败重启而并不重新初始化的情况下，可编程逻辑控制模块可以根据第一随机存储空间是否存储了特定检测代码而确定是否将自检状态代码更改为自检成功代码。前述的特定检测代码是基本输入输出线系统芯片12的上电自检程序中存储的最后一个被检测部件对应的检测代码。

在另外一个具体应用中，逻辑控制器14在主板自检失败重启时重新初始化，逻辑控制器14可以根据第一随机存储空间是否存储了全部检测部件对应的检测代码而确定是否将自检状态代码更改为自检成功代码。

在前述应用中，在初始化预设时间并且自检状态代码为自检失败代码时，可编程逻辑控制模块将检测代码写入到非易失存储器。

应当注意，在逻辑控制器14在主板自检失败重启而重新初始化的情况下，前述的初始化预设时间一定小于主板上电至重启的时间，以避免能够实现检测代码的存储。

采用实施例二，可以仅在主板出现自检失败的情况下将检测代码存储至非易失存储器，而在主板自检成功的情况下，并不将检测代码存储至非易失存储器。

在另外一些应用中，随机存储模块也可以不设置前述的第二随机存储空间；对应的，可编程逻辑控制模块在逻辑控制器14初始化预设时间后，直接将第一随机存储空间中的检测代码写入到非易失存储器中；后续应用中，需要分析检测代码的数据类型才可以确定计算机是否自检成功。

实施例三

实施例三提供的主板技术方案是基于实施例二的改进，除下文记述的内容外，其他方案可以参见实施例二。

在实施例三中，非易失存储器包括第一非易失存储空间和第二非易失存储空间。

可编程逻辑控制模块在逻辑控制器14初始化与色号时间，并且自检状态代码为自检失败代码的情况下，将检测代码写入第一非易失存储空间。而在逻辑控制器14初始化预设时间，并且自检状态代码为自检成功代码时，将检测代码写入到第二非易失存储空间。

通过对比实施例二和实施例三技术方案可知，在实施例三种，不论计算机是否自检成功，检测代码均被存储在非易失存储器；并且，在不同的自检状态下，检测代码写入到不同的非易失存储空间，后续可以读取不同存储空间的检测代码确定计算机自检成功和自检失败时的检测代码。

如前文所述，前述三个实施例中的逻辑控制器14均为独立于中央控制器，可以在上电工作时独立执行时间计量和数据存取的控制器。具体应用中，逻辑控制器14可以是可编程逻辑控制器14(PLC)、现场可编程门阵列(FPGA)或者可编程逻辑阵列(PLA)，对此本说明书并不做特别的限定。在一个具体应用中，为了减少板载部件数量，优化主板设计，逻辑控制器14采用了现场可编程门阵列，其除了执行前文叙述功能外，还可以执行其他功能。

在前文应用中，为了满足通信协议要求，逻辑控制器14和处理器接口13可以通过LPC总线通信，逻辑控制器14和非易失存储器可以通过SPI总线通信。

在前述三个实施例的具体应用中，中央处理器在执行上电自检程序，通过某一部件检测后，还可以生成对应时刻的实时时钟数据，并将实时时钟数据和检测代码同时发送给随机控制器中的随机存储模块；随机存储器在暂存检测代码的同时暂存对应的实时时钟数据。对应的，可编程逻辑模块在将检测代码写入到非易失存储器的同时，也将对应的实时时钟数据写入到非易失存储器。实时时钟数据和检测代码组成一个数据组，表示了特定部件通过检测的时间。

在前述三个实施例应用中，在主板自检完成，使得中央处理器加载存储在硬盘的操作系统后，中央处理器还可以读取存储在非易失存储器中的检测代码，形成日志文件。日志文件可以存储在主板所在计算机的硬盘空间中，也可以通过通信模块发送给其他设备。

实施例四

除了提供前述的可记录自检数据的主板外，本说明书实施例还提供一种可以记录自检数据的计算机。计算机除了包括如实施例一至实施例三的主板外，还包括安装在处理器接口13处的中央处理器。根据具体应用情况，中央处理器可以是32位处理器或64位处理器，并说明书实施例并不做特别的限定。

当然，除了前述的主板和中央处理器外，计算机还应当包括插接在内存插槽中的内存，还可能包括诸如显卡和计算板卡等特定的设备。

实施例五

实施例五提供一种自检数据的记录方法，此记录方法基于实施例一至实施例三提供的主板。图2是实施例提供的自检数据的记录方法流程图。如图2所示，记录方法包括步骤S101和S102。

S101：中央处理器在完成某一部件的检测后，将对应的检测代码发送给逻辑控制器。

具体的，在计算机上电工作，并且电压稳定后，中央处理器获得基本输入输出线系统芯片12中的上电自检程序和检测代码发送程序，并根据上电自检程序对各个板载部件进行检测；在一个板载部件检测通过后，中央处理器将对应的检测代码发送给逻辑控制器14。

S102：逻辑控制器暂存检测代码，并在初始化预设时间后，将检测代码写入非易失存储器。

逻辑控制器14中开设有随机存储空间；在接收到检测代码后，逻辑控制器14将检测代码暂存到随机存储空间，并且在初始化预设时间后逻辑控制器14将暂存的检测代码存储到非易失存储器中。

通过前述方法，计算机启动过程中自检成功的部件对应的检测代码被存储到非易失存储器。在后续使用中可以从非易失存储器中读取非易失存储器中的检测代码，并通过检测代码分析计算机上电自检中出现的故障点。

在一个具体应用中，逻辑控制器14包括第一随机存储空间和第二随机存储空间。第一随机存储空间用于暂存中央处理器生成的检测代码；第二随机存储空间用于暂存自检状态代码；在逻辑控制器14初始化时，第二随机存储空间存储的自检状态代码被设定为自检失败代码。

逻辑控制器14用于在第一随机存储空间存储特定检测代码或者预设数量的检测代码时，将自检状态代码更改为自检成功代码；逻辑控制器14还用于在初始化预设时间并且自检状态代码为自检失败代码时，将检测代码写入到非易失存储器。

更为优选的，在一个应用中，非易失存储空间包括第一非易失存储空间和第二非易失存储空间；逻辑控制器14在初始化预设时间，并且自检状态代码为自检失败代码时，将检测代码写入第一非易失存储空间；以及，在初始化预设时间，并且自检状态代码为自检成功代码时，将检测代码写入到第二非易失存储空间。

此外，中央处理器在执行自检时并且对某一部件检测成功时，还可以将对应的实时时钟数据与检测代码同时发送给逻辑控制器14。逻辑控制器14同时暂存检测代码和实时时钟数据，并在初始化预设时间后，将检测代码和对应的实时时钟数据写入到非易失存储器。

在前述应用中，在计算机自检成功，中央处理器加载操作系统后，还可以获取存储在非易失存储器中的检测代码，根据检测代码生成日志文件。前述日志文件可以存储在本体的硬盘上，也可以通过通信模块发送给其他设备。

以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种可记录自检数据的主板，其特征在于，包括基本输入输出系统芯片、用于安装中央处理器的处理器接口、逻辑控制器和非易失存储器；

所述基本输入输出系统芯片用于存储上电自检程序和检测代码发送程序；

中央处理器安装于所述处理器接口处，并且所述主板上电工作时，中央处理器加载所述上电自检程序而执行部件检测；以及加载所述检测代码发送程序，将通过检测的部件对应的检测代码发送至所述逻辑控制器；

所述逻辑控制器包括随机存储模块和可编程逻辑模块；

所述随机存储模块用于暂存由所述中央处理器发送的检测代码；

所述可编程逻辑控制模块用于在初始化预设时间后，将暂存在所述随机存储模块中的检测代码写入所述非易失存储器。

2.根据权利要求1所述的主板，其特征在于，

所述随机存储模块包括第一随机存储空间和第二随机存储空间；

所述第一随机存储空间用于暂存所述检测代码；

所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；

所述可编程逻辑控制模块用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；以及，

在所述逻辑控制器初始化预设时间，并且所述自检状态代码为所述自检失败代码时，将所述检测代码写入所述非易失存储器。

3.根据权利要求2所述的主板，其特征在于，

所述非易失存储器包括第一非易失存储空间和第二非易失存储空间；

所述可编程逻辑控制模块用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；

所述可编程逻辑控制模块还用于在所述逻辑控制器初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入所述第二非易失存储空间。

4.根据权利要求1-3任一项所述的主板，其特征在于，

中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；

所述随机存储模块在还用于暂存对应所述检测代码的实时时钟数据；

所述可编程逻辑模块在将所述检测代码写入所述非易失存储器的同时，将对应的所述实时时钟数据写入到所述非易失存储器。

5.一种计算机，其特征在于，包括中央处理器和权利要求1-4任一项所述的主板；

所述中央处理器安装在所述处理器接口处。

6.一种自检数据的记录方法，其特征在于，包括：

中央处理器在完成某一部件的检测后，将对应的检测代码发送至逻辑控制器；

所述逻辑控制器暂存所述检测代码，并在初始化预设时间后，将所述检测代码写入非易失存储器。

7.根据权利要求6所述的方法，其特征在于，

所述逻辑控制器包括第一随机存储空间和第二随机存储空间；

所述第一随机存储空间用于暂存所述检测代码；

所述第二随机存储空间用于暂存自检状态代码；所述第二随机存储空间的自检状态代码被初始化为自检失败代码；

所述逻辑控制器用于在所述第一随机存储空间存储特定检测代码或存储预设数量的检测代码时，将所述自检状态代码更改为自检成功代码；

以及，在初始化预设时间，并且自检状态代码为自检失败代码时，将所述检测代码写入所述非易失存储器。

8.根据权利要求7所述的方法，其特征在于，

所述非易失存储空间包括第一非易失存储空间和第二非易失存储空间；

所述逻辑控制器在初始化预设时间，并且所述自检状态代码为自检失败代码时，将所述检测代码写入所述第一非易失存储空间；

以及，在初始化预设时间，并且所述自检状态代码为自检成功代码时，将所述检测代码写入到所述第二非易失存储空间。

9.根据权利要求6-8任一项所述的方法，其特征在于，

所述中央处理器还用于在加载操作系统后，根据存储在所述非易失存储器中的检测代码，生成日志文件。

10.根据权利要求6-8任一项所述的方法，其特征在于，

所述中央处理器在将所述检测代码发送至所述逻辑控制器时，同时发送对应的实时时钟数据；

所述逻辑控制器同时暂存所述检测代码和对应的所述实时时钟数据，以及在初始化预设时间后，将所述检测代码和对应的所述实时时钟数据写入到所述非易失存储器。

Images