CN111061106A - 一种阵列基板及显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板及显示面板，由于每列子像素对应的两条数据线，每一条数据线仅对应一列子像素；其中同一列子像素中每一子像素分别连接对应的两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素连接的数据线不相同。该阵列基板既可以实现列架构，也可以实现ZInversion架构。

Description

一种阵列基板及显示面板

技术领域

本发明涉及显示技术领域，尤指一种阵列基板及显示面板。

背景技术

现有的液晶显示产品主要包括如图1所示的列架构和图2所示的Z Inversion架构。其中，Z Inversion架构在显示时效果较好，但是在高刷新率、高解析度、大尺寸的显示屏时，会发生充电不足的情况，导致某些画面(一般为混色画面)时中相邻数据线data对像素充电存在差异性，表现为同一灰阶电压下像素亮度不均匀，画面出现可视的横细纹或竖细纹，即为“Fine Pitch”，而列架构可以解决由于充电不足引起的fine pitch问题。因此，ZInversion架构和列架构各有优势和不足。

目前的阵列基板，一旦制备完成，只能是Z Inversion架构或列架构，无法在进行更改。当后续需要另一架构的功能时，只能重新进行制备，费用非常大。

发明内容

本发明实施例提供了一种阵列基板和显示面板，具体方案如下：

本发明实施例提供的一种阵列基板，所述阵列基板包括显示区域和边框区域，所述显示区域包括：

呈矩阵排列的多个子像素；

与每一行所述子像素对应连接的扫描线；

与每列所述子像素对应的两条数据线，每一条所述数据线仅对应一列所述子像素；其中同一列子像素中每一所述子像素分别连接对应的所述两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素连接的数据线不相同。

可选地，在本发明实施例提供的阵列基板中，同一列子像素的颜色相同。

可选地，在本发明实施例提供的阵列基板中，与每列所述子像素对应的两条数据线分别位于该列子像的两侧。

可选地，在本发明实施例提供的阵列基板中，所述边框区域包括：与每一列子像素一一对应的第一晶体管，与任意相邻两列子像素一一对的第二晶体管，与各所述第一晶体管的栅极电连接的第一控制线，与各所述第二晶体管的栅极电连接的第二控制线；

所述第一晶体管的第一极和第二极分别与对应列子像素对应的两条数据线连接；

所述第二晶体管的第一极与对应的相邻两列子像素中其中一列子像素对应的其中一条数据线连接，所述第二晶体管的第二极与对应的相邻两列子像素中另一列子像素对应的其中一条数据线连接；且一条数据线仅与一个所述第二晶体管连接。

可选地，在本发明实施例提供的阵列基板中，所述第一晶体管与所述第二晶体管均为N型晶体管；

或者，所述第一晶体管与所述第二晶体管均为P型晶体管。

可选地，在本发明实施例提供的阵列基板中，所述第一控制线与所述第二控制线为同一控制线；

所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；

或者，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种所述阵列基板；

所述阵列基板的边框区域还包括与每一所述数据线一一对应连接的第一引线以及绑定在所述边框区域的覆晶薄膜；

所述覆晶薄膜包括多个第二引线；每一所述第一引线对应连接一个所述第二引线。

可选地，在本发明实施例提供的显示面板中，每一所述第二引线对应同一列子像素对应的两个所述第一引线。

可选地，在本发明实施例提供的显示面板中，多个所述第二引线包括两个边缘第二引线和多个中间第二引线；

每一所述中间第二引线对应相邻两列子像素对应的两个所述第一引线；

两个所述边缘第二引线中，其中一个所述边缘第二引线对应第一列子像素对应的第一引线，另一个所述边缘第二引线对应最后一列子像素对应的第一引线。

可选地，在本发明实施例提供的显示面板中，每一所述第二引线对应一个所述第一引线。

本发明有益效果如下：

本发明实施例提供的阵列基板及显示面板，由于每列子像素对应的两条数据线，每一条数据线仅对应一列子像素；其中同一列子像素中每一子像素分别连接对应的两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素pix连接的数据线不相同。该阵列基板既可以实现列架构，也可以实现Z Inversion架构。

附图说明

图1为现有列架构显示面板的结构示意图；

图2为现有Z Inversion架构显示面板的结构示意图；

图3为本发明实施例提供的一种阵列基板的结构示意图；

图4为本发明实施例提供的阵列基板实现列架构的示意图；

图5为本发明实施例提供的阵列基板实现Z Inversion架构的示意图；

图6为本发明实施例提供的另一种阵列基板的结构示意图；

图7为本发明实施例提供的又一种阵列基板的结构示意图；

图8为本发明实施例提供的一种显示面板的结构示意图；

图9为本发明实施例提供的另一种显示面板的结构示意图；

图10为本发明实施例提供的又一种显示面板的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。

下面结合附图，对本发明实施例提供的阵列基板及显示装置进行具体说明。

本发明实施例提供的一种阵列基板，如图3所示，阵列基板包括显示区域AA和边框区域BB，显示区域AA包括：

呈矩阵排列的多个子像素pix；

与每一行子像素pix对应连接的扫描线gate；

与每列子像素pix对应的两条数据线data，每一条数据线data仅对应一列子像素pix；其中同一列子像素pix中每一子像素pix分别连接对应的两条数据线data中的其中一条数据线data，同一列子像素pix中任意相邻的两个子像素pix连接的数据线data不相同。

本发明实施例提供的阵列基板，由于每列子像素对应的两条数据线，每一条数据线仅对应一列子像素；其中同一列子像素中每一子像素分别连接对应的两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素pix连接的数据线不相同。该阵列基板既可以实现图4所示的列架构的效果，也可以实现图5所示的Z Inversion架构的效果。

可选的，在本发明实施例提供的阵列基板中，如图3所示，同一列子像素pix的颜色相同，例如图3中，红色子像R、蓝色子像素B和绿色子像素G。

可选的，在本发明实施例提供的阵列基板中，如图3所示，与每列子像素pix对应的两条数据线data分别位于该列子像pix的两侧。这样数据数线data与子像pix可以直接连接，不需要跨接。

当然，在具体实施时，与每列子像素pix对应的两条数据线data可以位于该列子像pix的同一侧。这样其中一条数据数线data与子像pix跨接连接。

可选的，在本发明实施例提供的阵列基板中，如图6所示，边框区域BB包括：与每一列子像素pix一一对应的第一晶体管T1，与任意相邻两列子像素pix一一对的第二晶体管T2，与各第一晶体管T1的栅极电连接的第一控制线EN1，与各第二晶体管T2的栅极电连接的第二控制线EN2；

第一晶体管T1的第一极和第二极分别与对应列子像素pix对应的两条数据线data连接；

第二晶体管T2的第一极与对应的相邻两列子像素pix中其中一列子像素pix对应的其中一条数据线data连接，第二晶体管T2的第二极与对应的相邻两列子像素pix中另一列子像素pix对应的其中一条数据线data连接；且一条数据线data仅与一个第二晶体管T2连接。这样通过控制第一晶体管T1导通，第二晶体管T2截止，可以实现图4所示的列架构的效果，通过控制第一晶体管T1截止，第二晶体管T2导通，可以实现图5所示的Z Inversion架构的效果。即与图3的阵列基板相比，通过控制第一晶体管T1和第二晶体管T2，可以实现两种结构的切换。

可选地，在本发明实施例提供的阵列基板中，如图6所示，第一晶体管T1与第二晶体管T2均为N型晶体管；或者，在本发明实施例提供的阵列基板中，第一晶体管与第二晶体管均为P型晶体管。

可选的，在本发明实施例提供的阵列基板中，如图7所示，第一控制线EN1与第二控制线EN1为同一控制线；

第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管；或者，第一晶体管为N型晶体管，第二晶体管为P型晶体管。这样可以使第一晶体管T1和第二晶体管T2共用一条控制线，从而降低边框宽度。

相应地，本发明实施例还提供了一种显示面板，如图8至图10所示，包括本发明实施例提供的上述任一种阵列基板；

阵列基板的边框区域BB还包括与每一数据线data一一对应连接的第一引线11以及绑定在边框区域BB的覆晶薄膜COF；

覆晶薄膜包括多个第二引线21；每一第一引线11对应连接一个第二引线21。

可选地，在本发明实施例提供的显示面板中，如图8所示，每一第二引线21对应同一列子像素pix对应的两个第一引线11。这样显示面板可以实现图4所示的列架构。

可选地，在本发明实施例提供的显示面板中，如图9所示，多个第二引线21包括两个边缘第二引线21_1和多个中间第二引线21_2；

每一中间第二引线21_2对应相邻两列子像素pix对应的两个第一引线11；

两个边缘第二引线21_1中，其中一个边缘第二引线21_1对应第一列子像素pix对应的第一引线11，另一个边缘第二引线21_1对应最后一列子像素pix对应的第一引线11。这样显示面板可以实现图5所示的Z Inversion架构。

可选地，在本发明实施例提供的显示面板中，如图10所示，每一第二引线21对应一个第一引线11。这样，当控制第一晶体管T1导通，第二晶体管T2截止，可以实现图4所示的列架构的效果，当控制第一晶体管T1截止，第二晶体管T2导通时，可以实现图5所示的ZInversion架构的效果。即通过控制第一晶体管T1和第二晶体管T2，可以实现两种结构的切换。

本发明实施例提供的阵列基板及显示面板，由于每列子像素对应的两条数据线，每一条数据线仅对应一列子像素；其中同一列子像素中每一子像素分别连接对应的两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素pix连接的数据线不相同。该阵列基板既可以实现列架构，也可以实现Z Inversion架构。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括显示区域和边框区域，所述显示区域包括：

呈矩阵排列的多个子像素；

与每一行所述子像素对应连接的扫描线；

与每列所述子像素对应的两条数据线，每一条所述数据线仅对应一列所述子像素；其中同一列子像素中每一所述子像素分别连接对应的所述两条数据线中的其中一条数据线，同一列子像素中任意相邻的两个子像素连接的数据线不相同。

2.如权利要求1所述的阵列基板，其特征在于，同一列子像素的颜色相同。

3.如权利要求1所述的阵列基板，其特征在于，与每列所述子像素对应的两条数据线分别位于该列子像的两侧。

4.如权利要求1-3任一项所述的阵列基板，其特征在于，所述边框区域包括：与每一列子像素一一对应的第一晶体管，与任意相邻两列子像素一一对的第二晶体管，与各所述第一晶体管的栅极电连接的第一控制线，与各所述第二晶体管的栅极电连接的第二控制线；

所述第一晶体管的第一极和第二极分别与对应列子像素对应的两条数据线连接；

所述第二晶体管的第一极与对应的相邻两列子像素中其中一列子像素对应的其中一条数据线连接，所述第二晶体管的第二极与对应的相邻两列子像素中另一列子像素对应的其中一条数据线连接；且一条数据线仅与一个所述第二晶体管连接。

5.如权利要求4所述的阵列基板，其特征在于，所述第一晶体管与所述第二晶体管均为N型晶体管；

或者，所述第一晶体管与所述第二晶体管均为P型晶体管。

6.如权利要求4所述的阵列基板，其特征在于，所述第一控制线与所述第二控制线为同一控制线；

所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；

或者，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

7.一种显示面板，其特征在于，包括如权利要求1-7任一项所述阵列基板；

所述阵列基板的边框区域还包括与每一所述数据线一一对应连接的第一引线以及绑定在所述边框区域的覆晶薄膜；

所述覆晶薄膜包括多个第二引线；每一所述第一引线对应连接一个所述第二引线。

8.如权利要求7所述的显示面板，其特征在于，

每一所述第二引线对应同一列子像素对应的两个所述第一引线。

9.如权利要求8所述的显示面板，其特征在于，多个所述第二引线包括两个边缘第二引线和多个中间第二引线；

每一所述中间第二引线对应相邻两列子像素对应的两个所述第一引线；

两个所述边缘第二引线中，其中一个所述边缘第二引线对应第一列子像素对应的第一引线，另一个所述边缘第二引线对应最后一列子像素对应的第一引线。

10.如权利要求8所述的显示面板，其特征在于，每一所述第二引线对应一个所述第一引线。

Images