CN111052682A - 总线系统的主设备 - Google Patents

Abstract

本发明涉及一种用于过程控制的总线系统(1)的主设备(2)，所述总线系统还具有从设备(81，82)和总线(3)，所述主设备具有收发器电路(30)，用于针对过程控制借助于数据包(P，P’)进行发送数据(TD)的发送和接收数据(RD)的接收；信道(21，22，23)，所述信道具有接收存储器区域(210)，其中收发器电路(30)设计成，将经由总线(3)接收的数据包(P1)的接收数据(RD)写入到接收存储器区域(210)中，‑其中信道(21，22，23)具有至少一个选择电路(220)，其中选择电路(220)的输出端(225)与收发器电路(30)连接，其中选择电路(220)具有用于选择第一数据(D1)的第一输入端(221)，其中选择电路(220)具有第二输入端(222)，其中第二输入端(222)与接收存储器区域(210)连接，并且其中选择电路(220)设计成，从第一数据(D1)和/或写入到接收存储器区域(210)中的接收数据(RD)中选择发送数据(TD)，并且将发送数据(TD)输出到收发器电路(30)中用于要发送的数据包(P)。

Description

总线系统的主设备

技术领域

本发明涉及一种用于过程控制的总线系统的主设备。总线系统此外具有至少一个从设备和总线。

背景技术

从DE 100 06 265 B4中已知一种用于控制串行主从通信系统的通信用户设备的数据交换的设备。存在如下需求，扩展在串行的主从通信系统之内的通信选项，而不强烈地减少优点。具有所述设备的通信用户设备在此用作为在串行主从通信系统的多个主设备/从设备的组之内的主设备。

发明内容

本发明基于如下目的，提出一种总线的主设备，所述主设备尽可能地扩展在总线系统之内的通信的灵活性。

所述目的通过具有权利要求1的特征的总线系统的主设备来实现。本发明的有利的改进方案在从属权利要求中给出。

因此，提出用于过程控制的总线系统的主设备。总线系统除了主设备之外具有从设备和总线，所述总线将主设备和从设备连接。将从设备在此理解成至少一个从设备，使得在总线系统之内一个或多个从设备与主设备连接。

主设备具有用于借助于数据包发送发送数据和接收接收数据的收发器电路。发送设备和接收设备设为用于过程控制。发送数据和接收数据也可以称作为过程数据。优选地，收发器电路为了发送和接收数据包直接与总线连接。

主设备具有信道，所述信号具有至少一个接收存储器区域。在此，将信道理解为至少一个信道，使得主设备具有刚好一个信道或多个信道，所述信道可以分别具有接收存储器区域。信道具有电子电路，所述电子电路与收发器电路连接。信道的电路经由总线优选地指定用于通信通道。相应地，主设备的不同的信道可以具有不同的电路。此外，信道可以具有经由总线与一个或多个从设备的逻辑连接。接收存储器区域有利地构成为缓冲器。例如，接收存储器区域构成为具有FIFO的功能。接收存储器区域例如通过ASIC(英语为：Application Specific Integrated Circuit/专用集成电路)中的硬件缓冲器或例如构成为FPGA(英语为：Field Programmable Gate Array)中的尤其挥发性总存储器的一部分。优选地，接收存储器区域的最大尺寸固定地设定。优选地，通道构成为，使得在运行进行期间没有软件程序可以访问接收存储器区域。

收发器电路设计成，将经由总线接收的数据包的接收数据写入到接收存储器区域中。优选地，收发器电路设计成，基于数据包的结构从数据包中提取接收数据。附加地，收发器电路可以具有多个其他功能，如例如检查数据包。

信道具有选择电路。在此，将选择电路理解成至少一个选择电路，使得信道可以具有刚好一个选择电路或多个选择电路。选择电路的输出端与收发器电路连接。尽管可能的是，选择通过选择电路借助于表格和寻址进行，优选地然而提出，选择电路通过开关元件形成。开关元件例如可以形成复用器。也可能的是，选择电路通过门逻辑形成，以便选择用于要发送的数据包的发送数据。

选择电路具有用于选择第一数据的第一输入端。选择电路此外具有第二输入端。优选地，第一输入端和第二输入端是具有相同的位宽的数字的输入端。第二输入端与接收存储器区域连接。第一输入端为了提供第一数据连接。

选择电路设计用于，从第一数据和/或写入接收存储器区域中的接收数据中选择发送数据，并且将发送数据输出到收发器电路中，用于要发送的数据包。选择在此包括第一情况，全部第一数据作为发送数据通过选择电路选择。选择也包括第二情况，全部接收数据作为发送数据通过选择电路选择。选择同样包括第三情况，第一数据的一部分连同接收数据的一部分作为发送数据通过选择电路选择。

通过本发明的所述特征，可以实现更大的灵活性。本发明的具体的实施例的优点在附图说明中阐述。

根据本发明的一个有利的改进方案，收发器电路设计成，经由总线接收具有报头和数据区域，并且从接收到的数据包的数据区域中读取接收数据。为了接收数据包，例如扫描经由总线到达收发器电路的信号。为了从接收到的数据包的数据区域中读取接收数据，例如——例如根据在数据包之内的位置——确定数据包之内的接收数据。

根据本发明的一个有利的改进方案，收发器电路设计成，产生具有报头和数据区域的要发送的数据包。为了产生有利地新形成报头并且例如写入到发送寄存器中。在新形成的报头上那么例如附上数据区域。除了报头和数据区域之外，数据包可以具有一个或多个其他区域，例如校验值CRC(英语为：CRC-Cyclic Redundancy Check)，所述校验值也可以称作为校验和。

根据本发明的一个有利的改进方案，在接收存储器区域和第二输入端之间的连接构成为传输接收数据。CPU的软件程序不需要用于直接传输。例如，直接连接通过固定的布线或通过复制机——例如状态机或存储器直接访问(DMA)——来实现。

根据本发明的一个有利的改进方案，收发器电路设计成，借助产生要发送的数据包将发送数据写入到要发送的数据包的数据区域中。为了写入，发送数据例如可以在产生数据包的报头之后附在数据区域中。数据区域也可以称作为净负荷。

根据本发明的一个有利的改进方案，收发器电路设计成，校验接收到的数据包的接收数据，并且将接收数据写入到接收存储器区域中。优选地，收发器电路设计成，仅在校验结果为正时将接收数据写入到接收存储器区域中。为了校验，例如可以评估借助数据包传输的有效值。优选地，收发器电路设计成，根据校验值CRC来校验接收数据。校验值例如具有32位系数。

根据本发明的一个有利的改进方案，接收存储器区域具有至少一个尺寸，以便同时地存储接收到的数据包的全部接收数据。有利地，接收存储器区域的大小可以手动地或自动地修正。

根据本发明的一个有利的改进方案，主设备具有用于接收数据的接收的第一缓冲器和第二缓冲器。例如，第一缓冲器和第二缓冲器是接收存储器区域的子区域。缓冲器也可以称作为缓存器。缓冲器用于暂时暂存接收数据。

优选地，收发器电路设计成，当之前接收的数据包的之前的接收数据作为有效的接收数据存储在第一缓冲器中时，将接收数据写入到第二缓冲器中。

优选地，收发器电路设计成，当之前接收的数据包的之前的接收数据作为有效的接收数据存储在第二缓冲器中时，将接收数据写入到第一缓冲器中。

根据本发明的一个有利的改进方案中，选择电路设计成，为了从接收存储器区域中选择发送数据，从第一缓冲器或第二缓冲器中从如下接收数据中选择接收数据，所述接收数据出自最后接收的并且具有有效的接收数据的数据包。

根据本发明的一个有利的改进方案，第一缓冲器具有至少一个尺寸，以便同时存储接收到的数据包的全部接收数据。根据本发明的一个有利的改进方案，第二缓冲器具有至少一个大小，以便同时存储接收到的数据包的全部接收数据。

根据一个有利的改进方案，收发器电路设计成，产生用于发送数据和接收数据的数据包。发送数据和接收数据优选在此是过程控制的组成部分。因此，发送器电路设计成用于生成具有预设的数据包结构的数据包。在此，不仅由主设备发送的数据包、而且由主设备接收的数据包在总线系统中仅由主设备的收发器电路产生。在此，由主设备发送的数据包经由总线和一个或多个从设备再次返回主设备。有利地，总线在此构成为环形总线。优选地，产生的数据包具有报头和用于发送数据和接收数据的数据区域。

根据一个有利的改进方案，收发器电路设计成，将信道与发送数据借助于标记相关联。标记为此插入到具有所属的发送数据的数据包。有利地，收发器电路此外设计成，将信号与接收数据借助于数据包中的标记相关联。对此，从接收到的数据包中读出标记。

虽然可能的是，收发器电路设计成，借助于寻址执行关联，根据一个有利的设计方案，收发器电路然而为了关联具有关联电路，例如具有表格(LUT——英语为：Look UpTable)。例如，标记的每个位于LUT的输入端处的特征值都与同一个信道(多个信道)的连接相关联。

根据一个有利的改进方案，收发器电路具有第一有限状态机(Finite-State-Machine)。收发器电路设计成，借助于第一有限状态机产生用于过程控制的具有标记的数据包。优选地，第一有限状态机通过封闭的、专用的硬件电路形成。这能够实现，第一有限状态机尽可能与主设备的处理器上的程序无关地和/或与其并行地工作。

根据一个有利的改进方案，收发器电路具有第二有限状态机。第二有限状态机设计成，基于在接收到的数据包中包含的标记和与信道的接收存储器区域中的信道的关联性写入接收到的数据包的接收数据。优选地，第二有限状态机通过封闭的、专用的硬件电路形成。这能够实现，第二有限状态机尽可能与主设备的处理器上的程序无关地和/或与其并行地工作。此外，第一和第二有限状态机优选构成为收发器的分离的电路部分。

根据一个有利的改进方案。收发器电路具有控制输入端。收发器电路设计成，基于控制输入端处的控制信号产生数据包。优选地，主设备具有帧生成器电路。帧生成器电路设计成，产生循环帧并且在循环帧之内在时间上定位数据包。帧生成器电路设计成，为数据包产生控制信号并且在控制输入端上安置收发器电路。

根据一个有利的改进方案，信道为了存储第一数据具有发送存储器区域。有利地，主设备设计成，将第一数据作为发送数据写入到发送存储器区域中。例如，主设备具有处理器和由处理器执行的程序，所述程序设计用于过程控制。有利地，处理器和程序设计成，将第一数据作为控制数据经由信道的接口写入到发送存储器区域中。

根据一个有利的改进方案，主设备具有现场总线接口电路。现场总线接口电路与信道的发送存储器区域连接。例如，现场总线接口电路与发送存储器区域经由集成的、芯片内部的并联总线连接。现场总线接口电路设计成用于将经由现场总线接收到的过程数据——作为第一数据——输入到发送存储器区域中。例如，可以从现场总线电报中提取过程数据，并且改变地或不改变地作为第一数据写入到发送存储器区域中。

根据一个有利的改进方案，选择电路设计用于逐位地选择。借助于选择电路，发送数据的发送位由第一数据的位和接收数据的位逐位地组成。有利地，选择电路为了为每个位逐位地选择具有切换元件，其中每个切换元件又可通过控制位来控制。

根据一个有利的改进方案，选择电路的用于第一数据的第一输入端具有多个位的位宽。有利地，选择电路为多个位中的每个位具有开关元件。有利地，选择电路设计成，可彼此无关地操控开关元件。

根据一个有利的改进方案，信道具有控制存储器区域，所述控制存储器区域具有用于控制选择电路的控制值。控制值在此优选地可以逐位地操控选择电路的开关元件，以便发送数据的位由第一数据的位和接收数据的位组成。

根据另一有利的改进方案，信道的第一数据是固定数据。例如在此可能的是，第一数据在寄存器中作为程序输入。优选地，固定数据通过高电势和/或低电势的端子形成。固定数据位于选择短路的第一输入端上。例如，第一数据的位全部具有低电势。

根据一个有利的改进方案，接收存储器区域具有控制输出端，用于输出用于控制选择电路的控制信号。控制输出端对此与选择电路的输入端连接。输入端存储器区域设计成，将控制信号的值基于接收数据的接收施加到选择电路的输入端上。有利地，接收存储器区域设计成，基于识别成有效的接收设置控制信号的值。

根据一个有利的改进方案，主设备具有多个信道。有利地，至少两个信道的电路不同地构成。有利地，两个信道中的每个信道具有之前阐述的改进方案的两个至少不同的特征。

所述目的此外通过具有权利要求22的特征的方法来实现。有利的改进方案是从属权利要求的主题。

因此，提出一种用于运行用于过程控制的总线系统的方法。总线系统具有主设备和从设备。将从设备在此理解成至少一个从设备，使得主设备具有刚好一个从设备或多个从设备。

在方法中，由主设备产生具有用于过程控制的发送数据的数据包。有利地，为了产生数据包，确定和暂存数据包的一部分，如例如报头和有效数据区域。发送数据在此是如下数据，所述数据由主设备至少发送给总线系统的一个从设备或多个从设备。

由主设备将发送数据从选择的信道中写入到数据包的有效数据区域中。例如，信道具有发送存储器区域，所述发送存储器区域包含发送数据。优选地，写入在选择信道之后开始、然而在通过主设备发送数据包之前开始。

由主设备将属于选择的信道的标记写入到数据包中。在此，可以将标记写入到数据包的报头或有效数据区域中。标记优选地具有带有固定数量的位、例如4位或8位的值。在标记和信道之间的所属性例如可以通过表格或通过其他关联规则进行。

由主设备将包含标记和发送数据的数据包发送给从设备。有利地，数据包在循环帧之内的固定的时刻发送。

发送给从设备的数据包向回传输给主设备。之外，从设备可以改变数据包，尤其有效数据区域中的数据。由此，从设备的数据定向到主设备上。

随后，数据包由主设备接收。由主设备将接收到的数据包基于标记与选择的信道相关联。对此，在数据包之内、例如在数据包之内的位置处确定标记。标记例如可以借助于表格再次一对一地与信道相关联。在理想标记的情况下，发送的数据包的信道和接收的数据包的信道一致。

接收到的数据包的接收数据在选择的信道中存储。在信道中存储的接收数据可以在下文中继续使用。例如，接收数据通过主设备评估。也可行的是，转发接收数据，例如经由连接于主设备的现场总线。

根据一个有利的改进方案，之前阐述的方法步骤以提出的顺序实施。

根据一个有利的改进方案，由主设备从用于不同的发送数据的一定量的至少两个不同的信道中选择信道。选择优选地通过主设备的另外的控制电路控制。

根据一个有利的改进方案，在选择的信道中存储的接收数据的用于要发送的数据包的至少一部分写入到发送数据中。有利地，在选择的信道中存储的接收数据的一部分通过主设备选择。该部分通过主设备在此与用于形成发送数据的其他数据拼合。根据一个有利的改进方案，该部分写入到具有相同标记的随后要发送的数据包中。虽然可能的是，具有相同标记的数据包直接彼此跟随，然而也具有不同的标记的数据包也可以彼此跟随。

根据一个有利的改进方案，通过主设备确定从设备未参与总线上的总线通信。未参与例如可以借助于计数器值和/或询问确定。优选地，通过主设备将接收数据的属于确定的从设备的一部分写入到通道的发送数据中。在此，接收数据的所属的部分在不中断的情况下连续地写入到信道的发送数据中。替选地，接收数据的所属的部分直至中断条件写入到信道的发送数据中。

中断条件例如可以是配置的改变或者中断条件通过恢复总线参与总线通信得出或者中断条件通过软件在主设备的处理器上产生。例如如果从设备与总线脱联，“拉开”，那么在接收数据中缺少所述从设备的数据的部分。主设备可以将所述从设备的接收数据的最后有效的部分通过回馈到发送数据中继续使用。所述部分虽然为过时的数据，然而为在相应的时刻有效的数据。

根据另一有利的改进方案，在选择的信道中存储的接收数据为了要发送的数据包完全地写入到发送数据中。由此，数据在总线之内循环。有利地，有利地，至少两个从设备参与借助于循环数据的通信。在此，主设备为每个循环产生新的数据包，其中接收到的数据包的接收数据优选不变地采用到下一数据包的发送数据中。由此，收据可以由任意的、连接于总线的从设备沿任意方向传输给其他任意的连接于总线的从设备。优选地，将循环的数据包周期性地传输。

根据另一有利的改进方案，从第一数据和/或写入到接收存储器区域中的接收数据中借助于主设备的选择电路选择发送数据。在此，选择电路的输入端与选择的信道的接收存储器区域连接。选择电路的输出端与收发器电路连接，使得发送数据输出到要发送的数据包中。有利地，选择电路通过控制信号控制。

所述目的此外通过具有权利要求26的特征的总线系统来实现。有利的改进方案包含在说明书中。

因此，提出用于过程控制的具有主设备和从设备的总线系统。

主设备设计成，产生具有用于过程控制的发送数据的数据包。

主设备设计成，将发送数据从选择的信道写入到数据包的有效数据区域中。

每个信道分别具有用于其发送数据的所属的存储器区域。

主设备设计成，将属于选择的信道的标记写入到数据包中。

主设备设计成，将包含标记和发送数据的数据包发送给从设备。

从设备设计成，接收数据包。从设备设计成，基于标记，读取发送数据的至少一部分和/或写入接收数据的至少一部分。从设备设计成，将数据包向回发送给主设备。

主设备设计成，接收数据包。

主设备设计成，将接收到的数据包基于标记与选择的通道相关联。

主设备设计成，将接收到的数据包的接收数据存储在选择的信道中。

将从设备理解成刚好一个从设备或多个从设备。在非常小的总线系统中，可以将主设备与唯一的从设备连接。在常见的总线系统中，通常将多个从设备经由总线彼此和与主设备连接。例如，主设备和从设备以环形结构连接。将数据包理解成刚好一个数据包或多个彼此跟随的数据包。因此，例如可以将多个数据包依次经由总线系统的总线传输。

附图说明

本发明在此不限于在上文中阐述的改进方案。因此，可以将改进方案彼此组合。本发明的有利的设计方案在附图描述中阐述。

在此在不同的实施例中示出：

图1示出总线系统的示意方框图；

图2示出总线系统的主设备的示意方框图；

图3示出主设备的信道的示意方框图；

图4示出主设备的另外的信道的示意方框图；

图5示出在总线系统中的数据包的示意图；以及

图6示出主设备的示意方框图。

具体实施方式

图1示出自动化系统的示意方框图。由本领域技术人员理解的是，示出的自动化系统仅是示例性的并且属于自动化系统的所有元件、模块、构件、主设备、从设备、用户设备和单元可以不同地构成，然而可以满足在此描述的基本功能。

在图1中示出的自动化系统具有上级控制装置10，所述上级控制装置例如可以借助内存可编程的控制器PLC实现。这种上级的控制装置10也可以称作为调度台。这种PLC10用于控制和调控由自动化系统执行的过程。

为了控制自动化系统的过程，PLC10与自动化设备连接。为了将布线耗费保持得小，为所述连接使用总线系统。在图1中示出的实施例中，PLC10借助于上级总线9与下级总线系统1的主设备2连接，所述上级总线在此处示出的实施例中可以为现场总线。

相应地，主设备2也可以称作为本地总线主设备并且下级总线系统1可以称为本地总线系统。不同于图1的实施例，替代PLC10，由自动化系统执行的过程的控制和调控可以通过主设备2的计算单元50执行。主设备2的计算单元50例如构成为处理器。

上级总线9在图1的在此示出的实施例中与本地总线主设备2连接。对此，本地总线主设备2具有第一接口，所述第一接口可以与上级总线9连接。在图1的实施例中的本地总线主设备2具有另外的第二接口，以便将本地总线主设备2与本地总线3连接。在本地总线3上连接有从设备81、82。所述从设备81、82也可以称作为数据总线用户设备81、82。

总线3有利地构成为，将由主设备2发送的数据包通过全部与总线3连接的从设备81、82传输并且向回传输给主设备3。在此，从设备82从其上游的从设备81始终仅接收数据包的一部分。在包含于该部分中的数据可以由从设备81处理的时间段之后，将该部分转发给下游的从设备82并且同时由主设备2接收数据包的新的部分。以所述方式，数据包的所有部分顺序地经过全部从设备81、82。总线3有利地由环形结构构成。这种本地总线也可以称作为环形总线。总线可以替选地也束状地或星形地或由之前提到的混合形状或组合构成。数据包的发送和接收在此经由主设备3的第二接口实现。在此处示出的实施例中，第二接口具有下行和上行连接。

环形总线3中的数据发送方向借助箭头在图1中示出的实施例中示出。在图1的实施例中，总线连接借助于线缆或电路板实现，以用于借助于电触点直接或间接接触。替选地，无线的、光学的连接或无线电连接是可能的。在图1的实施例中，主设备2和从设备81、82在壳体上具有用于总线3的电触点(未示出)。为了主设备2和从设备81、82的简单的依次排列，这也能够在共同的容纳部上、例如在安装轨上设置。

为了简单的概括，在图1的实施例中，从设备81、82非常简化地示出，并且例如能够具有模拟的或数字的输入端和/或模拟的或数字的输出端(未示出)，以便可以连接用于过程控制的传感器或执行器。从设备81、82可以模块化地构造，从而在运行期间，从设备81可以从总线系统1中取出或添加。环形总线基本构造在此通过模块单元构造并且从设备81、82可更换，从而环形总线3可以以任意的从设备类型和期望数量的从设备81、82构造。借助于模块化也确保，即使当例如从设备81移除时，在剩余的数据总线用户设备82和主设备2之间的通信也不中断，因为通信经由剩余的模块单元进行。这也称作为热交换。所述模块通常也称作为I/O模块。

图1示出具有主设备3的一个实施例的方框图。主设备3与上级现场总线9连接。为了处理经由现场总线接口接收的数据流或要发送的数据流，主设备3具有电路60，所述电路称作为现场总线接口电路60或也称作为处理单元或现场总线核心(FBC)。如果主设备2的处理器50进行过程控制，那么FBC60可以保持未使用或者能够省去FBC60和PLC10。

FBC60和处理器50经由并联总线55与数据管理单元70和信道21连接。并联总线55例如是32位宽的并联总线。连接55替选地也可以是允许单元之间的数据传递的任意其他连接。在图1的实施例中，处理器50设计成，配置FBC60、数据管理单元70和信道21。

数据管理单元70设计成，将数据传递到信道21中，以便将数据在至少一个数据包中发送到环形总线3上。数据在此可以是过程数据，所述过程数据经由现场总线9以现场总线电报中由FBC60接收。替选地，数据也可以是过程数据，所述过程数据由处理器50产生。

主设备2具有收发器电路30，所述收发器电路设计成，产生用于在总线3上的数据传输的符合总线的数据包，并且将由信道21包含的数据插入到相应的数据包中。此外，收发器电路30设计成，接收经由总线3向回发送的数据包。在接收到的数据包中包含的数据通过收发器电路30写入到通道21中。由通道21可以将所述数据经由并联总线55借助于数据管理单元70输入给FBC60和/或处理器50用于继续处理。

主设备2此外具有控制电路40，用于控制收发器电路30。控制在此与处理器50中的程序进程并行地进行，并且与处理器50尽可能无关。控制电路40也可以称作为循环帧生成器，其中控制电路40操控收发器电路30以产生循环帧。此外，控制电路40设计成，操控收发器电路30以产生数据包。当由控制电路40将控制信号St经由连接装置41施加到收发器电路30上时，收发器电路30开始数据包的发送。例如，借助于控制信号ST将开始脉冲、标记ILI和数据包的长度传输给收发器电路30。标记ILI也可以称作为索引。在发送数据包之后，发送器电路30借助于操作信号DN经由连接装置42通知控制电路40关于结束的信息。

主设备2的电路21、30、40、60、70优选地在半导体芯片75上实现。半导体芯片例如可以构成为ASIC或FPGA。优选地，电路21、30、40、60、70与处理器50分开，从而至少一个收发器电路30和信道21可以与过程进程无关地在处理器50上运行。

在图2中主设备2的实施例作为方框图示意地示出。其示出用于过程控制的总线系统1的主设备2。总线系统1此外具有总线3和第一从设备81和第二从设备82。在此对于本领域技术人员而言已知的是，根据过程控制的程度，可以需要不同数量的从设备。同样示意地示出数据包P，所述数据包由主设备2的收发器电路30产生和发送。收发器电路设计用于，借助于数据包P、P’针对过程控制发送发送数据TD并且接收接收数据RD。收发器电路30设计成，产生具有报头和数据区域的要发送的数据包P。发送的数据包P经由总线3传输给从设备81、82并且向回发送给主设备2的收发器电路30。由收发器电路30接收到的数据包P’在此初始同样由收发器电路30产生。相反地，从设备81、82不产生数据包。

由收发器电路30发送的数据包P包含发送数据TD。由收发器电路30接收的数据包P’包含接收数据RD。数据包P中的数据可以由从设备81、82改变。相应地，发送数据TD和接收数据RD是相同的或不同的。发送数据TD和接收数据RD二者可以对于过程控制是需要的。收发器电路30设计成，经由总线3接收具有报头和数据区域的数据包P’并且从接收到的数据包P’的数据区域PL中读取接收数据RD。

主设备2具有信道21，所述信道与收发器电路30连接。在图2的实施例中示出，主设备2还可以具有其他信道22、23。主设备2设计成，从信道21、22、23之一中选择发送数据TD，并且将发送数据TD从选择的信道21、22、23写入到数据包P的有效数据区域中。每个信道21、22、23具有用于其发送数据TD的所属的存储器区域210、230。在主设备2中因此可以同时并行地存储不同信道的发送数据TD。由此可以尤其灵活地使用总线系统1。例如，在运行进行时的重新配置是可能的。

在图2的实施例中，每个信道21、22、23具有接收存储器区域210，其中在图2中仅示意地示出信道21的接收存储器区域210。接收存储器区域210具有至少一个相应的大小，以便同时存储接收到的数据包P’的全部接收数据RD。由此实现如下优点，接收数据RD可提供用于一个或多个随后要发送的数据包。数据包的接收数据RD在此完全地直至接收下一数据包维持。

收发器电路30设计成，将经由总线3接收到的数据包P’的接收数据RD写入到所属的信道21、22、23的接收存储器区域210中。借助每个信道21、22、23可以发送其他的数据包P。对此，在图2的实施例中，收发器电路30设计成，产生分别具有报头和数据区域的不同的要发送的数据包P。

从设备81、82设计成，区分不同的数据包。在图2的实施例中，主设备2设计成，将属于选择的信道21、22、23的标记写入到数据包中，并且将包含标记和发送数据TD的数据包P发送给从设备81、82。从设备81、82设计成，接收数据包P。每个从设备81、82读取主设备2的发送数据TD的一部分，或者当例如发送数据TD不设为用于从设备81时，不读取发送数据TD。每个从设备81、82将接收数据RD的一部分写入主设备2，或例如当没有数据针对主设备2时，不写入接收数据RD。数据包P’由顺序中的最后的从设备82再次向回发送到主设备2上和由主设备2接收。

主设备2设计成，将接收到的数据包P’基于标记与选择的信道21、22、23再次相关联，并且将接收到的数据包P’的接收数据RD在选择的信道21、22、23中存储。在图2的实施例的意义上的信道21、22、23是硬件电路，所述硬件电路属于经由总线3的传输的特定的逻辑信道。相应地，借助信道21、22、23不表示物理传输信道。

图2的实施例中的主设备2的信道21具有至少一个接收存储器区域210。收发器电路30设计成，将经由总线3接收到的数据包P’的接收数据RD写入到接收存储器区域210中。为了接收数据包P’，收发器电路30连续地校验由第一从设备81发送的信号电流。当数据包P’与第一信道21逻辑地相关联时，具有接收数据RD的数据场的内容从数据包P’写入到第一信道21中。

主设备2的信道21在图2的实施例中具有至少一个选择电路220。选择电路220具有选择位于不同的输入端221、222之间的数据并且将选择的数据在输出端225处输出的功能。选择电路220的输出端225在图2的实施例中与收发器电路30连接。输入端221、222和输出端225例如可以通过硬件形成，例如通过复用器的输入端221、222和输出端225。替选地，输入端221、222和输出端225可以通过寻址形成。相应地，可以将选择的数据由选择电路220输出给收发器电路30。

在图2的实施例中，选择电路220具有用于选择第一数据D1的第一输入端221。第一数据D1可以根据实施例具有不同的初始值。然而，第一数据D1不从接收数据RD中获取。例如，第一数据D1由处理器50、主设备2的微控制器产生。第一数据D1的其他初始值在图3和4中的其他的实施例中示出。

在图2的实施例中，选择电路220具有第二输入端222。选择电路220的第二输入端222与接收存储器区域210连接。有利地，在接收存储器区域210和第二输入端222之间的连接构成用于直接传输接收数据RD。直接连接例如借助于直接线路在FPGA中实现。替选地，用于直接传输的直接连接可以通过复制机、例如DMA控制器、例如通过状态自动机控制地进行。在全部情况下，处理器、如CPU不需要用于传输，使得处理器中的程序不通过传输中断并且不需要处理器资源。

接收数据RD可以在接收存储器区域210中通过选择电路220选择。在图2的实施例中，选择电路220设计成，从第一数据D1和/或写入到接收存储器区域210中的接收数据RD中选择发送数据TD。选择电路220设计成，将发送数据TD输出到用于要发送的数据包P的收发器电路30中。收发器电路30产生数据包P并且设计成，借助产生要发送的数据包P将发送数据TD写入到要发送的数据包P的数据区域中。在图2的实施例中，每个发送的数据包P经由总线3到达从设备81、82并且返回到主设备2并且在那里作为现在然而具有接收数据RD的数据包P’接收。

在图2的实施例中，选择电路220借助于复用器的符号示意地示出。在此，对于本领域技术人员而言清楚的是，选择电路220的功能不仅通过复用器、而且也通过作用相同的门逻辑或通过作用相同的存储器寻址来实现。

图2的实施例中的从设备81、82设计用于在总线系统1正在运行时的变换，即移除或插入。如果从设备81参与在总线3上的通信，那么所述从设备改变在数据包P的发送数据TD中的与其相关联的数据，使得由主设备2接收的数据包P’在接收数据RD中包含由从设备81改变的数据。如果从设备81相反地不参与总线3上的通信，例如因为从设备失效或者从总线3中拉出，那么所述从设备不再能够引起数据包P中的数据的改变。相应地，从设备81不处理数据包P，即不超过与其相关联的数据。图3为所述主题示出一个实施例。

在图3中示意地示出主设备2的信道21。图3中的信道21具有接收存储器区域210和选择电路220。接收存储器区域210和选择电路220与收发器30(未示出)连接。信道21为了存储第一数据D1具有发送存储器区域230。此外，信道21具有控制存储器区域240。接收存储器区域210和/或发送存储器区域230例如构成为半导体芯片的总存储器的一部分。有利地，接收存储器区域210和/或发送存储器区域230具有FIFO功能。接收存储器区域210和/或发送存储器区域230例如构成为缓冲器。

发送存储器区域230中的第一数据D1例如是处理数据，所述处理数据出自现场总线。相应地，在图3的实施例中，发送存储器区域230可能经由主设备2的另外的电路和连接装置与现场总线接口电路60连接。现场总线接口电路60例如在图1示意性地示出。现场总线接口电路60在图3的实施例中与信道21的发送存储器区域230连接，以将经由现场总线9接收到的处理数据作为第一数据D1输入到发送存储器区域230中。在另一设计方案中——替选于在图3中的视图——第一数据D1也可以出自主设备2的处理器50。

在图3的实施例中，选择电路220设计用于逐位的选择。为了可以逐位选择，借助于选择电路220，发送数据TD的发送位可以由第一数据D1的位和接收数据RD的位逐位地组成。在图3的实施例中，示出为4位的位宽。但是本领域技术人员清楚的是，可以设有例如8位、16位或32位的位宽，以便并行地选择相应数量的位。相应地，选择电路220用于第一数据D1的第一输入端221具有多位的位宽，在此为4位。选择电路220的第二输入端222也具有相同的位宽。

在图3的实施例中，选择电路220为多个位中的每个位都具有开关元件2201、2202、2203、2204。用于每个位的开关元件2201、2202、2203、2204在最简单的情况下是转换开关。选择电路220设计成，可以彼此独立地操控开关元件2201、2202、2203、2204。在图3的实施例中，选择电路220具有4位宽的控制输入端226。信道221有利地具有控制存储器区域240，所述控制存储器区域具有用于控制选择电路220的控制值。控制值在此施加在选择电路220的控制输入端226上。为了将第一数据D1从发送存储器区域230中的输出和接收数据RD和控制值从控制存储器区域240中的输出同步，在图3的实施例中设有寻址装置。借助于地址RAdd，分别同时读出彼此从属的存储器单元。在图3的示例性的视图中，全部第二行中的数据和控制值彼此从属。这示意性地通过地址的指针RAdd示出。根据瞬时寻址的控制值，通过控制值的两个一1 1选择第一数据D1的中间位0和1和接收数据RD的外部的两位1和0。选择结果相应地为1 0 1 0并且在选择电路220的输出端225处示意地示出。有利地，主设备2的处理器50与控制存储器区域240连接，其中处理器50设计成，将控制存储器区域240中的控制值编程。

根据图3的实施例，有利地提出用于运行在图1中示出的总线系统1的方法。在第一步骤中，由主设备2的收发器电路30产生具有用于过程控制的发送数据TD的数据包P。在随后的步骤中，通过主设备2选择的信道21中的发送数据TD写入到数据包P的有效数据区域中。对此，例如不同于图3中的视图，首先仅通过选择电路从发送存储器区域230中选择第一数据D1。因为还可以设有其他信道22、23，在随后的步骤中通过主设备2将属于选择的信道21的标记ILI(参见图5)写入到数据包P中。标记ILI也可以称作为指数。标记能够为主设备2和从设备81、82实现简单的关联性。

在随后的步骤中，通过主设备2的收发器电路30将包含标记ILI和发送数据TD的数据包P发送给从设备81、82。如果数据包P已经经过所有从设备81、82，那么将发送给从设备81、82的数据包P向回传输给主设备2，并且由收发器电流30接收数据包P’。在随后的步骤中，通过主设备2的收发器电路30将接收到的数据包P’基于标记ILI与选择的信道21相关联。在此，通过收发器电路30将接收到的数据包P’的接收数据RD存储在选择的信道21中。

有利地，主设备2设计成，确定例如从设备81不参与总线3上的总线通信。例如，被计数的从设备的数量不与从设备的预期的数量一致。由此，尤其简单地通过主设备2确定从设备81未参与总线3上的总线通信。所述评估例如可以通过处理器50进行。通过经由总线3的询问可以找出，刚好从设备81不再参与总线通信。在随后的步骤中，通过主设备2将接收数据RD的属于确定的从设备81的部分写入到信道21的发送数据TD中。对此，处理器50将相应的控制值写入到控制存储器区域240中。在此，将最后有效地由不再参与通信的从设备81接收到的数据从接收数据RD采用到发送数据TD中。这引起，由从设备81作为最后有效地接收的数据值冻结。这也称作为“保持最后值”功能(英语为：Hold Last Value)。这具有如下优点，仅使用如下有效值，所述有效值尽管过时，然而不造成过程的不稳定。相反地，标准错误值与最后有效值明显偏差，由此明显的不稳定性可以在系统中浮现。此外，根据图3的实施例的解决方案具有如下优点，在恢复通过例如之前拉出的并且现在再次插入的从设备81的通信时，无缝地再次传输当前值，使得可以无中断地继续过程。

在图4中主设备2的一个实施例作为方框图示意地示出。同样示出总线3和第一从设备81和第二从设备82。主设备2具有收发器电路30和信道22。信道22具有选择电路220和接收存储器区域210。信道22的第一数据D1作为固定数据施加在选择电路220的第一输入端221上。第一数据D1在图4的实施例中通过处于高电势和/或低电势的端子形成。作为实例在图4中示出，第一数据D1是零值。在替选于图4中的视图的另一实施例中，第一数据D1通过编程、尤其非挥发性存储器区域的编程来确定。

接收存储器区域210具有用于输出用于控制选择电路220的控制信号NE的控制输出端219。在此，接收存储器区域210的控制输出端219与选择电路220的控制输入端226连接。接收存储器区域210设计成，将控制信号NE的值基于接收信号RD的接收施加到选择电路220的控制输入端226上。如果例如接收存储器区域210是空的，因为还未接收有效的数据包P’，那么控制信号NE的值对应于通过选择电路220斤选择固定的第一数据D1。相反地如果已经接收有效的数据包P’，那么控制信号NE的值对应于通过选择电路220仅选择接收数据RD。通过固定的第一数据D1，在此可以实现限定的初始状态，避免非限定的通信。

通过根据图4的设计方案，实现在从设备之间的有利的通信。在图4的实施例中，在此信道22设计用于在从设备之间的通信。在从设备之间的通信的方法中，有利地执行在下文中阐述的方法步骤。

在第一步骤中，收发器电路30由控制电路40操控，以便产生属于信道22的数据包P。因为接收存储器区域210仍是空的，通过选择电路220将固定的第一数据D1——例如仅零——写入到数据包P的有效数据区域中。所述第一数据包P经由总线3发送给从设备81、82。

如果例如由第二从设备82将数据传输给第一从设备81，那么第二从设备82将所述要传输的数据写入到数据包P中。

此后，通过收发器电路接收数据包P’并且将接收数据RD通过收发器电路30写入到接收存储器区域210中。对于随后要发送的数据包P，在选择的信道22的接收存储器区域210中存储的接收数据RD完全地写入到发送数据TD中。在此，控制信号NE具有如下值，所述值属于非空的接收存储器区域210。

在所述路径上，由第二从设备82写入到第一数据包P中的数据借助于随后的第二数据包P不变地到达第一从设备81。本领域技术人员清楚的是，通信也沿相反的方向从第一从设备81至第二从设备82进行。

虽然在图4的实施例中通过收发器电路30在每个周期中在有效数据区域中产生新的数据包P，接收数据RD然而不变地采用到发送数据中，使得有效数据区域实际上在总线系统中经由总线3循环。传输在此优选周期性地进行。

在图5的实施例中，数据包P、P’在收发器电路30和从设备81、82之间的传输示意地示出。在图5的实施例中，收发器电路30设计成，产生用于发送数据TD的数据包和相应地也产生接收数据RD的原始数据包。发送数据TD和接收数据RD在此用于过程控制。在图5的实施例中，收发器电路30具有第一有限状态机310，所述有限状态机设计用于产生数据包P。在此，第一有限状态机310设计成，产生用于发送数据TD的具有报头H和数据区域PL的数据包P。此外，数据包可以具有包尾T。在图5的实施例中，包尾包含计数值CNT和校验值CRC(英语为：Cyclic Redundancy Check)。数据区域PL(英语为Payload)包含数据TD、RD和标记ILI。数据区域PL也可以称作为有效数据区域。报头H(英语为Head)具有用于传输的数据包P和控制数据CD的类型的包标记。每个由收发器电路30产生和发送的数据包P经由输出端33和总线3通过从设备81、82再次向回传输到收发器电路30的输入端34上。接收到的数据包在图5中称作为P’，因为发送的发送数据TD在数据区域PL中可以通过从设备81、82改变，并且通过改变由收发器电路30接收接收数据RD。发送的数据包P和接收的数据包P’的结构然而不变。有利地，发送的数据包P和接收的数据包P’的长度也是相同的。

在图5的实施例中，收发器电路30具有控制输入端31。与控制输入端31例如连接有控制电路40，如在图1中示出的或连接有处理器。收发器电路30设计成，基于控制输入端31处的控制信号ST产生数据包P。为了操作发送的数据包P，在信号输出端32处可以输出操作信号DN。

如在上面的附图中阐述的，收发器电路30经由输入端/输出端38、39与一个或多个信道21、22、23连接。

经由输入端31，收发器电路30得到开始脉冲、标记ILI和要发送的数据包P的长度。收发器电路设计成，基于标记ILI选择信道21、22、23。由此，收发器电路30可以将标记ILI和信道21、22、23与发送数据TD彼此关联。为了关联，在图5的实施例中作为关联单元330设有表格LUT(英语为：Look Up Table)，在所述表格中在输入侧输入标记ILI，并且在输出侧得出相应的信道21、22、23。表格LUT在此可以)如在图5中示出的那样——在收发器电路30中构成，或者表格LUT在收发器电路30之外构成并且可由收发器电路30存取。对表格LUT替选地，也可以设有其他的关联单元330，例如借助于寻址装置等。

收发器电路30的第一有限状态机310设计成，产生用于过程控制的具有发送数据TD和标记ILI的数据包P。收发器电路30具有第二状态机320并且设计成，将接收到的数据包P’的接收数据RD基于在接收到的数据包P’中包含的标记ILI和与信道21、22、23的关联性写入到属于标记ILI的信道21、22、23的接收存储器区域210中。对于借助于标记ILI的关联性，在图5的实施例中又设有表格LUT(英语为Look Up Table)，在所述表格中在输入侧由第二有限状态机320输入标记ILI并且在输出侧得出相应的信道21、22、23。

总线用户设备81、82借助于指令表和标记ILI设计成，评估数据包P中的数据TD、RD。标记ILI也可以称作为指令表索引或索引。对此例如标记ILI可以在数据包P中置于过程数据TD、RD之前。如果第一从设备81识别出标记ILI，例如在ILI在数据包P之内的位置处，那么第一从设备将数据TD保存在接收寄存器810中。如果第二从设备82识别出标记ILI，例如在ILI在数据包P之内的位置处，那么第二从设备将数据TD保存在其接收寄存器820中。数据TD在保存时例如复制并且那么始终包含在数据包P的有效数据区域PL中。相应地，从设备81、82也可以将数据写入到数据包P中，其方式为：已经在数据包P中存在的数据TD变成稍后的接收数据RD。例如，从设备81具有模拟输入端(未示出)，其中数字化的模拟信号的数字输入数据写入到数据包P的有效数据区域PL中。由此，数据包P不变并且现在包含数字化的模拟信号的数据作为用于主设备2的接收数据RD。

如果本地总线3位环形总线，那么主设备的本地总线接口分成两个部分33、34。在此，数据TD经由连接装置33朝下游发送给本地总线3。对此，通过主设备2将选择的信道21、22、23中的发送数据TD写入到数据包P的有效数据区域PL中。此外，通过主设备2将属于选择的信道21、22、23的标记ILI写入到数据包P中。通过主设备2，将包含标记ILI和发送数据TD的数据包P发送给从设备81、82。随后，由主设备2将数据包P’的数据RD经由连接装置34朝上游由本地总线3接收。在此，发送给从设备81、82的数据包P向回传输到主设备2上。通过主设备2，将接收到的数据包P’基于标记ILI与选择的信道21、22、23相关联，并且将接收到的数据包P’的接收数据RD在选择的信道21、22、23中存储。接收数据RD的有效性在此例如根据CRC或有效位确定。

在此清楚的是，在有效性显示之前已经将由收发器电路30产生的数据包P的一部分发送给本地总线3。尤其地，如果数据包P的一部分——如在图5中示出的那样——连续地经过从设备81、82，例如在每个给出的时间从主设备2始终仅发送数据包P的一部分，该部分随后通过各个从设备81、82转发。关于通信，在图5的实施例中示出的环形总线3基于循环帧通信。

循环帧在此例如可以定义为反复的(循环的)优选等距的时间区间，在所述时间区间中数据可以在环形总线3上传输。循环帧例如具有至少一个开始标记和用于传输数据的时间区域。彼此跟随的循环帧的多个开始标记在此有利地时间等距地彼此间隔开。所述时间区域设为用于传输数据TD、RD，所述数据可以在循环帧之内以数据包P、P’的形式传输。开始标记和数据包P、P’经由环形总线3传输并且经过全部数据总线用户设备、主设备2和从设备81、82。有利地，循环帧通过主设备2在环形总线3中开启。开始标记是单独的，即作为独立的符号可传输或有利地包含在开始数据包中。

在循环帧的时间区域之内，不传递、传递一个或传递多个数据包P、P’。有利地，在循环帧中插入空载数据(空闲数据)，尤其连接于至少一个数据包P、P’。有利地，数据包P、P’和/或空载数据的传输引起在环形总线3上的不中断的信号。信号能够实现从设备81、82对其时间同步。每个数据包P、P’由主设备2朝下游终止于环形总线3的第一从设备81。所述第一从设备经由接口接收数据包P的第一部分。从设备81那么对该部分进行处理，并且随后将该部分经由其接口转发给下一从设备82，优选地同时第一从设备81接收数据包P的第二部分等。

在图6中，示意地示出本发明的另一实施例的主设备2的方框图。在此，在图2中仅示意地示出主设备2的功能块的一部分。图6中的总线系统此外示出两个从设备81、82和本地总线3。在图6的实施例中，主设备2具有用于经由本地总线3、例如借助于数据包发送发送数据和接收接收数据的收发器电路30。

在图6的实施例中，示意地示出两个信道22和23的功能的一部分，其中两个信道22和23替选地或组合地可以在主设备2中实现。在图6的实施例中，设有接收存储器区域210，所述接收存储器区域可以由两个信道22、23共同使用。相应地，两个信道22和23具有接收存储器区域210。

在图6的实施例中，接收存储器区域210具有第一缓冲器211和第二缓冲器212。缓冲器211、212在此通过不同的地址空间在接收存储器区域210中形成。通过地址A，在图6的实施例中借助于写入指针wp(英语为write pointer)例如通过数据框D32写入32位宽的存储器单元或者借助于读取指针rpf、rpl(英语为read pointer)读出。

收发器电路30设计成，将经由本地总线3接收到的数据包的接收数据借助于写入指针wp写入到第二缓冲器212中。在此，写入指针wp通过控制电路245来控制。如果之前接收到的数据包的之前的接收数据作为有效的接收数据存储在第一缓冲器211中，那么通过控制电路245控制的写入指针wp在此指向第二缓冲器212的地址A。收发器30的确定电路340确定，接收数据或接收到的数据包是否是有效的。

在图6的实施例中，收发器电路30设计成，校验接收到的数据包的接收数据并且将接收数据写入到接收存储器区域210中。写入接收数据在此可以与接收数据的有效性无关地进行，其中对于接收数据在相应的缓冲器211、212中例如借助于标志位一起存储有效性。如果在缓冲器211、212中存储的数据是无效的，那么将其以随后的数据覆盖。替选地可能的是，仅在校验结果为肯定时，才将接收数据写入到接收存储器区域210的缓冲器211、212中，并且在无效的情况下丢弃。可以将有效性作为有效性值V收发器电路30的由确定电路310传输给选择电路220的控制电路245。有效性值的确定例如可以根据校验值CRC32(英语为Cyclic Redundancy Check)或传输的有效性位B进行。在图6的实施例中，示出有效性位B，所述有效性位可以传输给更高的协议层并且例如用于，从设备81、82中的一个从设备通过传输的有效性位B为主设备示出，由从设备81、82发送的接收数据是无效的，例如由于从设备固有的错误诊断。在图6的实施例中，借助两个值V、B使用地示出两个在上文中描述的可能性。有效性的确定不限于这两个实例，那么还可以使用其他的有效性类型。

收发器电路30设计成，如果之前接收到的数据包的之前的接收数据作为有效的接收数据存储在第二缓冲器212中，那么将经由本地总线3接收到的数据包的接收数据借助于写入指针wp写入到第一缓冲器211中。因此确保，至少始终最后的有效的接收数据可以在接收存储器区域210的两个缓冲器211、212中的一个缓冲器中存在和使用。

控制电路245此外是选择电路220的组成部分，所述选择电路经由至少一个读取指针rpl能够实现选择存储在存储器区域210中的数据D32。选择电路220在此是至少一个信道22的组成部分。在图6的实施例中，选择电路220的输出端与收发器电路30连接。选择电路220通过读取指针具有用于选择第一数据的第一输入端221。为了开始在本地总线3上的过程数据的循环，作为第一数据例如将缺省值例如通过处理器(未示出)写入到第一缓冲器211中。这种缺省值例如全部是零值，所述零值从第一缓冲器211的最低的地址nA1直至第一缓冲器211的最高的地址hA1写入到存储器区域210中。

现在如果通过主设备2产生用于第一次循环的数据包，那么作为要发送的数据将第一数据、即缺省值借助于读取指针rpl写入到数据包中并且由收发器电路30发送。数据包经由可以改变数据包中的数据的从设备81、82返回到主设备2的收发器电路30。如果主设备2接收数据包中的数据，那么所述数据限定为接收数据。收发器电路30设计成，经由总线接收具有头部和数据区域的数据包，并且从接收到的数据包的数据区域中读取接收数据。收发器电路30将接收数据写入到第二缓冲器212中，因为在第一缓冲器211中存在有效数据，在开始之后存在缺省值。

在图6的实施例中，选择电路220具有呈读取指针rpl的形式的第二输入端，所述读取指针能够实现在接收存储器区域210和收发器电路30之间的连接。在图6中示意地示出所述内容，其方式为：读取指针rpl虚线地为另外的地址A示意地示出。

选择电路220设计成，从第一数据和/或写入接收存储器区域210的第二缓冲器212的接收数据中选择发送数据，并且将发送数据输出到用于新的、要发送的数据包的收发器电路30中。

在图6的实施例中，收发器电路30设计成，产生具有报头和数据区域的新的、要发送的数据包。如果——如之前阐述的那样——在接收存储器区域210的第二缓冲器212中存在有效的数据，那么控制电路245相应地控制读取指针rpl并且将从第二缓冲器212的最低的地址nA2至最高的地址hA2的数据D32复制到收发器30中。

在接收存储器区域210和选择电路220的输入端之间的连接构成用于直接传输出自第二缓冲器212的接收数据。选择电路220对此不需要额外的处理器，而是例如通过复制过程可以自给自足地控制直接传输。出自第二缓冲器212的接收数据在图6的实施例中不变地作为发送数据输入到收发器电路30中。收发器电路30设计成，借助产生新的、要发送的数据包将所述发送数据写入到新的、要发送的数据包的数据区域中。

新的数据包又通过从设备81、82向回传输到主设备2的收发器电路30。收发器电路30重新校验所述新的数据包中的接收数据的有效性。接收数据写入到接收存储器区域210的第一缓冲器211中，因为在第二缓冲器212中写入之前的数据包的有效的接收数据，并且仍存在。如果在第一缓冲器的新的数据包的新的接收数据也是有效的，收发器电路30的确定电路340将有效性值B发送给选择电路220的控制电路245。

选择电路220设计成，为了从接收存储器区域210中选择发送数据，从第一缓冲器211或第二缓冲器212中的出自最后接收到的并且具有有效的接收数据的数据包中选择接收数据。在之前描述的情况下，现在在第一缓冲器211中存在最新的有效的接收收据。相应地，为随后要产生的数据包将出自第一缓冲器的接收数据作为发送数据复制或移动到收发器电路中。如果假设第一缓冲器211中的接收数据虽然更新，然而是无效的，那么从第二缓冲器212中重新选择具有有效的接收数据的最后的数据包的有效的接收数据。

在图6的实施例中，主设备2此外具有用于例如构成为现场总线的上级总线9的接口电路60。此外，主设备2的选择电路220具有第二读取指针rpf，所述第二读取指针能够实现从第一缓冲器211或第二缓冲器212中读出有效的接收数据。具有有效的接收数据的最后的数据包的接收数据借助于第二指针rpf产地到接口电路60中(例如复制)并且经由现场总线9传输。经由现场总线9的传输在总设备2中与专用的信道23相关联。信道23相应地具有接口电路60作为用于所述信道23的功能的自身的硬件。

附图标记列表：

1 总线系统

2 主设备

3 总线，环形总线

9 现场总线，上级总线

10 PLC，调度台

21，22，23 信道

30 收发器电路

31 控制输入端

32 信号输出端

33 连接，输出端

34 连接，输入端

38 连接，输出端

39 连接，输入端

40 控制电路，帧生成器电路

41 连接

42 连接

50 处理器，微控制器

55 芯片内部的并联总线

60 现场总线接口电路，FBC

70 数据管理单元，DMA控制器

75 半导体芯片，应用特定的电路，FPGA

81，82 从设备

210 接收存储器区域

211，212 缓冲器

220 选择电路，MUX

221，222 输入端

225 输出端

226 控制输入端

230 发送存储器区域

240 接收存储器区域

245 控制电路

310，320 FSM，有限状态机，自动机

330 关联单元，表格

340 确定电路

810，820 寄存器

2201，2202，2203，2204 开关元件

CD 控制数据

CNT 计数值

CRC 校验值

D1 第一数据

DN 操作信号

H 报头

NE 控制信号

PL 有效数据区域

IDE 数据包标记

ILI 标记

P，P’ 数据包

RD 接收数据

ST 控制信号

T 包尾

TD 发送数据

LUT 表格，关联表格

V 有效性值

B 有效性位

D32 数据

A 地址

nA1，nA2 最低地址

hA1，hA2 最高地址

wp 写入指针，Write-Pointer

rpf，rpl 读取指针，Read-Pointer

Claims (26)

1.一种用于过程控制的总线系统(1)的主设备(2)，所述总线系统还具有从设备(81，82)和总线(3)，

-具有收发器电路(30)，用于针对过程控制借助于数据包(P，P’)进行发送数据(TD)的发送和接收数据(RD)的接收，

-具有信道(21，22，23)，所述信道具有接收存储器区域(210)，

-其中所述收发器电路(30)设计成，将经由所述总线(3)接收到的数据包(P’)的接收数据(RD)写入到所述接收存储器区域(210)中，

-其中所述信道(21，22，23)具有至少一个选择电路(220)，其中所述选择电路(220)的输出端(225)与所述收发器电路(30)连接，

-其中所述选择电路(220)具有用于选择第一数据的第一输入端(221)，

-其中所述选择电路(220)具有第二输入端(222)，其中所述第二输入端(222)与所述接收存储器区域(210)连接，并且

-其中所述选择电路(220)设计成，从所述第一数据(D1)和/或写入到所述接收存储器区域(210)中的接收数据(RD)中选择所述发送数据(TD)，并且将所述发送数据(TD)输出到所述收发器电路(30)中用于要发送的数据包(P)。

2.根据权利要求1所述的主设备(2)，

-其中所述收发器电路(TD)设计成，产生用于所述发送数据(TD)和所述接收数据(RD)的数据包(P，P’)，尤其具有用于所述发送数据(TD)或所述接收数据(RD)的报头(H)和数据区域(PL)。

3.根据上述权利要求中任一项所述的主设备(2)，

-其中所述收发器电路(30)设计成，经由所述总线(3)接收具有报头(H)和数据区域(PL)的数据包(P’)，并且从接收到的数据包(P’)的数据区域(PL)中读取所述接收数据(RD)。

4.根据上述权利要求中任一项所述的主设备(2)，

-其中所述收发器电路(30)设计成，产生具有报头(H)和数据区域(PL)的要发送的数据包(P)。

5.根据上述权利要求中任一项所述的主设备(2)，

-其中在所述接收存储器区域(210)和所述第二输入端(222)之间的连接构造成用于直接传输所述接收数据(RD)。

6.根据上述权利要求中任一项所述的主设备(2)，

-其中所述收发器电路(30)设计成，借助产生要发送的数据包(P)将所述发送数据(TD)写入到要发送的数据包(P)的数据区域(PL)中。

7.根据上述权利要求中任一项所述的主设备(2)，

-其中所述收发器电路(30)设计成，校验接收到的数据包(P’)的接收数据(RD)。

8.根据上述权利要求中任一项所述的主设备(2)，

-其中所述接收存储器区域(210)具有至少一个尺寸，以便同时存储接收到的数据包(P’)的全部接收数据(RD)。

9.根据上述权利要求中任一项所述的主设备(2)，

-其中所述接收存储器区域(210)具有第一缓冲器(211)和第二缓冲器(212)，

-其中所述收发器电路(30)设计成，

○当之前接收到的数据包的之前的接收数据(RD)作为有效的接收数据(RD)存储在所述第一缓冲器(211)中时，将所述接收数据(RD)写入到所述第二缓冲器(212)中，

或者

○当之前接收到的数据包的之前的接收数据(RD)作为有效的接收数据(RD)存储在所述第二缓冲器(212)中时，将所述接收数据(RD)写入到所述第一缓冲器(211)中。

10.根据权利要求9所述的主设备(2)，

-其中所述选择电路(220)为了从所述接收存储器区域(210)中选择所述发送数据(TD)设计成，从第一缓冲器(211)或第二缓冲器(212)的出自最后接收到的并且具有有效的接收数据(RD)的数据包(P’)的接收数据中选择所述接收数据(RD)。

11.根据上述权利要求中任一项所述的设备(2)，

-其中所述收发器电路(30)设计成，将所述信道(21，22，23)与所述发送数据(TD)和/或所述接收数据(RD)借助于所述数据包(P，P’)中的标记(ILI)相关联。

12.根据权利要求11所述的主设备(2)，

-其中所述收发器电路(30)具有第一有限状态机(310)并且设计用于，借助于所述第一有限状态机(310)产生具有标记(ILI)的用于过程控制的数据包(P，P’)。

13.根据权利要求11或12所述的主设备(2)，

-其中所述收发器电路(30)具有第二有限状态机(320)并且设计用于，将所述接收到的数据包(P’)的接收数据(RD)基于在接收到的数据包(P’)中包含的标记(ILI)和与所述信道(21，22，23)的关联性写入到所述信道(21，22，23)的所述接收存储器区域(210)中。

14.根据上述权利要求中任一项所述的主设备(2)，

-其中所述收发器电路(30)具有控制输入端(31)并且设计用于，基于控制信号(St)在所述控制输入端(31)处产生所述数据包(P)。

15.根据上述权利要求中任一项所述的主设备(2)，

-其中所述信道(21，23)为了存储所述第一数据(D1)具有发送存储器区域(230)。

16.根据权利要求15所述的主设备(2)，

-具有现场总线接口电路(60)，其中所述现场总线接口电路(60)与所述信道(21，23)的所述发送存储器区域(230)连接，用于将经由所述现场总线(9)接收到的过程数据作为所述第一数据(D1)输入到所述发送存储器区域(230)中。

17.根据上述权利要求中任一项所述的主设备(2)，

-其中所述选择电路(220)设计用于逐位的选择，其中借助于所述选择电路(220)，所述发送数据(TD)的发送位由第一数据(D1)的位和所述接收数据(RD)的位逐位地组成。

18.根据上述权利要求中任一项所述的主设备(2)，

-其中所述选择电路(220)的所述第一输入端(221)为了所述第一数据(D1)具有多位的位宽，和

-其中所述选择电路(220)为多位中的每位具有开关元件(2201，2202，2203，2204)，

-其中所述选择电路(220)设计成，可彼此无关地操控所述开关元件(2201，2202，2203，2204)。

19.根据上述权利要求中任一项所述的主设备(2)，

其中所述信道(21)具有控制存储器区域(240)，所述控制存储器区域具有用于控制所述选择电路(220)的控制值。

20.根据上述权利要求中任一项所述的主设备(2)，

-其中所述信道(22)的第一数据(D1)是固定数据，尤其是通过处于高电势和/或低电势的端子形成的固定数据，所述固定数据施加在所述选择电路(220)的所述第一输入端(221)上。

21.根据权利要求20所述的主设备(2)，

-其中所述接收存储器区域(210)具有用于输出用于控制所述选择电路(220)的控制信号(NE)的控制输出端(219)，

-其中所述接收存储器区域(210)设计成，将所述控制信号(NE)的值基于所述接收数据(RD)的接收而施加到所述选择电路(220)的输入端(226)上。

22.一种用于运行用于过程控制的总线系统(1)的方法，所述总线系统具有主设备(2)和从设备(81，82)，

-其中由所述主设备(2)产生具有用于过程控制的发送数据(TD)的数据包(P)，

-其中通过所述主设备(2)将所述发送数据(TD)从选择的信道(21，22，23)写入到所述数据包(P)的有效数据区域(PL)中，

-其中通过所述主设备(2)将属于选择的信道(21，22，23)的标记(ILI)写入到所述数据包(P)，

-其中通过所述主设备(2)将包含所述标记(ILI)和所述发送数据(TD)的数据包(P)发送到所述从设备(81，82)上，

-其中发送给所述从设备(81，82)的数据包(P)向回传输给所述主设备(2)，并且由所述主设备(2)接收数据包(P’)，

-其中通过所述主设备(2)将接收到的数据包(P’)基于所述标记(ILI)与所选择的信道(21，22，23)相关联，并且

-其中将接收到的数据包(P’)的接收数据(RD)存储在选择的信道(21，22，23)中。

23.根据权利要求22所述的方法，

-其中将在选择的信道(21，22，23)中存储的接收数据(RD)的用于随后要发送的数据包(P)的一部分写入到所述发送数据(TD)中。

24.根据权利要求23所述的方法，

-其中通过所述主设备(2)确定从设备(81)未参与所述总线(3)上的总线通信，

-其中通过所述主设备(2)将所述接收数据(RD)的属于确定的从设备(81)的部分写入到所述信道(21，22，23)的发送数据(TD)中。

25.根据权利要求22所述的方法，

-其中在所选择的信道(21，22，23)中存储的用于随后要发送的数据包(P)的接收数据(RD)完全写入到所述发送数据(TD)中。

26.一种用于过程控制的总线系统(1)，所述总线系统具有主设备(2)和从设备(81，82)，

-其中所述主设备(2)设计成，产生用于过程控制的具有发送数据(TD)的数据包(P)，

-其中所述主设备(2)设计成，将选择的信道(21，22，23)中的发送数据(TD)写入到所述数据包(P)的有效数据区域(PL)中，

-其中每个信道(21，22，23)分别具有用于其发送数据(TD)的所属的存储器区域(210，230)，

-其中所述主设备(2)设计成，将属于所选择的信道(21，22，23)的标记(ILI)写入到所述数据包(P)中，

-其中所述主设备(2)设计成，将包含所述标记(ILI)和所述发送数据(TD)的数据包(P)发送给所述从设备(81，82)，

-其中所述从设备(81，82)设计成，接收数据包(P)，基于所述标记(ILI)读取所述发送数据(TD)的至少一部分和/或写入至少一部分接收数据和将所述数据包(P’)向回发送到所述主设备(2)上，

-其中所述主设备(2)设计成，接收所述数据包(P’)，

-其中所述主设备(2)设计成，将接收到的数据包(P’)基于所述标记(ILI)与选择的信道(21，22，23)相关联，并且

-其中所述主设备(2)设计成，将接收到的数据包(P’)的接收数据(RD)存储在选择的信道(21，22，23)中。

Images