CN111052361A - 压装功率半导体模块用弹簧电极 - Google Patents

压装功率半导体模块用弹簧电极 Download PDF

Info

Publication number
CN111052361A
CN111052361A CN201780094212.2A CN201780094212A CN111052361A CN 111052361 A CN111052361 A CN 111052361A CN 201780094212 A CN201780094212 A CN 201780094212A CN 111052361 A CN111052361 A CN 111052361A
Authority
CN
China
Prior art keywords
electrode
spring
power semiconductor
press
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780094212.2A
Other languages
English (en)
Other versions
CN111052361B (zh
Inventor
藤田重人
松田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111052361A publication Critical patent/CN111052361A/zh
Application granted granted Critical
Publication of CN111052361B publication Critical patent/CN111052361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的在于针对压装功率半导体模块，提供在半导体芯片短路时防止导电通路的断线的弹簧电极。本发明的压装功率半导体模块用弹簧电极(101)具有：第1电极(11)，其与功率半导体芯片接触；第2电极(12)，其与第1电极相对配置；以及压垫，其连接第1电极(11)以及第2电极(12)，在第1电极(11)以及第2电极(12)的相对面的法线方向上具有挠性，第1电极(11)以及第2电极(12)的相对面是大于或等于五边形的多边形，第1电极(11)的相对面的各边和与这些边对应的第2电极(12)的相对面的各边通过压垫(13)并联连接。

Description

压装功率半导体模块用弹簧电极
技术领域
本发明涉及一种压装(press pack)功率半导体模块所用的弹簧电极。
背景技术
压装IGBT(Insulated Gate Bipolar Transistor)模块等压装功率半导体模块在内部具有多个半导体芯片(例如专利文献1的图1)。上述多个半导体芯片通过从上下方向被压接而得到电连接。为了对多个半导体芯片均等地施加压力，各个半导体芯片需要弹簧构造和导电通路的游隙。压垫起到赋予该游隙并且保证电连接的作用。
为了增大相对于通常电流的通电容量，有时对1个半导体芯片使用多个压垫。此外，由于压垫之间的弹簧即使具有导电性也会作为电感起作用，因此特别是针对高频而成为高阻抗，不流过电流。
专利文献1：日本特表2004-528724号公报
发明内容
担心压装半导体模块在半导体芯片短路时损坏。即，如果由于半导体芯片的短路而使模块内部的导电通路断线，在断线部产生电弧，则由于被电弧加热而使模块内部的环境气体膨胀或者固体气化，导致模块的故障。
在半导体芯片短路时模块内的导电通路断线的原理如下。如果半导体芯片短路，则短路电流流过压垫。由于短路电流是大电流，因此，由于由短路电流引起的焦耳发热使压垫熔断，导电通路断线，产生电弧。特别地，由于短路电流是高频电流，因此，担心由于集肤效应而集中于压垫的边缘部分，特别是该部分变成高温而开始熔化。另外，由于流过压垫的短路电流是相同方向，因此还会想到在其之间产生电磁引力，损坏压垫，由于导电通路断线而产生电弧，导致模块发生故障。
因此，压装功率半导体模块需要应用坚固的构造，成为阻碍小型化或者低价格化的主要原因。
本发明是鉴于上述问题而提出的，其目的在于针对压装功率半导体模块，提供一种在半导体芯片短路时防止导电通路的断线的弹簧电极。
本发明的第1功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，第1电极以及第2电极的相对面是大于或等于五边形的多边形，第1电极的相对面的各边和与这些边对应的第2电极的相对面的各边通过压垫并联连接。
本发明的第2功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，压垫是在第1电极以及第2电极的相对面的法线方向上具有圆筒轴的圆筒导体，在圆筒导体处，除了其两端以外，多个狭缝从第1电极侧形成至第2电极侧。
本发明的第3功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，压垫是沿着以第1电极以及第2电极作为两个端面的虚拟圆筒的侧面配置的多个金属丝导体。
发明的效果
本发明的第1功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，第1电极以及第2电极的相对面是大于或等于五边形的多边形，第1电极的相对面的各边和与这些边对应的第2电极的相对面的各边通过压垫并联连接。因此，在功率半导体芯片短路时产生的短路电流分支流过多个压垫，所以流过1个压垫的短路电流变小。其结果，抑制了压垫处的发热以及压垫间的电磁引力，能够防止压垫即导电通路的断线。
本发明的第2功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，压垫是在第1电极以及第2电极的相对面的法线方向上具有圆筒轴的圆筒导体，在圆筒导体处，除了其两端以外，多个狭缝从第1电极侧形成至第2电极侧。因此，在功率半导体芯片短路时产生的短路电流分支流过被狭缝分割出的圆筒导体的分割区域，所以流过1个分割区域的短路电流变小。其结果，抑制了分割区域处的发热以及分割区域间的电磁引力，能够防止分割区域即导电通路的断线。
本发明的第3功率半导体模块用弹簧电极具有：第1电极，其与功率半导体芯片接触；第2电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，压垫是沿着以第1电极以及第2电极作为两个端面的虚拟圆筒的侧面配置的多个金属丝导体。因此，在功率半导体芯片短路时产生的短路电流分支流过多个金属丝导体，所以流过1个金属丝导体的短路电流变小。其结果，抑制了金属丝导体处的发热以及金属丝导体间的电磁引力，能够防止金属丝导体即导电通路的断线。
本发明的目的、特征、方案以及优点通过下面的详细说明和附图变得更加明确。
附图说明
图1是说明短路电流的图。
图2是表示实施方式1的弹簧电极的结构的图。
图3是表示实施方式2的弹簧电极的结构的图。
图4是表示实施方式2的变形例的弹簧电极的结构的图。
图5是实施方式2的变形例的弹簧电极的主要部分放大图。
图6是表示实施方式3的弹簧电极的结构的图。
图7是表示实施方式3的变形例的弹簧电极的结构的图。
图8是表示实施方式3的变形例的弹簧电极的结构的图。
图9是表示实施方式3的变形例的弹簧电极的结构的图。
图10是表示实施方式3的变形例的弹簧电极的结构的图。
图11是表示实施方式4的弹簧电极的结构的图。
图12是表示实施方式5的弹簧电极的结构的图。
图13是表示实施方式6的弹簧电极的结构的图。
图14是表示实施方式7的弹簧电极的结构的图。
图15是表示实施方式7的变形例的弹簧电极的结构的图。
图16是表示实施方式8的弹簧电极的结构的图。
具体实施方式
＜前提技术＞
图1是前提技术的压装半导体模块100的结构图。压装半导体模块100具有基座板1、功率半导体芯片2、下部电极3、压垫4、上部电极5以及盖板6。IGBT芯片等功率半导体芯片2与基座板1的上表面接合。下部电极3与功率半导体芯片2的上表面接合。在下部电极3的上表面与上部电极5的下表面之间并联连接有2个压垫4。上部电极5的上表面与盖板6接合。在图1中，仅图示了与1个功率半导体芯片2相关的结构，但实际上在基座板1之上配置多个功率半导体芯片2。
如果功率半导体芯片2短路，则短路电流Is流过压垫4。由于短路电流是大电流，因此，由于由短路电流引起的焦耳发热使压垫4熔断，导电通路断线而产生电弧。特别地，由于短路电流是高频电流，因此担心由于集肤效应而集中于压垫4的边缘部分，特别是该部分变成高温而开始熔化。另外，由于流过两个压垫4的短路电流是相同方向，因此在其之间产生电磁引力，压垫4被损坏。由此，还认为由于导电通路断线而产生电弧，导致模块发生故障。
＜实施方式1＞
图2是实施方式1涉及的弹簧电极101的结构图。弹簧电极101是压装功率半导体模块所用的弹簧电极，具有下部电极11、上部电极12以及压垫13。下部电极11以及上部电极12隔着压垫13相对配置。下部电极11以及上部电极12都是正六边形的板状。即，下部电极11以及上部电极12的彼此相对的面(下面称为“相对面”)是正六边形，具有6条边。而且，下部电极11的6条边和与这6条边对应的上部电极12的6条边分别通过6个压垫13连接。
压垫13在下部电极11以及上部电极12的相对面的法线方向上具有挠性。因此，由于压垫13弯曲，下部电极11以及上部电极12的距离变小。
虽然在图2中未图示，但功率半导体芯片与下部电极11的下表面或者上部电极12的上表面接合。即，在功率半导体芯片与上部电极12接合的情况下，上部电极12作为与功率半导体芯片接触的第1电极起作用，下部电极11作为与第1电极相对配置的第2电极起作用。另外，在功率半导体芯片与下部电极11接合的情况下，下部电极11作为第1电极起作用，上部电极12作为第2电极起作用。
由于在功率半导体芯片短路时产生的短路电流分支至6个压垫13而流过下部电极11和上部电极12之间，因此流过1个压垫13的短路电流与压垫13的数量相应地变小。因此，抑制了各压垫13的发热并且降低了在压垫13之间产生的电磁引力。
在图2中以正六边形的板状示出了下部电极11和上部电极12，但是上述电极的相对面只要是大于或等于五边形的多边形即可。无论下部电极11以及上部电极12的相对面是大于或等于五边形的哪种多边形，压垫13都将下部电极11的相对面的各边与上部电极12的相对面的对应的各边连接。如果是上述这样的结构，则短路电流至少分支至大于或等于5个压垫13而流过下部电极11以及上部电极12之间，因此流过1个压垫13的短路电流与压垫13的数量相应地变小。下部电极11和上部电极12的多边形的边数越多，与其相伴，压垫13的数量越大，则该短路电流的降低效果越好。
此外，即使下部电极11和上部电极12的相对面不是正多边形，也会得到上述的短路电流的降低效果。但是，在正多边形的情况下，各压垫13为相同大小且等间隔地配置。因此，流过各压垫13的短路电流相等，能够防止热或者电磁引力在各压垫13间产生偏差。
<实施方式1的效果>
实施方式1的压装功率半导体模块所用的弹簧电极101具有：作为第1电极的下部电极11或者上部电极12，其与功率半导体芯片接触；作为第2电极的下部电极11或者上部电极12，其与第1电极相对配置；以及压垫13，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，第1电极以及第2电极的相对面是大于或等于五边形的同一多边形，第1电极的相对面的各边和与这些边对应的第2电极的相对面的各边通过压垫13并联连接。通过这样的结构，在功率半导体芯片短路时产生的短路电流至少分支至5个压垫13而流过下部电极11与上部电极12之间，因此每个压垫13的短路电流变小。因此，降低了在各压垫13产生的热以及在压垫13之间产生的电磁引力，抑制了各压垫13的断线。因此，即使在功率半导体芯片短路时，也不会因压垫13的断线而产生电弧，不会因电弧而引起环境气体的热膨胀，因此能够抑制压装半导体模块的故障。因此，能够耐受由电弧引起的环境气体的热膨胀，所以压装半导体模块不需要采用坚固的构造，实现了压装半导体模块的小型化和低价格化。
另外，针对弹簧电极101，通过将第1电极以及第2电极的彼此相对的面设为正多边形，从而各压垫13为相同大小且等间隔地配置。因此，流过各压垫13的短路电流相等，能够防止热或者电磁引力在各压垫13间产生偏差。
＜实施方式2＞
图3是实施方式2涉及的弹簧电极102的结构图。弹簧电极102是压装功率半导体模块所用的弹簧电极，具有圆筒导体14，该圆筒导体14具有狭缝15。虽然在图3中未示出，但是圆筒导体14的上端与上部电极接触，下端与下部电极接触。
上部电极与下部电极隔着圆筒导体14相对配置且通过圆筒导体14连接。圆筒导体14在上部电极以及下部电极的相对面的法线方向上具有圆筒轴，圆筒导体14将上部电极以及下部电极连接。
功率半导体芯片与上部电极和下部电极的任意者接合。即，在功率半导体芯片与上部电极接合的情况下，上部电极作为与功率半导体芯片接触的第1电极起作用，下部电极作为与第1电极相对配置的第2电极起作用。另外，在功率半导体芯片与下部电极接合的情况下，下部电极作为第1电极起作用，上部电极作为第2电极起作用。
除去圆筒导体14的上端以及下端以外，狭缝15从上端侧形成至下端侧。狭缝15与圆筒导体14的圆筒轴方向平行。另外，圆筒导体14充分薄至相对于圆筒轴方向的压接具有挠性的程度，作为压装半导体模块的压垫起作用。
圆筒导体14的表面被狭缝15划分为多个分割区域14a。在功率半导体芯片短路时产生的短路电流分支至各分割区域14a而流过上部电极与下部电极之间。这里，流过1个分割区域14a的短路电流与分割区域14a的数量、即狭缝15的数量相应地变小。因此，抑制了分割区域14a处的发热，并且降低了在分割区域14a之间产生的电磁引力。
由于各分割区域14a配置成以圆筒导体14的圆筒轴为中心的同心圆状，因此如果各狭缝15在圆筒导体14的圆周方向上等间隔地配置，则各分割区域14a的配置变得均匀。因此，流过各分割区域14a的短路电流相等，能够防止热或者电磁引力在各分割区域14a间产生偏差。
<实施方式2的变形例>
在弹簧电极102处，狭缝15设置于圆筒轴方向、即图3中的上下方向。但是，也可以如图4所示的弹簧电极103那样，狭缝15相对于圆筒的轴向倾斜地形成。根据这样的结构，近端侧的分割区域14a和相对于圆筒轴而处于与该分割区域14a对称的位置的远端侧的分割区域14a之间的相对面积变小。例如，如图5所示，与图4中的区域A相当的分割区域14a和相对于圆柱轴处于与区域A对称的位置的分割区域14a即区域A’仅在区域B相对。因此，在短路电流流过了区域A以及区域A’时，作用于两个区域之间的电磁引力变小，因此能够抑制弹簧电极103向内侧的收缩。
<实施方式2的效果>
实施方式2的压装功率半导体模块所用的弹簧电极102、103具有：作为第1电极的上部电极或者下部电极，其与功率半导体芯片接触；作为第2电极的上部电极或者下部电极，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性。压垫是在第1电极以及第2电极的相对面的法线方向上具有圆筒轴的圆筒导体14，在圆筒导体14处，除了其两端以外，多个狭缝15从第1电极侧形成至第2电极侧。因此，在功率半导体芯片短路时产生的短路电流分支至由狭缝15分割出的圆筒导体14的多个分割区域14a而流过上部电极与下部电极之间。由此，流过1个分割区域14a的短路电流变小，因此能够抑制分割区域14a处的发热以及分割区域14a间的电磁引力。因此，能够防止分割区域14a即导电通路的断线，抑制半导体模块的损坏。
另外，在圆筒导体14的圆周方向上等间隔地形成多个狭缝15的情况下，由于各分割区域14a的配置变得均匀，因此流过各分割区域14a的短路电流相等。因此，能够防止热或者电磁引力在各分割区域14a间产生偏差。
另外，在多个狭缝15相对于圆筒导体14的圆筒轴方向倾斜地形成的情况下，在圆筒导体14的近端侧和远端侧，分割区域14a的相对面积变小。因此，在产生短路电流时作用于两个区域间的电磁引力变小，抑制了弹簧电极103向内侧的收缩。
＜实施方式3＞
图6是实施方式3涉及的弹簧电极104的结构图。弹簧电极104是压装功率半导体模块所用的弹簧电极，具有下部电极16、上部电极17以及多个金属丝导体18。
下部电极16以及上部电极17是圆板，金属丝导体18连接下部电极16的外周以及上部电极17的外周。换言之，金属丝导体18沿着以下部电极16以及上部电极17作为两个端面的虚拟圆筒的侧面配置。
由于金属丝导体18具有弹性，因此弹簧电极104在图6的上下方向、即下部电极16以及上部电极17的相对面的法线方向上具有挠性。即，金属丝导体18作为压装半导体模块的压垫起作用。
虽然在图6中未示出，但功率半导体芯片与下部电极16的下表面或者上部电极17的上表面接合。即，在功率半导体芯片与上部电极17接合的情况下，上部电极17作为与功率半导体芯片接触的第1电极起作用，下部电极16作为与第1电极相对配置的第2电极起作用。另外，在功率半导体芯片与下部电极16接合的情况下，下部电极16作为第1电极起作用，上部电极17作为第2电极起作用。
在功率半导体芯片短路时产生的短路电流分支至多个金属丝导体18而流过下部电极16与上部电极17之间。因此，流过一个金属丝导体18的短路电流与金属丝导体18的根数相应地变小。因此，抑制了各金属丝导体18处的发热，并且降低了在金属丝导体18之间产生的电磁引力。
金属丝导体18的直径例如是大于或等于2mm。假设短路电流波形的频率最大为5kHz。由于5kHz的情况下的趋肤深度是0.92mm，因此通过将金属丝导体18的直径设为大于或等于2mm，从而能够确保针对短路电流的有效通电区域。
另外，优选金属丝导体18大于或等于8根，它们相对于将下部电极16以及上部电极17的中心连接的轴而轴对称地配置。假设短路电流的最大值为1MA。在将金属丝导体18的材料设为铜、直径设为2mm、根数设为8的情况下，即使1MA的电流流过弹簧电极104，金属丝导体18的温度也不会达到铜的熔化温度即1085℃。另外，通过将金属丝导体18如上所述地轴对称地配置，从而流过各金属丝导体18的电流变得均等，因此避免了电流集中于一部分金属丝导体18而变成高温。
<实施方式3的变形例>
如图6所示，弹簧电极104的金属丝导体18不具有弯折部。但是，也可以如图7所示的弹簧电极105那样，金属丝导体18具有与下部电极16的外周或者上部电极17的外周相比向外侧凸出的弯折部18a，还可以如图8所示的弹簧电极106那样，具有与下部电极16的外周或者上部电极17的外周相比向内侧凸出的弯折部18b。由此，弹簧电极的上下方向的挠性变高。
图6的弹簧电极104的金属丝导体18平行于下部电极16及上部电极17的相对面的法线方向。但是，也可以如图9所示的弹簧电极107那样，将金属丝导体18相对于下部电极16以及上部电极17的相对面的法线方向倾斜地配置。根据这样的结构，与图4所示的弹簧电极103相同，近端侧的金属丝导体18与远端侧的金属丝导体18的相对面积变小。因此，在流过了短路电流时，作用于金属丝导体18之间的电磁引力变小，因此能够抑制弹簧电极104向内侧的收缩。
另外，如图10所示，金属丝导体18也可以交叉配置。并且，图9或者图10所示的金属丝导体18也可以具有图7或者图8所示的弯折部18a、18b。
<实施方式3的效果>
实施方式3的压装功率半导体模块所用的弹簧电极104具有：作为第1电极的下部电极16或者上部电极17，其与功率半导体芯片接触；作为第2电极的下部电极16或者上部电极17，其与第1电极相对配置；以及压垫，其连接第1电极以及第2电极，在第1电极以及第2电极的相对面的法线方向上具有挠性，压垫是沿着以第1电极以及第2电极作为两个端面的虚拟圆筒的侧面配置的多个金属丝导体18。因此，在功率半导体芯片短路时产生的短路电流分支流过多个金属丝导体18，所以流过一个金属丝导体18的短路电流变小。由此，能够降低各金属丝导体18处的发热和金属丝导体18之间的电磁引力。其结果，抑制了金属丝导体18的断线，抑制了半导体模块的损坏。
另外，多个金属丝导体18也可以具有弯折部18a、18b。在该情况下，弹簧电极的上下方向的挠性变高。
另外，多个金属丝导体18也可以相对于下部电极16以及上部电极17的相对面的法线方向倾斜地配置。在这种情况下，近端侧的金属丝导体18与远端侧的金属丝导体18的相向面积变小。因此，在流过了短路电流时，作用于金属丝导体18之间的电磁引力变小，所以能够抑制弹簧电极104向内侧的收缩。
另外，如果将金属丝导体18的直径设为大于或等于2mm，则能够在金属丝导体18确保针对频率为5kHz的短路电流的有效通电区域。
＜实施方式4＞
图11是实施方式4涉及的弹簧电极108的结构图。弹簧电极108是压装功率半导体模块所用的弹簧电极，具有圆筒导体14和内部弹簧19。在圆筒导体14形成有狭缝15。另外，在圆筒导体14内插入有内部弹簧19。即，弹簧电极108是在实施方式2的弹簧电极102的基础上，在由下部电极、上部电极以及圆筒导体14包围的内部空间插入内部弹簧19而成的。
内部弹簧19具有第1端部和第2端部，内部弹簧19在第1端部处与上部电极或者下部电极的任意者连接。
通过将内部弹簧19配置于圆筒导体14内，从而能够提高弹簧电极108的挠性。内部弹簧19可以是1根，也可以是多根。另外，内部弹簧19也可以是在装入比弹簧长度稍短的套的基础上，配置于圆筒导体14的内部。此时，弹簧19优选使用螺旋弹簧。
图11示出在实施方式2的弹簧电极102应用了弹簧19的例子。但是，弹簧19也可以应用于至此为止说明的弹簧电极101、103、104、105、106、107的任意者。
<实施方式4的效果>
实施方式4涉及的压装功率半导体模块所用的弹簧电极108在实施方式2涉及的弹簧电极102的结构的基础上，还具有内部弹簧19。内部弹簧19设置于由作为第1电极的上部电极或者下部电极、作为第2电极的上部电极或者下部电极、以及作为压垫的圆筒导体14包围的内部空间。内部弹簧19具有第1端部和第2端部，内部弹簧19在第1端部处与上部电极以及下部电极的任意者连接。根据以上的结构，通过设置内部弹簧19，从而能够提高弹簧电极108的挠性。
＜实施方式5＞
图12是实施方式5涉及的弹簧电极109的结构图。弹簧电极109是压装功率半导体模块所用的弹簧电极，具有圆筒导体14、绝缘体20以及内部弹簧21。在圆筒导体14形成有狭缝15。
虽然在图12中未示出，但是圆筒导体14的上端与上部电极接触，下端与下部电极接触。在由上部电极、下部电极以及圆筒导体14包围的内部空间插入有绝缘体20和内部弹簧21。即，弹簧电极109是在实施方式4的弹簧电极108的结构中，在内部空间中，在内部弹簧的基础上还插入绝缘体20而成的。
在图12中，内部弹簧21的第1端部与上部电极接触，第2端部与绝缘体20接触。绝缘体20设置于内部弹簧21的第2端部与下部电极之间。但是，也可以是内部弹簧21的第1端部与下部电极接触，绝缘体20设置于内部弹簧21的第2端部与上部电极之间。
与绝缘体20的插入对应地，内部弹簧21的行程短于实施方式4的内部弹簧19的行程。因此，内部弹簧21能够使用碟形弹簧。
<实施方式5的效果>
实施方式5涉及的压装功率半导体模块所用的弹簧电极109具有绝缘体20，该绝缘体20在由上部电极、下部电极以及圆筒导体14包围的内部空间设置于没有与内部弹簧21的第1端部连接的第1电极或者第2电极和内部弹簧21的第2端部之间。因此，内部弹簧21的行程以绝缘体20的量变短，因此能够使用碟形弹簧。
＜实施方式6＞
图13是实施方式6涉及的弹簧电极110的结构图。弹簧电极110是压装功率半导体模块所用的弹簧电极，具有下部电极11、上部电极12、压垫13以及导体块22。
弹簧电极110是在实施方式1的弹簧电极101的结构的基础上增加了导体块22而成的。导体块22配置于由下部电极11、上部电极12以及压垫13包围的内部空间，与下部电极11和上部电极12的任意者连接。
导体块22是与下部电极11以及上部电极12的形状相匹配的六棱柱。导体块22的下表面与下部电极11接触，由此导体块22与下部电极11电连接。另一方面，由于在导体块22的上表面与上部电极12之间具有空间，因此弹簧电极110能够在上下方向伸缩。
此外，在图13中，导体块22的下表面与下部电极11接触，但也可以是上表面与上部电极12接触，在下表面与下部电极11之间具有空间。
由于短路电流Is向相同方向(图13中从上部电极12向下部电极11的方向)流过各压垫13，因此在各压垫13之间产生电磁引力。如果由于该电磁引力使压垫13即导电通路断线，在断线部位产生电弧，则会导致半导体模块的损坏。
如果短路电流Is流过压垫13，则在导体块22流过与短路电流Is反向的涡电流Ie，以抵消由短路电流Is产生的磁通。由于在短路电流Is和涡电流Ie之间产生电磁斥力，因此降低了上述电磁引力。由此，抑制了由于压垫13的断线而导致的半导体模块的损坏。
此外，由于短路电流Is是高频电流，因此由短路电流Is在导体块22激励出的涡电流Ie也是高频电流，仅流过导体块22的表面。因此，导体块22也可以是中空的。
<实施方式6的变形例>
在图13中，在导体块22的上表面和上部电极12之间设置有用于供弹簧电极110在上下方向伸缩的空间。也可以在该空间内配置内部弹簧，例如碟形弹簧。由此，能够提高弹簧电极110的挠性。
<实施方式6的效果>
实施方式6涉及的压装功率半导体模块所用的弹簧电极110具有在由下部电极11、上部电极12以及压垫13包围的内部空间设置的导体块22。导体块22在第1端面处与下部电极11以及上部电极12的任意者连接。根据这样的结构，在短路电流流过压垫13时，反向的涡电流Ie流过导体块22。因此，能够通过由涡电流Ie产生的电磁斥力降低由于短路电流而在压垫13之间产生的电磁引力。其结果，抑制了由于压垫13的断线而导致的半导体模块的损坏。
另外，也可以在由下部电极11、上部电极12以及压垫13包围的内部空间，在导体块22的第2端面和没有与导体块22的第1端面连接的下部电极11或者上部电极12之间设置内部弹簧。由此，能够提高弹簧电极的挠性。
＜实施方式7＞
图14是实施方式7涉及的弹簧电极111的结构图。弹簧电极111是压装功率半导体模块所用的弹簧电极，具有圆筒导体14和圆柱形状的导体块23。在圆筒导体14形成有狭缝15。即，弹簧电极111是在实施方式2的弹簧电极102的结构的基础上增加了导体块23而成的。
虽然在图14中未示出，但是圆筒导体14的上端与上部电极接触，圆筒导体14的下端与下部电极接触。导体块23插入至由下部电极、上部电极以及圆筒导体14包围的内部空间。导体块23的第1端面即底面与下部电极连接，由此，导体块23与下部电极电连接。另一方面，在导体块23的第2端面即上表面与上部电极之间具有空间，通过该空间，弹簧电极111能够在上下方向伸缩。
在图14中，导体块23的下表面与下部电极连接，但也可以是导体块23的上表面与上部电极连接。在该情况下，在导体块23的下表面和下部电极之间设置空间，通过该空间，弹簧电极111能够在上下方向伸缩。
由于短路电流Is在相同方向(图14中从上部电极向下部电极的方向)流过由狭缝15分割出的圆筒导体14的各分割区域14a，因此在各压垫13之间产生电磁引力。如果由于该电磁引力使压垫13即导电通路断线，在断线部位产生电弧，则会导致半导体模块的损坏。
如果短路电流Is流过各分割区域14a，则在导体块23流过与短路电流Is反向的涡电流Ie，以抵消由短路电流Is产生的磁通。由于在短路电流Is与涡电流Ie之间产生电磁斥力，因此降低了上述电磁引力。由此，抑制了由分割区域14a的断线引起的半导体模块的损坏。
此外，由于短路电流Is是高频电流，因此由短路电流Is在导体块23激励出的涡电流Ie也是高频电流，仅流过导体块23的表面。因此，导体块23也可以是中空的。
<实施方式7的变形例>
在图14中，在导体块23的上表面与上部电极之间设置有用于供弹簧电极111在上下方向伸缩的空间。也可以如图15所示的弹簧电极112那样，在该空间配置内部弹簧24。内部弹簧24例如能够使用碟形弹簧。由此，能够提高弹簧电极112的挠性。
<实施方式7的效果>
实施方式7涉及的压装功率半导体模块所用的弹簧电极111具有在由下部电极、上部电极以及圆筒导体14包围的内部空间设置的导体块23。导体块23在第1端面处与下部电极以及上部电极的任意者连接。根据这样的结构，在短路电流流过圆筒导体14的各分割区域14a时，反向的涡电流Ie流过导体块23。因此，能够通过由涡电流Ie产生的电磁斥力降低由于短路电流而在分割区域14a之间产生的电磁引力。其结果，抑制了由分割区域14a的断线引起的半导体模块的损坏。
另外，也可以在由下部电极、上部电极以及圆筒导体14包围的内部空间，在导体块23的第2端面和没有与导体块23的第1端面连接的下部电极11或者上部电极12之间设置内部弹簧24。由此，能够提高弹簧电极的挠性。
＜实施方式8＞
图16是实施方式8涉及的弹簧电极113的结构图。弹簧电极113是压装功率半导体模块所用的弹簧电极，具有下部电极11、上部电极12、压垫13以及下部电极25。即，弹簧电极113是在实施方式1涉及的弹簧电极101具有下部电极25的结构。
下部电极25与下部电极11的下表面接合。下部电极25的底面是四边形，成为与功率半导体芯片(未图示)接合的接合面。下部电极25与下部电极11的接合体作为第1电极起作用。
由于下部电极25的底面是四边形，因此能够容易地进行与同样具有四边形的主面的功率半导体芯片的接合。
下部电极25的下表面的大小是与功率半导体芯片的主面相同的大小、或者是向功率半导体芯片的主面的大小加上规定的裕度后的大小。由此，能够将弹簧电极113的大小设为最小限度，高效地利用功率半导体模块内的空间。
＜实施方式8的效果＞
对于实施方式8涉及的压装功率半导体模块所用的弹簧电极113，作为第1电极的下部电极25的与功率半导体芯片的接触面是四边形。因此，能够容易地进行与同样具有四边形的主面的功率半导体芯片的接合。
此外，本发明在其发明范围内，能够自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。
虽然详细地说明了本发明，但上述说明在所有的方面都是例示，本发明并不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示的无数变形例。
标号的说明
11、16、25下部电极，12、17上部电极，13压垫，14圆筒导体，14a分割区域，15狭缝，18金属丝导体，18a、18b弯折部，19、21、24内部弹簧，20绝缘体，22、23导体块，101、102、103、104、105、106、107、108、109、110、111、112、113弹簧电极。

Claims (14)

1.一种压装功率半导体模块用弹簧电极(101)，其具有：
第1电极(11)，其与功率半导体芯片接触；
第2电极(12)，其与所述第1电极相对配置；以及
压垫，其连接所述第1电极(11)以及所述第2电极(12)，在所述第1电极(11)以及所述第2电极(12)的相对面的法线方向上具有挠性，
所述第1电极(11)以及所述第2电极(12)的相对面是大于或等于五边形的多边形，
所述第1电极(11)的相对面的各边和与这些边对应的所述第2电极(12)的相对面的各边通过所述压垫(13)并联连接。
2.根据权利要求1所述的压装功率半导体模块用弹簧电极(101)，其中，
所述第1电极(11)以及所述第2电极(12)的彼此相对的面是正多边形。
3.一种压装功率半导体模块用弹簧电极(102、103)，其具有：
第1电极，其与功率半导体芯片接触；
第2电极，其与所述第1电极相对配置；以及
压垫，其连接所述第1电极以及所述第2电极，在所述第1电极以及所述第2电极的相对面的法线方向上具有挠性，
所述压垫是在所述第1电极以及所述第2电极的相对面的法线方向上具有圆筒轴的圆筒导体(14)，
在所述圆筒导体(14)处，除了其两端以外，多个狭缝(15)从所述第1电极侧形成至所述第2电极侧。
4.根据权利要求3所述的压装功率半导体模块用弹簧电极(102、103)，其中，
所述多个狭缝(15)在所述圆筒导体(14)的圆周方向上等间隔地形成。
5.根据权利要求3或4所述的压装功率半导体模块用弹簧电极(103)，其中，
所述多个狭缝(15)相对于所述圆筒导体(14)的圆筒轴方向倾斜地形成。
6.一种压装功率半导体模块用弹簧电极(104、105、106、107)，其具有：
第1电极(16)，其与功率半导体芯片接触；
第2电极(17)，其与所述第1电极相对配置；以及
压垫，其连接所述第1电极(16)以及所述第2电极(17)，在所述第1电极(16)以及所述第2电极(17)的相对面的法线方向上具有挠性，
所述压垫是沿着以所述第1电极(16)以及所述第2电极(17)作为两个端面的虚拟圆筒的侧面配置的多个金属丝导体(18)。
7.根据权利要求6所述的压装功率半导体模块用弹簧电极(105、106)，其中，
所述多个金属丝导体(18)具有弯折部(18a、18b)。
8.根据权利要求6或7所述的压装功率半导体模块用弹簧电极(107)，其中，
所述多个金属丝导体(18)相对于所述第1电极(16)以及所述第2电极(17)的相对面的法线方向倾斜地配置。
9.根据权利要求6至8中任一项所述的压装功率半导体模块用弹簧电极(104、105、106、107)，其中，
所述多个金属丝导体(18)的直径大于或等于2mm。
10.根据权利要求1至9中任一项所述的压装功率半导体模块用弹簧电极(108)，其中，
还具有内部弹簧(19)，该内部弹簧(19)设置于由所述第1电极、所述第2电极以及所述压垫包围的内部空间，
所述内部弹簧(19)具有第1端部和第2端部，所述内部弹簧在所述第1端部处与所述第1电极以及所述第2电极的任意者连接。
11.根据权利要求10所述的压装功率半导体模块用弹簧电极，其中，
在所述内部空间还具有绝缘体(22)，该绝缘体(22)设置于所述内部弹簧(21)的所述第2端部和没有与所述内部弹簧(21)的所述第1端部连接的所述第1电极或者所述第2电极之间。
12.根据权利要求1至9中任一项所述的压装功率半导体模块用弹簧电极(110、111)，其中，
还具有导体块(22、23)，该导体块(22、23)设置于由所述第1电极、所述第2电极以及所述压垫包围的内部空间，
所述导体块(22、23)具有第1端部和第2端部，所述导体块在所述第1端部处与所述第1电极以及所述第2电极的任意者连接。
13.根据权利要求12所述的压装功率半导体模块用弹簧电极(112)，其中，
在所述内部空间还具有内部弹簧(24)，该内部弹簧(24)设置于所述导体块(23)的所述第2端部和没有与所述导体块(23)的所述第1端部连接的所述第1电极或者所述第2电极之间。
14.根据权利要求1至13中任一项所述的压装功率半导体模块用弹簧电极(113)，其中，
所述第1电极(25)的与所述功率半导体芯片的接触面是四边形。
CN201780094212.2A 2017-08-31 2017-08-31 压装功率半导体模块用弹簧电极 Active CN111052361B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031365 WO2019043870A1 (ja) 2017-08-31 2017-08-31 プレスパックパワー半導体モジュール用ばね電極

Publications (2)

Publication Number Publication Date
CN111052361A true CN111052361A (zh) 2020-04-21
CN111052361B CN111052361B (zh) 2023-08-25

Family

ID=65525096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094212.2A Active CN111052361B (zh) 2017-08-31 2017-08-31 压装功率半导体模块用弹簧电极

Country Status (5)

Country Link
US (1) US11705424B2 (zh)
JP (1) JP6749497B2 (zh)
CN (1) CN111052361B (zh)
DE (1) DE112017007965T5 (zh)
WO (1) WO2019043870A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113834527A (zh) * 2021-09-18 2021-12-24 重庆大学 一种压接型功率半导体结构及其内部压力在线测量方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019043753A1 (ja) * 2017-08-28 2019-03-07 三菱電機株式会社 ばね電極
DE112019007398T5 (de) * 2019-06-05 2022-02-17 Mitsubishi Electric Corporation Elektrisch leitende struktur und leistungshalbleitermodul
JP7237191B2 (ja) * 2019-11-15 2023-03-10 三菱電機株式会社 半導体装置
CN112636054B (zh) * 2020-11-27 2022-08-05 株洲中车时代半导体有限公司 半导体设备组件、压接式功率半导体模块及制造方法
EP4068353B1 (en) 2021-03-31 2023-12-27 Hitachi Energy Ltd Method for producing a power semiconductor module and power semiconductor module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2927953A (en) * 1957-01-28 1960-03-08 Itt Electrical lead conductor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3270697A (en) * 1962-10-02 1966-09-06 B & W Inc Method for forming a pipe centering device
US3231795A (en) * 1962-10-18 1966-01-25 Bendix Corp Low inductance and capacitance electrical cartridge and method of manufacture
DE1303268B (zh) * 1966-07-14 Gain W
US3495474A (en) * 1966-11-24 1970-02-17 Nissan Motor Impact absorbing means for vehicles
US3699624A (en) * 1969-05-14 1972-10-24 Koppy Corp Stretch method for making a tubular product
DE2855493A1 (de) 1978-12-22 1980-07-03 Bbc Brown Boveri & Cie Leistungs-halbleiterbauelement
DE2937049A1 (de) 1979-09-13 1981-04-02 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungs-halbleiterbauelement
US4753617A (en) * 1986-11-17 1988-06-28 Raychem Corporation Electrical device having flexible electrical contacts
USD315959S (en) * 1989-06-09 1991-04-02 Dona Bilangi Handle grip for a baby bottle
JPH05202968A (ja) * 1992-01-23 1993-08-10 Mitsubishi Electric Corp 皿バネ固定方法
US5510650A (en) * 1994-09-02 1996-04-23 General Motors Corporation Low mechanical stress, high electrical and thermal conductance semiconductor die mount
DE19903245A1 (de) 1999-01-27 2000-08-03 Asea Brown Boveri Leistungshalbleitermodul
EP1263045A1 (en) 2001-06-01 2002-12-04 ABB Schweiz AG High power semiconductor module
EP1475832A1 (de) * 2003-05-05 2004-11-10 ABB Technology AG Druckkontaktierbares Leistungshalbleitermodul

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2927953A (en) * 1957-01-28 1960-03-08 Itt Electrical lead conductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113834527A (zh) * 2021-09-18 2021-12-24 重庆大学 一种压接型功率半导体结构及其内部压力在线测量方法

Also Published As

Publication number Publication date
DE112017007965T5 (de) 2020-06-04
JP6749497B2 (ja) 2020-09-02
WO2019043870A1 (ja) 2019-03-07
JPWO2019043870A1 (ja) 2020-02-06
US11705424B2 (en) 2023-07-18
US20200152595A1 (en) 2020-05-14
CN111052361B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN111052361B (zh) 压装功率半导体模块用弹簧电极
CN105720046B (zh) 半导体模块以及半导体装置
CN103400831B (zh) 一种全压接igbt模块及其装配方法
JP6308300B2 (ja) 半導体装置
CN107004666B (zh) 用于半导体部件的引线框架及包括引线框架的电路装置
CN108701570A (zh) 热金属氧化物变阻器电路保护装置
JP2018074088A (ja) 半導体装置
KR101954393B1 (ko) 전자 장치
US10658268B2 (en) Semiconductor device
CN107078126B (zh) 半导体模块以及半导体模块用的导电构件
CN105074920B (zh) 功率半导体模块
US10121719B2 (en) Semiconductor device
JP6758512B2 (ja) ばね電極
JP6790432B2 (ja) 半導体装置の放熱構造
JP6257474B2 (ja) 電力用回路装置
CN113345852A (zh) 一种压接型功率芯片封装结构
JPH06302734A (ja) 電力用半導体モジュール
US20180166413A1 (en) Electrically conductive bond between at least two electrical components at a carrier mounted with electronic and/or electrical devices, said bond being formed by a bond wire
EP2688101A1 (en) Method for electrically connecting vertically positioned substrates
CN220796714U (zh) 一种低热阻功率模块
CN109427709A (zh) 电气器件以及电气装置
US10770420B2 (en) Semiconductor device
CN212485340U (zh) 一种防断裂的贴片二极管
JP2018129474A (ja) 半導体モジュール
JP2018067456A (ja) 保護素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant