CN111048030A - 驱动芯片和显示装置 - Google Patents

Abstract

本发明公开了一种驱动芯片和显示装置。驱动芯片包括时序控制器、第一源极驱动器和第二源极驱动器；所述时序控制器的第一时钟输出端与所述第一源极驱动器的时钟输入端电连接，所述时序控制器的第一数据输出端与所述第一源极驱动器的数据输入端电连接；所述时序控制器的第二时钟输出端与所述第二源极驱动器的时钟输入端电连接，所述时序控制器的第二数据输出端与所述第二源极驱动器的数据输入端电连接。本发明实施例能够改善显示装置的随机闪点等显示不良问题，提升显示效果。

Description

驱动芯片和显示装置

技术领域

本发明实施例涉及芯片技术，尤其涉及一种驱动芯片和显示装置。

背景技术

随着显示技术的发展，显示装置的应用也越来越广泛，相应地对显示装置中各项技术等的要求也越来越高。

然而，现有的显示装置在显示时容易出现随机闪点或者边缘闪点等显示不良的问题，严重影响显示效果。

发明内容

本发明提供一种驱动芯片和显示装置，以改善显示装置中出现的随机闪点以及边缘闪点等问题。

第一方面，本发明实施例提供了一种驱动芯片，包括：时序控制器、第一源极驱动器和第二源极驱动器；所述时序控制器的第一时钟输出端与所述第一源极驱动器的时钟输入端电连接，所述时序控制器的第一数据输出端与所述第一源极驱动器的数据输入端电连接；所述时序控制器的第二时钟输出端与所述第二源极驱动器的时钟输入端电连接，所述时序控制器的第二数据输出端与所述第二源极驱动器的数据输入端电连接。

可选地，所述时序控制器的第一时钟输出端通过第一时钟连接线与所述第一源极驱动器的时钟输入端电连接；所述时序控制器的第二时钟输出端通过第二时钟连接线与所述第二源极驱动器的时钟输入端电连接；所述时序控制器的第一数据输出端通过第一数据连接线与所述第一源极驱动器的数据输入端电连接；所述时序控制器的第二数据输出端通过第二数据连接线与所述第二源极驱动器的数据输入端电连接；所述第一时钟连接线与所述第二时钟连接线的长度相同；和/或，所述第一数据连接线与所述第二数据连接线的长度相同。

可选地，所述第一源极驱动器与所述第二源极驱动器关于中心线对称设置，所述中心线垂直于所述第一源极驱动器及所述第二源极驱动器的排列方向；所述时序控制器关于所述中心线对称，且所述时序控制器与所述第一源极驱动器及所述第二源极驱动器均不交叠。

可选地，所述第一时钟连接线与所述第二时钟连接线关于所述中心线对称；和/或，所述第一数据连接线与所述第二数据连接线关于所述中心线对称。

可选地，所述时序控制器位于所述第一源极驱动器远离所述第一源极驱动器的数据输出端的一侧。

可选地，所述驱动芯片还包括电源线；所述电源线与所述第一源极驱动器的电源输入端及所述第二源极驱动器的电源输入端电连接。

可选地，所述电源线呈网格状。

可选地，所述电源线形成有多个网格，所述多个网格关于中心线对称设置，所述中心线垂直于所述第一源极驱动器及所述第二源极驱动器的排列方向。

第二方面，本发明实施例还提供了一种显示装置，包括显示面板以及如第一方面所述的驱动芯片；所述驱动芯片用于向所述显示面板输出数据电压。

可选地，所述驱动芯片与所述显示面板采用COG、COF或者TAB绑定。

本发明采用的驱动芯片包括时序控制器、第一源极驱动器和第二源极驱动器；时序控制器的第一时钟输出端与第一源极驱动器的时钟输入端电连接，时序控制器的第一数据输出端与第一源极驱动器的数据输入端电连接；时序控制器的第二时钟输出端与第二源极驱动器的时钟输入端电连接，时序控制器的第二数据输出端与第二源极驱动器的数据输入端电连接。可通过时序控制器通过第一数据输出端向第一源极驱动器输出数据信号，并同时通过第二数据输出端向第二源极驱动器输出数据信号，从而能够提高时序控制器输出的数据信号在两个源极驱动器数据输入端的保持时间，使得写入更为充分，进而使得两个源极驱动器输出的数据信号更为准确，不会使像素电路发生数据误载等问题，从而提高了显示效果。

附图说明

图1为本发明实施例提供的一种驱动芯片的结构示意图；

图2为本发明实施例提供的又一种驱动芯片的结构示意图；

图3为本发明实施例提供的又一种驱动芯片的结构示意图；

图4为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中提到的现有的显示装置中存在随机闪点以及边缘闪点等问题，发明人经过仔细研究发现，产生此技术问题的原因在于：显示装置中通常包括显示面板和驱动芯片，驱动芯片用于向显示面板提供数据信号，为了满足显示面板高分辨率的需求，驱动芯片通常被配置为包含一个时序控制器以及两个源极驱动器，通过时序控制器控制两个源极驱动器向显示面板中的像素电路提供数据信号。然而，现有的时序控制器均是采用单端输出，即先向其中一个源极驱动器输出控制信号以及数据信号，控制该源极驱动器向显示面板输出数据信号；然后，再控制另外一个源极驱动器工作，向该源极驱动器输出控制信号以及数据信号，控制该源极驱动器向显示面板输出数据信号。在高刷新频率下，源极驱动器接收到的数据信号保持时间不足，数据可能发生误载，进而造成随机闪点或者边缘闪点的问题，严重影响显示面板的显示效果。

针对上述技术问题，本发明提出如下解决方案：

图1为本发明实施例提供的一种驱动芯片的结构示意图，参考图1，驱动芯片10包括时序控制器101、第一源极驱动器102和第二源极驱动器103；时序控制器101的第一时钟输出端CL1与第一源极驱动器102的时钟输入端A1电连接，时序控制器101的第一数据输出端D1与第一源极驱动器102的数据输入端A2电连接；时序控制器101的第二时钟输出端CL2与第二源极驱动器103的时钟输入端B1电连接，时序控制器101的第二数据输出端D2与第二源极驱动器103的数据输入端B2电连接。

具体地，驱动芯片10可用于向显示面板提供数据信号，在其它一些实施方式中，驱动芯片10内部还可包括栅极驱动器等，以向显示面板提供扫描信号；时序控制器101可用于向第一源极驱动器102以及第二源极驱动器103提供时钟信号以及数据信号，进而控制第一源极驱动器102以及第二源极驱动器103向显示面板中的像素电路提供数据信号。时序控制器101中可包含数据读取单元以及控制单元等，其功能以及工作原理为本领域技术人员所熟知，在此不再赘述。在本实施例中，时序控制器101包含两个数据输出端，即第一数据输出端D1以及第二数据输出端D2，驱动芯片10在工作时，可通过第一数据输出端D1向第一源极驱动器102输出数据信号，并同时通过第二数据输出端D2向第二源极驱动器103输出数据信号，从而在刷新频率相同时，相比于先向第一源极驱动器输出数据信号再向第二源极驱动器输出数据信号的方式，能够提高时序控制器101输出的数据信号在两个源极驱动器数据输入端的保持时间，使得写入更为充分，进而使得两个源极驱动器输出的数据信号更为准确，不会使像素电路发生数据误载等问题，从而提高了显示效果。另外，通过设置时序控制器101包含两个时钟输出端，即第一时钟输出端CL1和第二时钟输出端CL2，可分别控制第一源极驱动器102以及第二源极驱动器103，其控制更为灵活，也即更容易使得两个源极驱动器各自的时钟信号与数据信号相匹配，能够进一步扩大时序控制器101输出的数据信号在高刷新频率下的保持时间，进而使得两个源极驱动器输出的数据信号更为准确，不会使像素电路发生数据误载等问题，从而提高了显示效果。

本实施例的技术方案，采用的驱动芯片包括时序控制器、第一源极驱动器和第二源极驱动器；时序控制器的第一时钟输出端与第一源极驱动器的时钟输入端电连接，时序控制器的第一数据输出端与第一源极驱动器的数据输入端电连接；时序控制器的第二时钟输出端与第二源极驱动器的时钟输入端电连接，时序控制器的第二数据输出端与第二源极驱动器的数据输入端电连接。可通过时序控制器通过第一数据输出端向第一源极驱动器输出数据信号，并同时通过第二数据输出端向第二源极驱动器输出数据信号，从而能够提高时序控制器输出的数据信号在两个源极驱动器数据输入端的保持时间，使得写入更为充分，进而使得两个源极驱动器输出的数据信号更为准确，不会使像素电路发生数据误载等问题，从而提高了显示效果。

可选地，继续参考图1，时序控制器101的第一时钟输出端CL1通过第一时钟连接线201与第一源极驱动器102的时钟输入端A1电连接；时序控制器101的第二时钟输出端CL2通过第二时钟连接线202与第二源极驱动器103的时钟输入端B1电连接；时序控制器101的第一数据输出端D1通过第一数据连接线203与第一源极驱动器102的数据输入端A2电连接；时序控制器101的第二数据输出端D2通过第二数据连接线204与第二源极驱动器103的数据输入端B2电连接；第一时钟连接线201与第二时钟连接线202的长度相同；和/或，第一数据连接线203与第二数据连接线204的长度相同。

具体地，连接线一般采用金属材料制成，其上容易存在寄生电容以及电阻，而电阻和寄生电容会导致连接线上传输的信号发生时延，当各个连接线上的电阻不同时，会使得各个信号的时延不同，从而造成连接线输出信号不一致的问题。在本实施例中，通过设置第一时钟连接线201与第二时钟连接线202的长度相同，同时可设置第一时钟连接线201与第二时钟连接线202的线宽相同，可使得第一时钟连接线201和第二时钟连接线202的电阻相同，进而使得时序控制器101通过第一时钟输出端CL1输出的时钟信号的时延，与时序控制器101通过第二时钟输出端CL2输出的时钟信号的时延相同，也即第一源极驱动器102与第二源极驱动器103接收到的时钟信号为同步的时钟信号，进而保证第一源极驱动器102与第二源极驱动器103工作的同步性，提高显示面板显示的均匀性，进一步提高显示效果。同时可设置第一数据连接线203和第二数据连接线204的长度相同，此时可设置第一数据连接线203与第二数据连接线204的线宽相同，可使得第一数据连接线203与第二数据连接线204的电阻相同，进而使得时序控制器101通过第一数据输出端D1输出的数据信号的时延，与时序控制器101通过第二数据输出端D2输出的数据信号的时延相同，也即第一源极驱动器102和第二源极驱动器103接收到的数据信号为同步的数据信号，进一步保证第一源极驱动器102和第二源极驱动器103工作的同步性，第一源极驱动器102上的数据信号的保持时间，与第二源极驱动器103上的数据信号的保持时间相同，从而保证第一源极驱动器102与第二源极驱动器103输出的数据信号相同，避免显示面板出现随机闪点或是显示不均等问题，进一步提高显示面板的显示效果。

可选地，继续参考图1，第一源极驱动器102与第二源极驱动器103关于中心线301对称设置，中心线301垂直于第一源极驱动器102及第二源极驱动器103的排列方向；时序控制器101关于中心线301对称，且时序控制器101与第一源极驱动器102及第二源极驱动器103均不交叠。

具体地，第一源极驱动器101和第二源极驱动器102可沿第一方向X排列，中心线301沿第二方向Y延伸，第一方向X垂直于第二方向Y，需要说明的是，中心线301实际上是不存在的线，只是第一源极驱动器101与第二源极驱动器102之间的一条对称轴；通过设置第一源极驱动器102与第二源极驱动器103关于中心线301对称，并且时序控制器101也关于中心线301对称，也即时序控制器101位于第一源极驱动器102和第二源极驱动器103的中间位置，在设置第一时钟连接线201、第二时钟连接线202、第一数据连接线203以及第二数据连接线204时更为方便，可很容易即可使得第一时钟连接线201与第二时钟连接线202长度相同，以及使得第一数据连接线203与第二数据连接线204的长度相同，简化了布线难度，有利于降低驱动芯片的成本。

可选地，继续参考图1，第一时钟连接线201与第二时钟连接线202关于中心线301对称；和/或，第一数据连接线203与第二数据连接线204关于中心线301对称。

这样设置，也即第一数据连接线201与第二数据连接线202的形状、长度等完全相同，第一数据连接线201的电阻以及寄生电容与第二数据连接线202的电阻以及寄生电容也相同，进一步保证时序控制器101通过第一时钟输出端CL1输出的时钟信号的时延，与时序控制器101通过第二时钟输出端CL2输出的时钟信号的时延相同，也即第一源极驱动器102与第二源极驱动器103接收到的时钟信号为同步的时钟信号，进而保证第一源极驱动器102与第二源极驱动器103工作的同步性，提高显示面板显示的均匀性，进一步提高显示效果。同时可设置第一数据连接线203和第二数据连接线204关于中心线301对称，进一步使得时序控制器101通过第一数据输出端D1输出的数据信号的时延，与时序控制器101通过第二数据输出端D2输出的数据信号的时延相同，也即第一源极驱动器102和第二源极驱动器103接收到的数据信号为同步的数据信号，进一步保证第一源极驱动器102和第二源极驱动器103工作的同步性，同时还可使第一源极驱动器102上的数据信号的保持时间，与第二源极驱动器103上的数据信号的保持时间相同，从而保证第一源极驱动器102与第二源极驱动器103输出的数据信号相同，避免显示面板出现随机闪点或是显示不均等问题，进一步提高显示面板的显示效果。

可选地，图2为本发明实施例提供的又一种驱动芯片的结构示意图，参考图2，时序控制器101位于第一源极驱动器102远离第一源极驱动器102的数据输出端的一侧。

具体地，第一源极驱动器102可包括多个数据输出端(E1、……En)，第二源极驱动器103可包括多个数据输出端(E1、……En)，数据输出端可用于与显示面板中的像素电路电连接，以向像素电路提供数据信号，通过设置时序控制器位于第一源极驱动器102远离第一源极驱动器的数据输出端的一侧，在布置源极驱动器的数据输出端与像素电路的连接线时，该连接线可不被时序控制器101阻挡，从而进一步简化布线难度，降低显示装置的整体成本。

可选地，图3为本发明实施例提供的又一种驱动芯片的结构示意图，参考图3，驱动芯片10还包括电源线401，电源线401与第一源极驱动器102的电源输入端以及第二源极驱动器103的电源输入端电连接。

示例性地，电源线401可用于向第一源极驱动器102以及第二源极驱动器104提供电源信号，以保证第一源极驱动器102和第二源极驱动器103的正常工作，相应的驱动芯片10内还可包括电源模块，用于向电源线401提供电源信号。如图3所示，电源线401可呈网格状，相较于单线形式，网格状结构减小电源线401的电阻，进而减小电源线401上的压降，降低功耗。

可选地，继续参考图3，电源线401形成有多个网格4011，多个网格4011关于中心线301对称设置，中心线301垂直于第一源极驱动器102及第二源极驱动器103的排列方向。可选地，当多个网格4011呈均匀分布时，可以降低电源线401的布线难度，降低显示装置的整体成本。

这样设置，网格4011的分布较为均匀，也即电源线4011在各个部分的压降误差也较小，第一源极驱动器102和第二源极驱动器103所接收到的电源信号也相同，从而进一步提高了第一源极驱动器102和第二源极驱动器103工作的同步性，进一步提高显示面板的显示效果。

本发明实施例还提供了一种显示装置，图4为本发明实施例提供的一种显示装置的结构示意图，参考图4，显示装置包括显示面板11以及本发明任意实施例提供的驱动芯片10；驱动芯片10用于向显示面板输出数据电压。

具体地，显示面板11包括位于显示区的多个像素电路110，驱动芯片10中源极驱动器的数据输出端通过数据线111与对应的像素电路110电连接，从而为像素电路提供数据电压，控制显示面板10显示。因其包含本发明任意实施例提供的驱动芯片，因此也具有相同的有益效果，在此不再赘述。

示例性地，驱动芯片10可绑定在显示面板10上，其绑定工艺包括但不限于COG(Chip on Glass，玻璃覆晶)、COF(Chip on FPC，覆晶薄膜)或者TAB(Tape AutomatedBonding，卷带自动结合)等。显示装置可为手机、平板、电脑或者可穿戴设备等。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种驱动芯片，其特征在于，包括：时序控制器、第一源极驱动器和第二源极驱动器；

所述时序控制器的第一时钟输出端与所述第一源极驱动器的时钟输入端电连接，所述时序控制器的第一数据输出端与所述第一源极驱动器的数据输入端电连接；

所述时序控制器的第二时钟输出端与所述第二源极驱动器的时钟输入端电连接，所述时序控制器的第二数据输出端与所述第二源极驱动器的数据输入端电连接。

2.根据权利要求1所述的驱动芯片，其特征在于，所述时序控制器的第一时钟输出端通过第一时钟连接线与所述第一源极驱动器的时钟输入端电连接；所述时序控制器的第二时钟输出端通过第二时钟连接线与所述第二源极驱动器的时钟输入端电连接；所述时序控制器的第一数据输出端通过第一数据连接线与所述第一源极驱动器的数据输入端电连接；所述时序控制器的第二数据输出端通过第二数据连接线与所述第二源极驱动器的数据输入端电连接；

所述第一时钟连接线与所述第二时钟连接线的长度相同；和/或，

所述第一数据连接线与所述第二数据连接线的长度相同。

3.根据权利要求2所述的驱动芯片，其特征在于，所述第一源极驱动器与所述第二源极驱动器关于中心线对称设置，所述中心线垂直于所述第一源极驱动器及所述第二源极驱动器的排列方向；

所述时序控制器关于所述中心线对称，且所述时序控制器与所述第一源极驱动器及所述第二源极驱动器均不交叠。

4.根据权利要求3所述的驱动芯片，其特征在于，

所述第一时钟连接线与所述第二时钟连接线关于所述中心线对称；和/或，

所述第一数据连接线与所述第二数据连接线关于所述中心线对称。

5.根据权利要求3所述的驱动芯片，其特征在于，

所述时序控制器位于所述第一源极驱动器远离所述第一源极驱动器的数据输出端的一侧。

6.根据权利要求1所述的驱动芯片，其特征在于，所述驱动芯片还包括电源线；

所述电源线与所述第一源极驱动器的电源输入端及所述第二源极驱动器的电源输入端电连接。

7.根据权利要求6所述的驱动芯片，其特征在于，所述电源线呈网格状。

8.根据权利要求7所述的驱动芯片，其特征在于，所述电源线形成有多个网格，所述多个网格关于中心线对称设置，所述中心线垂直于所述第一源极驱动器及所述第二源极驱动器的排列方向。

9.一种显示装置，其特征在于，包括显示面板以及如权利要求1-8任一项所述的驱动芯片；所述驱动芯片用于向所述显示面板输出数据电压。

10.根据权利要求9所述的显示装置，其特征在于，所述驱动芯片与所述显示面板采用COG、COF或者TAB绑定。

Images