CN111046616A - 一种数据流驱动的大型数字阵列系统中最大容错设计方法 - Google Patents
一种数据流驱动的大型数字阵列系统中最大容错设计方法 Download PDFInfo
- Publication number
- CN111046616A CN111046616A CN201911308647.XA CN201911308647A CN111046616A CN 111046616 A CN111046616 A CN 111046616A CN 201911308647 A CN201911308647 A CN 201911308647A CN 111046616 A CN111046616 A CN 111046616A
- Authority
- CN
- China
- Prior art keywords
- data
- board
- branch
- data stream
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明涉及一种数据流驱动的大型数字阵列系统中最大容错设计方法,通过轮询查找获得正常支路的数据并标记为共用支路,同时复制到标记为断的支路,就能够维持系统的数据流正常,能够做到只要有一个分布式采样单元工作正常,系统即可正常工作,从而获得了最大容错能力。
Description
技术领域
本发明属于数字阵列雷达技术领域。具体涉及的技术包括分布式采样技术、数据流驱动技术。该发明可以避免大型数字阵列雷达工作时某条支路损坏引发的系统异常,同时实时检测每条支路的工作状态。
背景技术
由于大规模数字处理器件的快速发展,更大规模的数字阵列雷达,如两千阵元以上的雷达系统,越来越多的进入到了工程研制阶段,随之产生的数据传输以及可靠性的问题也凸显出来。在数据流驱动的系统中,更是需要避免由于数据流异常或断开引起的系统崩溃。
传统的数字阵列雷达,采用带屏蔽的等长同轴电缆来传输接收到的模拟回波数据,传输到信号处理机箱,之后汇总到板卡进行采用集中式采样,之后在时序信号的驱动下进行采样及数据的传输。这种方式在大型阵列中会引起线缆数量异常庞大,造成天线机笼内布线困难。
此外,还有一种分布式采样构架,即将采样及下变频处理模块与前端结合,向信号处理机箱输出将采样后的数字信号,利用数据流驱动,通常采用光纤作为媒介,这样降低了雷达系统设计的繁琐度,减少了雷达天线机笼内布线,但同时对传输有更高的要求。
发明内容
要解决的技术问题
本发明的目的是要解决上述分布式采样构架背景下利用数据流驱动,可能引起系统的崩溃。由于分布式系统数据是由分布式节点汇总到单一节点,当一个分布式单元出错后,引起系统异常。利用数据流驱动时,需要避免这种情况。本发明提出一种数据流驱动的大型数字阵列系统中最大容错设计方法。
技术方案
一种数据流驱动的大型数字阵列系统中最大容错设计方法,所述的大型数字阵列系统包括分布式采样板卡、DBF板;天线阵面划分为P个子阵,每个子阵内包含N块分布采样板卡,每一个分布采样板卡连接M路天线阵子;每个子阵连接一个DBF板,采样板与DBF板之间采用光纤连接,DBF板和DBF板之间采用VPX板间数据通路,各单元之间的接口采用GT高速SERDES接口;其特征在于步骤如下:
步骤1:采用XILINX GT传输协议,设置XILINX GT传输协议的K字符部分和数据部分,所述的K字符部分包括三种字符:时序字、数据包起始字和K字符;在时序字到来时恢复时序;在数据包起始字到来时表明数到来,收到K字符表明连接建立正常;所述的数据部分包括帧头、帧尾、数据;
步骤2:XILINX GT高速SERDES数据通过解串行后,获得数据流总线通道和K码标识总线通道,对每一个通道的通断进行判定,具体步骤如下:
1、设定时间门限,通过该时间内收到连续K码个数是否满足一定时间门限来判定通路是否建立;
2、在收到时序字的时刻判定系统时序是否正常且稳定;
3、在收到数据包时刻,对数据包起始字和帧头帧尾信息进行判定用于用户工作的协议是否正常;
4、用户协议中的帧头帧尾的间隔应小于时序字的时间;
以上有任一项不满足,都可认为通路链接不正常;
步骤3:获得上述步骤2的每一个通道的通断标识位,进行如下操作:
1、进行轮询查找,对查找到的任一标识为链接正常的支路,进行数据流复制,并保持,标识为共用支路common path;
2、将不通的支路的数据流删除;
3、用共用支路common path数据复制到删除支路;复制时,数据部分置为0,特殊字符段保留,这样保证数据流能够正常运转;
步骤4:采用步骤1-3对所有的分布式支路进行处理,即光纤数据通路和板间数据通路,这样保证所有的节点都被覆盖。
有益效果
本发明提出的一种数据流驱动的大型数字阵列系统中最大容错设计方法,通过轮询查找获得正常支路的数据并标记为共用支路,同时复制到标记为断的支路,就能够维持系统的数据流正常,能够做到只要有一个分布式采样单元工作正常,系统即可正常工作,从而获得了最大容错能力;此外在系统调试阶段,通常不可能安装全部分布式采样单元(天线子阵),那么这种容错显得尤为重要,能够使得调试时数据流与最终全部安装分布式单元时一致,简化调试过程。
附图说明
图1分布式系统组成框图
图2数据流框图
图3数据流处理流程框图
具体实施方式
现结合实施例、附图对本发明作进一步描述:
本发明主要包含以下内容及步骤:
a)搭建分布式采样平台,将包含多通道采样芯片及FPGA芯片的板卡放置在雷达天线前端部分,与天线前端阵元接收通道对应,对每一个通道采样,形成分布式采样结构。
b)由于大型数字阵列通常由于运算量巨大,无法将上述所有采样通道数据直接汇总到一块处理板卡完成DBF及相关处理。此时需要进行多处理板卡协同工作,每一块处理板卡,接收一定数量的采样数据,同时将处理结果输出,即将采样处理后数据流需要在多板卡之间在进行汇总,此过程中同样需要判定数据是否正常从而进行容错判定。
c)各单元之间的接口采用GT高速SERDES接口,该接口具有数据率高,接口链路简单的优势。采样板卡与处理板卡采用光纤接口,处理板卡之间采用底板传输。均可实现5Gbps的高速传输。传输时都对链路的通断进行判定,获得通断标志后,采用轮询方式对有问题的支路进行处理,保证数据流正常。
本发明实现的平台以某大型两维数字阵为例,分布式采样板采用多通道串行采样芯片AD9253+FPGA的构架实现多达16路子阵采样,处理板卡采用大规模FPGA完成处理。采样板与DBF板之间采用光纤连接,DBF板位于6U机箱内,遵循VITA标准。
步骤1:
搭建基于上述系统的硬件平台,如图1所示。
图1中的组成部分包含分布式采样板卡(简称为分布采样),DBF板,定时控制板卡及运算单元。系统对天线阵面划分为P个子阵,每个子阵内包含N多块分布采样板卡,每一个分布采样板卡连接M路天线阵子。数据流通路分为3种,分别为光线数据通路,VPX板间数据通路,及VPX板间运算通路。这里主要讨论前两种数据流的异常处理(由分布式节点汇总到单一节点)。
步骤2:
设置合适的协议字以及确认数据空闲周期。
对于数据流驱动的系统,必须合理设置数据流中间的特殊字符,以便从数据流中恢复出时序信息和数据信息,同时能够从数据流中监控数据通路的通断情况。
这里设置以XILINX GT传输的协议为例,XILINX GT协议中包含K字符(K码)部分,用于时钟序列的校准,及正常数据两个部分,合理设置这两个部分,即下列步骤:
1,在K字符中设置三种字符,包含时序字,数据包起始字,K字符。在时序字到来时恢复时序;在数据包起始字到来时表明数到来;收到K字符表明连接建立正常(高速serdes时钟校准)。
2,数据协议,由用户定义的相关数据协议,包含帧头、帧尾、数据等信息。
步骤3:
对每一个通道的通断进行判定,具体数据流图见图2。
XILINX GT高速SERDES数据通过解串行后,会获得数据流总线通道和K码标识总线通道,合理设置K码中的特殊字符,有助于数据流驱动中数据的通断判定。具体步骤如下:
1,根据图2的A时刻,设定时间门限,此时间内收到连续K码个数是否满足一定时间门限判定通路是否建立;
2,根据图2的B时刻收到时序字的时间判定系统时序是否正常且稳定;
3,根据图2的C时刻数据包起始字和帧头帧尾信息,可以判定用于用户工作的协议是否正常;
4,用户协议中的帧头帧尾的间隔应小于时序字的时间;
5,以上有任一项不满足,都可认为通路链接不正常。
步骤4:
获得上述步骤3的每一个通道的通断标识位,之后进行步骤4的操作,具体流程见图3,主要处理分为:
1,进行轮询查找,对查找到的任一标识为链接正常的支路,进行数据流复制,并保持。标识为共用支路(common path);
2,将不通的支路的数据流删除;
3,用共用支路(common path)数据复制到删除支路。复制时,数据部分置为0,特殊字符段保留。这样保证数据流能够正常运转。
上述步骤的操作需要对图1中所有的分布式支路进行处理,即光纤数据通路和板间数据通路,这样保证所有的节点都被覆盖。
至此,可以保证所有的分支支路的数据流都具有正常的数据通道,保证系统稳定。由于轮询中只要获得任一标识为通的支路即可,所以能够获得最大的容错能力。
Claims (1)
1.一种数据流驱动的大型数字阵列系统中最大容错设计方法,所述的大型数字阵列系统包括分布式采样板卡、DBF板;天线阵面划分为P个子阵,每个子阵内包含N块分布采样板卡,每一个分布采样板卡连接M路天线阵子;每个子阵连接一个DBF板,采样板与DBF板之间采用光纤连接,DBF板和DBF板之间采用VPX板间数据通路,各单元之间的接口采用GT高速SERDES接口;其特征在于步骤如下:
步骤1:采用XILINX GT传输协议,设置XILINX GT传输协议的K字符部分和数据部分,所述的K字符部分包括三种字符:时序字、数据包起始字和K字符;在时序字到来时恢复时序;在数据包起始字到来时表明数到来,收到K字符表明连接建立正常;所述的数据部分包括帧头、帧尾、数据;
步骤2:XILINX GT高速SERDES数据通过解串行后,获得数据流总线通道和K码标识总线通道,对每一个通道的通断进行判定,具体步骤如下:
1、设定时间门限,通过该时间内收到连续K码个数是否满足一定时间门限来判定通路是否建立;
2、在收到时序字的时刻判定系统时序是否正常且稳定;
3、在收到数据包时刻,对数据包起始字和帧头帧尾信息进行判定用于用户工作的协议是否正常;
4、用户协议中的帧头帧尾的间隔应小于时序字的时间;
以上有任一项不满足,都可认为通路链接不正常;
步骤3:获得上述步骤2的每一个通道的通断标识位,进行如下操作:
1、进行轮询查找,对查找到的任一标识为链接正常的支路,进行数据流复制,并保持,标识为共用支路common path;
2、将不通的支路的数据流删除;
3、用共用支路common path数据复制到删除支路;复制时,数据部分置为0,特殊字符段保留,这样保证数据流能够正常运转;
步骤4:采用步骤1-3对所有的分布式支路进行处理,即光纤数据通路和板间数据通路,这样保证所有的节点都被覆盖。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911308647.XA CN111046616B (zh) | 2019-12-18 | 2019-12-18 | 一种数据流驱动的大型数字阵列系统中最大容错设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911308647.XA CN111046616B (zh) | 2019-12-18 | 2019-12-18 | 一种数据流驱动的大型数字阵列系统中最大容错设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111046616A true CN111046616A (zh) | 2020-04-21 |
CN111046616B CN111046616B (zh) | 2023-03-10 |
Family
ID=70237559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911308647.XA Active CN111046616B (zh) | 2019-12-18 | 2019-12-18 | 一种数据流驱动的大型数字阵列系统中最大容错设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111046616B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0828363A2 (en) * | 1996-09-04 | 1998-03-11 | Texas Instruments Incorporated | Multicode modem with a plurality of analogue front ends |
EP0831624A2 (en) * | 1996-09-04 | 1998-03-25 | Texas Instruments Incorporated | A modem |
CN102223407A (zh) * | 2010-04-01 | 2011-10-19 | 苹果公司 | 数据处理系统及其方法 |
CN106301659A (zh) * | 2015-06-05 | 2017-01-04 | 华东师范大学 | 一种磁共振多通道数字传输系统及其数据传输方法 |
CN108282212A (zh) * | 2017-01-06 | 2018-07-13 | 华为技术有限公司 | 一种信道状态信息处理的方法、装置和系统 |
CN109633568A (zh) * | 2018-12-20 | 2019-04-16 | 南京理工大学 | 基于光纤接口的全数字阵列雷达波束形成器设计方法 |
CN110325929A (zh) * | 2016-12-07 | 2019-10-11 | 阿瑞路资讯安全科技股份有限公司 | 用于检测有线网络变化的信号波形分析的系统和方法 |
-
2019
- 2019-12-18 CN CN201911308647.XA patent/CN111046616B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0828363A2 (en) * | 1996-09-04 | 1998-03-11 | Texas Instruments Incorporated | Multicode modem with a plurality of analogue front ends |
EP0831624A2 (en) * | 1996-09-04 | 1998-03-25 | Texas Instruments Incorporated | A modem |
CN102223407A (zh) * | 2010-04-01 | 2011-10-19 | 苹果公司 | 数据处理系统及其方法 |
CN106301659A (zh) * | 2015-06-05 | 2017-01-04 | 华东师范大学 | 一种磁共振多通道数字传输系统及其数据传输方法 |
CN110325929A (zh) * | 2016-12-07 | 2019-10-11 | 阿瑞路资讯安全科技股份有限公司 | 用于检测有线网络变化的信号波形分析的系统和方法 |
CN108282212A (zh) * | 2017-01-06 | 2018-07-13 | 华为技术有限公司 | 一种信道状态信息处理的方法、装置和系统 |
CN109633568A (zh) * | 2018-12-20 | 2019-04-16 | 南京理工大学 | 基于光纤接口的全数字阵列雷达波束形成器设计方法 |
Non-Patent Citations (1)
Title |
---|
张利珍等: "数字阵雷达阵面数据容错分析与定位方法研究", 《现代雷达》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111046616B (zh) | 2023-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101198943B (zh) | 点到点链路协商方法和装置 | |
EP2854355B1 (en) | Central alignment circuitry for high-speed serial receiver circuits | |
US5612953A (en) | Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems | |
CN110865958B (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
US7315551B2 (en) | Synchronous low voltage differential I/O buss | |
US3810103A (en) | Data transfer control apparatus | |
KR20060079076A (ko) | 고기능 프로브로부터 논리 분석기로의 정보 전송 방식 | |
US20120185626A1 (en) | Method and apparatus for dividing a single serial enclosure management bit stream into multiple enclosure management bit streams and for providing the respective bit streams to respective midplanes | |
US6175931B1 (en) | Global hard error distribution using the SCI interconnect | |
CN111147522A (zh) | 多通道RocketIO协议与FC协议实时转换方法 | |
CN111046616B (zh) | 一种数据流驱动的大型数字阵列系统中最大容错设计方法 | |
CN109815073B (zh) | 一种基于pxi平台的高速串口srio的测试方法 | |
EP2197218B1 (en) | A shared bus distributed intercross device | |
CN100395744C (zh) | 实现中央控制单元对单板集中控制的方法和系统 | |
CN116737624B (zh) | 一种高性能数据存取装置 | |
EP0353249A1 (en) | Parallel networking architecture | |
CN109660296A (zh) | 一种用于复杂环境下的光通信误码率检测装置及方法 | |
Crosetto | LHCb base-line level-0 trigger 3D-Flow implementation | |
CN111526067B (zh) | 一种网络分流器和网络分流器的通信方法 | |
US20110058570A1 (en) | Programmable crossbar structures in asynchronous systems | |
KR101527674B1 (ko) | 백플레인, 이를 이용한 제어 시스템 및 방법 | |
EP0505781A2 (en) | Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer system | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN112653515B (zh) | 基于串行lvds接口和双令牌环的tr单元组网方法 | |
CN202662010U (zh) | Fpga互联装置、验证板及soc系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |