CN111033730A - 利用沟槽结构的嵌入式桥管芯的电力输送 - Google Patents

利用沟槽结构的嵌入式桥管芯的电力输送 Download PDF

Info

Publication number
CN111033730A
CN111033730A CN201780094472.XA CN201780094472A CN111033730A CN 111033730 A CN111033730 A CN 111033730A CN 201780094472 A CN201780094472 A CN 201780094472A CN 111033730 A CN111033730 A CN 111033730A
Authority
CN
China
Prior art keywords
interconnect
conductive
die
disposed
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094472.XA
Other languages
English (en)
Inventor
K.艾根
钱治国
谢建勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202310475283.4A priority Critical patent/CN116666332A/zh
Publication of CN111033730A publication Critical patent/CN111033730A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

接合封装结构的方法/结构被描述。那些方法/结构可包括部署在衬底的表面上的管芯、嵌入衬底中的互连桥、以及穿过互连桥的一部分而部署的至少一个垂直互连结构，其中所述至少一个垂直互连结构电气地和物理地耦合到管芯。

Description

利用沟槽结构的嵌入式桥管芯的电力输送
背景技术
嵌入式多管芯互连桥（EMIB）技术可包括将桥管芯嵌入到微电子封装衬底中，诸如嵌入到有机封装衬底中。桥管芯可包括用于在体（bulk）硅衬底内输入/输出（I/O）的若干个金属层。桥管芯通常通过一材料（诸如，通过位于桥管芯的底部部分和封装衬底之间的电介质材料）与封装隔离。由于高I/O密度，所以EMIB结构可具有高的信号带宽。然而，将电力输送路径（power delivery path）从桥管芯结构路由到微电子封装可能提出例如电阻和电感挑战方面的问题。
附图说明
尽管本说明书以特别指出并且明确要求保护某些实施例的权利要求来结束，但是当结合附图阅读时，从以下描述可容易地弄清这些实施例的优点，附图中；
图1a表示根据实施例的封装结构的横截面视图。
图1b-1d表示根据实施例的封装结构的俯视图。
图2a-2f表示根据实施例的形成互连桥的方法的横截面视图。
图3a-3f表示根据实施例的形成互连桥的方法的横截面视图。
图4表示根据实施例的形成封装结构的方法的流程图。
图5表示根据实施例的计算装置的示意图。
具体实施方式
在以下详细描述中，参考附图，这些附图通过图示的方式示出可在其中实践方法和结构的特定实施例。足够详细地描述这些实施例，以使得本领域技术人员能够实践实施例。要理解，各种实施例尽管不同，但不一定相互排斥。例如，可将本文中结合一个实施例描述的特定特征、结构或特性在其它实施例内实现而不脱离实施例的精神和范围。另外，要理解，可修改每个公开的实施例内的各个元件的位置或布置而不脱离实施例的精神和范围。
因此，不要以限制性意义来理解以下详细描述，并且实施例的范围仅由适当解译的随附权利要求以及权利要求所享有的等同物的全部范围限定。在图中，遍及若干个视图，相似标号可指相同或类似的功能性。如本文中所使用的术语“在……上方”、“到”、“在……之间”和“在……上”可指一层相对于其它层的相对位置。在另一层“上方”或“上”的一层或键合（bond）“到”另一层的一层可与该另一层直接接触，或者可具有一个或多个中间层。在层“之间”的一层可与这些层直接接触，或者可具有一个或多个中间层。彼此“相邻”的层和/或结构可在它们之间具有或不具有中间结构/层。直接在另外的（一个或多个）层/结构上/直接与另外的（一个或多个）层/结构接触的（一个或多个）层/结构可在它们之间不具有（一个或多个）中间层/结构。
可将本文中的实施例的各种实现在诸如封装衬底的衬底上形成或实行。封装衬底可包括能够在管芯（诸如，集成电路（IC）管芯）和可与微电子封装耦合的下一级构件（例如，电路板）之间提供电通信的任何合适类型的衬底。在另一个实施例中，衬底可包括能够在IC管芯和与较低的IC/管芯封装耦合的上层IC封装之间提供电通信的任何合适类型的衬底，并且在进一步的实施例中，衬底可包括能够在上层IC封装和与IC封装耦合的下一级构件之间提供电通信的任何合适类型的衬底。
衬底还可为管芯/器件提供结构支撑。通过示例的方式，在一个实施例中，衬底可包括围绕核芯（core）层（电介质或金属核芯）堆积的多层衬底（包括电介质材料和金属的交替层）。在另一个实施例中，衬底可包括无芯多层衬底。其它类型的衬底和衬底材料也可用于公开的实施例（例如，陶瓷、蓝宝石、玻璃等）。此外，根据一个实施例，衬底可包括在管芯本身上方堆积的电介质材料和金属的交替层，这种工艺有时称为“无凸块堆积工艺（bumpless build-up process）”。在利用此类方法的情况下，可需要或者可不需要传导互连（conductive interconnect）（因为在一些情况下，堆积层可直接部署在管芯上方）。
管芯/器件可包括任何类型的集成电路器件。在一个实施例中，管芯可包括处理系统（单核或多核）。例如，管芯可包括微处理器、图形处理器、信号处理器、网络处理器、芯片组等。在一个实施例中，管芯可包括具有多个功能单元（例如，一个或多个处理单元、一个或多个图形单元、一个或多个通信单元、一个或多个信号处理单元、一个或多个安全单元等）的片上系统（SoC）。但是，应理解，公开的实施例不限于任何特定类型或类别的器件/管芯。
传导互连结构可部署在管芯/器件的（一个或多个）侧上，并且可包括能够在例如管芯/器件和衬底之间、或在管芯/器件和另一个管芯/器件之间提供电通信的任何类型的结构和材料。在一实施例中，传导互连结构可包括管芯上的导电端子（例如，焊点（pad）、凸块（bump）、柱形凸块（stud bump）、柱状物（column）、支柱（pillar）或其它合适的结构或结构的组合）以及在衬底上的对应导电端子（例如，焊点、凸块、柱形凸块、柱状物、支柱或其它合适的结构或结构的组合）。焊料（例如，以球或凸块的形式）可部署在衬底和/或管芯/器件的端子上，并且然后可使用回流焊工艺来接合（join）这些端子。当然，应理解，许多其它类型的互连和材料也是可能的（例如，在管芯和衬底之间延伸的焊线（wirebond））。
管芯上的端子可包括任何合适的材料或材料的任何合适的组合，而不管它们是部署在多层中或组合形成一个或多个合金和/或一个或多个金属间化合物。例如，管芯上的端子可包括铜、铝、金、银、镍、钛、钨以及这些金属和/或其它金属的任何组合。在其它实施例中，端子可包括一个或多个非金属材料（例如，传导聚合物）。衬底上的端子也可包括任何合适的材料或材料的任何合适的组合，而不管它们是部署在多层中或组合形成一个或多个合金和/或一个或多个金属间化合物。
例如，衬底上的端子可包括铜、铝、金、银、镍、钛、钨以及这些金属和/或其它金属的任何组合。可使用任何合适的焊接材料来分别接合管芯和衬底的配合端子。例如，焊接材料可包括以下项中任何一个或多个：锡、铜、银、金、铅、镍、铟、以及这些金属和/或其它金属的任何组合。焊料还可包括用来改变焊料的特性（例如，用来改变回流温度）的一个或多个添加剂和/或填充材料。
描述了形成封装结构的方法（诸如，形成并入桥管芯中的垂直电力输送结构的方法）的实施例。那些方法/结构可包括部署在衬底的表面上的管芯、嵌入衬底中的互连桥、以及穿过互连桥的一部分而部署的至少一个垂直互连结构，其中至少一个垂直互连结构电气地和物理地耦合到管芯。本文中的实施例使得垂直电力输送路径能够提供短且有效的电流流动路径，这降低电阻和电感。
图1a-1d图示了包括部署在互连桥管芯内的垂直互连结构的封装结构/组件的实施例的横截面视图和俯视图。在图1a（横截面视图）中，描绘了封装结构100，它可包括任何类型的微电子封装100，例如，诸如多管芯封装。封装结构100可包括管芯/器件104、104’，其中示出了两个器件，并且其中管芯104、104’可部署在衬底102的第一表面101上。衬底102可包括任何数量的合适材料，并且在一实施例中可包括有机衬底。管芯104、104’可包括任何合适类型的管芯，诸如微处理器、芯片组、图形器件、无线器件、存储器器件、专用集成电路等。在一实施例中，任何数量的管芯可被包括在封装衬底上，并且可包括多个堆叠管芯。
管芯104、104’可包括高密度管芯104、104’，并且可包括非常细间距（pitch）的传导结构（例如，在相邻部件之间小于约50微米间距），例如诸如I/O传导凸块。在一实施例中，管芯104、104’可包括高带宽存储器管芯。管芯104、104’可通过多个传导互连结构106物理地和电气地耦合到衬底102。
互连桥108可嵌入管芯104、104’下方的衬底102中。衬底102内的电介质材料的层（未示出）可环绕互连桥108。在一实施例中，多个传导互连结构106的至少一部分可部署在互连桥108的第一表面118上，和/或可连接到部署在互连桥108的第一表面118上的传导焊点116。
互连桥108可包括体硅部分105和部署在其中的多个互连结构110。所述多个互连结构110可将管芯104、104’耦合到部署在互连桥108内的至少一个垂直互连结构112的第一终端136。所述至少一个垂直互连结构112可包括传导材料，其中在传导材料上的表面上部署电介质材料，使得电介质材料环绕传导材料。电介质材料可包括像二氧化硅、氮化硅、非传导聚合物材料等这样的材料，并且可包括约0.1微米到约10微米的厚度。互连桥108的传导材料可包括像铜及其合金这样的材料或由特定设计要求所要求的任何其它合适的传导材料。
所述至少一个垂直互连112可包括各种形状，例如，诸如正方形、矩形或圆形。在一实施例中，所述至少一个垂直互连结构112的直径可包括约30微米到约200微米。所述至少一个垂直结构112可延伸穿过互连桥108的至少一部分，并且至少一个垂直互连结构112的第二终端137可物理地与至少部分地部署在衬底102内的传导焊点114耦合，其中传导焊点114可至少部分地部署在互连桥108的第二表面120上。在一实施例中，所述至少一个垂直互连结构112可包括比互连桥108的高度140的大约一半更大的高度142。
焊点114可物理地和电气地耦合到部署在衬底102内的传导层103，并且传导层103可通过衬底电介质材料107彼此分离。多个焊料球128可部署在衬底102的第二表面129上，所述多个焊料球128可将衬底102耦合到板130（例如，诸如主板）。板130可包括能够在部署在板130上的各种构件中的一个或多个构件之间提供电通信的任何合适类型的电路板或其它衬底。
例如，在一个实施例中，板130可包括印刷电路板（PCB），所述PCB包括通过电介质材料层彼此分离并通过导电通孔（via）互连的多个金属层。可按期望的电路图案形成金属层中的任何一个或多个金属层，以在与板130耦合的构件之间路由（可能与其它金属层结合）电信号。但是，应理解，公开的实施例不限于上述PCB，并且此外，板130可包括任何其它合适的衬底。
所述至少一个垂直互连结构112可包括垂直信号的一部分，并且可包括通信地与封装结构100耦合的器件（诸如，管芯/器件104、104’）的电力输送路径。通过提供垂直互连结构112，可将电力从衬底封装102垂直地输送到管芯104、104’。在一实施例中，可将互连桥108所落在（land on）的封装平面指定为是需要垂直供应的电网。在管芯电源凸块106下面，可使用连接到部署在互连桥108上的传导焊点116的通孔117来连接到啮合的（meshed）电源平面结构110，这规定（provide for）垂直输送路径。类似地，还可将垂直互连结构112用于接地电网（ground power net）。
另外，实施例包括水平电网126的水平电力输送路径109，其中例如诸如HBM管芯的器件的I/O电路的电源和接地凸块107可布置成长行，如图1b（封装结构100的俯视图）中所示的那样。由于桥管芯108包括诸如传导沟槽结构112的垂直互连结构，所以在一实施例中，除了水平电力输送路径之外，垂直电力输送路径还被提供。
本文中包括的实施例的垂直电力输送路径显著降低了电阻和电感，并且因此降低了I/O信令的功率噪声。
通过将硅互连桥中的传导沟槽结构用作连接封装平面的垂直电力输送路径，短且有效的电流流动路径被提供。垂直电力输送比长且窄的电源凸块群组的水平电力输送更有效。可将垂直互连结构设计并制造为具有较大尺寸（例如，诸如30到200微米直径）的传导结构，以降低电阻和电感。
因此，本文中描述的垂直互连结构通过电连接到位于封装衬底的第二表面附近的封装电源平面而提供良好的电流流动路径。电源轨（rail）电流可直接流过桥中的通孔和垂直互连结构112以到达封装表面和电源凸块。在一实施例中，可将互连桥108所落在的封装平面103指定为是需要垂直供应的电网或接地网，并且可使用互连管芯的表面上的堆叠通孔和管芯电源凸块来连接到位于互连桥管芯/结构上的啮合的电源平面结构。
图1c描绘了互连桥108的俯视图，其中部署了多个垂直互连结构112。单独的垂直互连结构112中的每个包括部署在互连桥108的硅材料105内的环绕传导部分113的电介质部分115以及传导部分113。在图1d（描绘互连桥108的俯视图）中，垂直互连结构112的个别传导通孔113的群组可通过共同的电介质材料115隔离，以形成群组垂直互连结构112’。群组垂直互连结构112’和单独的垂直互连结构112两者可与互连桥结构108的硅材料105部署在一起。
图2a-2f描绘了形成本文中的实施例的封装结构的方法的横截面视图。在图2a中，互连桥208可包括硅材料205和部署在互连桥结构208的硅材料205内的多个传导互连结构210。可采用可包括沟槽蚀刻工艺217和/或激光钻孔工艺的去除工艺217来在硅材料205中形成沟槽/开口216（图2b）。开口216可暴露传导互连结构210的一部分。可在形成开口216之后执行清洗（cleaning）工艺。
可采用可包括沉积工艺（例如，诸如溅射和/或化学气相沉积（CVD）工艺218）的形成工艺218来在沟槽开口216内形成传导材料/通孔213（图2c）。部署在开口216内的传导材料/通孔213的第一终端236可物理地和电气地与传导互连结构210的部分耦合。根据特定应用，可在硅材料205内形成任何数量和形状的传导通孔213。在一实施例中，传导结构/通孔213的直径可包括约30微米到约200微米，但是根据特定应用，它可包括任何合适的大小。传导的通孔213可至少部分地延伸穿过互连桥208的硅材料205的一部分。
在一实施例中，可在硅材料205中相邻于传导通孔213形成隔离开口/沟槽218（图2d）。例如，可通过使用硅激光钻孔/蚀刻工艺217来形成隔离开口218。在一实施例中，开口218可包括约100微米到约200微米的直径/宽度。可通过采用形成工艺219（例如，诸如化学气相沉积工艺219）来在开口218中形成隔离材料215（图2e）。隔离材料215可包括诸如二氧化硅、氮化硅、非传导聚合物等的电介质材料，并且可包括约1微米至约100微米之间的厚度。可围绕/相邻于单独的传导通孔213和/或围绕/相邻于传导通孔213的群组形成电介质/隔离材料，以在互连桥208的硅材料205内形成多个垂直互连结构212。在一实施例中，电介质材料215可与传导材料213直接相邻，或者可在电介质材料215和传导材料213之间存在硅衬底材料。
可在垂直互连结构212的每个垂直互连结构212的第二终端237上形成传导焊点224，其中传导焊点224可包括例如诸如铜和铜合金的传导材料（图2f）。垂直互连结构212的第二终端237可电键合到部署在封装衬底内的互连层，例如诸如图1a中所示的那些互连层。在一实施例中，互连层可包括封装电源或接地平面金属层。
图3a-3f描绘了形成本文中的实施例的封装结构的方法的横截面视图。在图3a中，互连桥308可包括硅材料305和部署在硅材料305内的多个传导互连结构310。可采用可包括沟槽蚀刻工艺317和/或激光钻孔工艺的去除工艺317来在硅材料305中形成沟槽/开口316（图3b）。开口316可暴露传导互连结构310的一部分。可在形成开口316之后执行清洗工艺。
可采用可包括沉积工艺（例如，诸如溅射和/或化学气相沉积（CVD）工艺319）的形成工艺319来例如在开口316中形成隔离材料315（图3c）。隔离材料315可包括诸如二氧化硅、氮化硅、非传导聚合物等的电介质材料。电介质/隔离材料315可形成于开口316的表面上，并且可包括开口316中的保形内衬（conformal lining），其中开口316的一部分保留。在一实施例中，隔离材料315可包括约50 nm到约10微米的厚度。可通过蚀刻或激光钻孔工艺321来去除隔离材料315的底部部分，以暴露下层传导互连结构310（图3d）。
可通过利用沉积工艺318（例如，诸如溅射和/或化学气相沉积（CVD）工艺318）来在开口316内相邻于部署在开口316中的隔离材料315形成传导材料313（图3e）。因此，可在互连桥308的硅材料305中形成多个垂直互连结构312。垂直互连结构312的第一终端336可物理地和电气地与传导互连结构310的部分耦合。根据特定应用，可在互连桥308内形成任何数量和形状的垂直互连结构312。在一实施例中，垂直互连结构312的直径可包括约30微米到约200微米，但是根据特定应用，它可包括任何合适的大小。垂直互连结构312可至少部分地延伸穿过互连桥308的硅材料305的一部分。
可在垂直互连结构312的每个垂直互连结构312的第二终端327上形成传导焊点324，其中传导焊点324可包括例如诸如铜和铜合金的传导材料（图3f）。垂直互连结构312的第二终端327可电键合到部署在封装衬底内的互连层，例如诸如图1a中所示的那些互连层。在一实施例中，互连层可包括封装电源或接地平面金属层。在其它实施例中，可在将互连层部署在衬底内之前形成垂直互连结构。
本文中描述的实施例显著改善了电力输送性能。垂直输送电力缩短了通道（pathway）距离，并导致更小的寄生电阻和电感。在一些情况下，实施例的垂直电力输送通道可能够实现静态和AC电感降低约40-50%。传导的垂直互连结构提供了新的电力输送架构/方案。例如，可包括多个电源轨的I/O结构可能不允许封装表面布线，这可导致电力输送设计瓶颈。然而，使用垂直传导互连结构可提供备选的垂直电力输送方案。
与典型的硅通孔结构相比，本文中描述的用于电力输送的垂直互连结构可以以相对大的尺寸制造，并且可采用常规的激光蚀刻/钻孔工艺，而不需要先进的制造工艺，从而降低成本。随着架构和设计的改变，本文中的实施例的封装结构通过垂直路径和水平路径两者提供输送电力。利用额外的垂直路径的电力输送可显著改善电网性能。
例如，本文中的实施例的电网的DC电压分配可提供从约13.4 mV到约6.3 mV的电压降改善，导致52%的降低。AC电力输送可导致电力输送回路电感从约234 pH降低到约148pH，示出37%的降低。另外，本文中描述的垂直互连结构可用于电源轨和接地Vss轨两者，这能够实现Vss轨上的电压降和AC噪声降低。
图4描绘了根据本文中的实施例的方法400。在步骤402，可在互连桥结构中形成第一多个开口，其中互连桥结构进一步包括在多个开口下面的多个传导层。可通过使用例如激光钻孔工艺和/或蚀刻工艺来形成开口。互连桥结构可包括体硅部分，并且多个开口可由穿过体硅部分的激光钻孔开口形成，在一实施例中，激光钻孔开口可包括约30微米至约200微米直径的开口。
可在形成多个开口之后执行清洗工艺。在步骤404，可在多个开口中以及在多个传导层中的至少一个传导层上形成传导材料。传导材料可包括例如像铜和铜合金这样的传导材料。传导材料可包括多个垂直互连结构的一部分，所述垂直互连结构可延伸穿过互连桥的高度的至少一半。传导材料可进一步包括与传导材料的表面相邻的电介质材料。
在步骤406，可将互连桥结构嵌入到封装衬底中。包括多个垂直互连结构的互连桥结构提供垂直电力输送通道，它可以是对现有水平输送通道的附加电力输送通道。
本文中的实施例的结构可与这样的任何合适类型的结构耦合，所述任何合适类型的结构能够在部署在封装结构中的微电子器件（诸如，管芯）和封装结构所耦合到的下一级构件（例如，电路板）之间提供电通信。本文中的实施例的器件/封装结构及其构件可包括例如诸如供处理器管芯中使用的逻辑电路的电路元件。在本文中的结构中可包括金属化层和绝缘材料以及可将金属层/互连耦合到外部器件/层的传导触点/凸块。在一些实施例中，这些结构可进一步包括多个管芯，取决于特定实施例，这些管芯可彼此堆叠。在一实施例中，（一个或多个）管芯可部分或完全嵌入封装结构中。
包括在本文中的封装结构的各种实施例可用于片上系统（SOC）产品，并且可应用于像智能电话、笔记本型计算机、平板、可穿戴装置和其它电子移动装置这样的装置中。在各种实现中，可将封装结构包括在膝上型计算机、上网本、超级本、个人数字助理（PDA）、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪以及可穿戴装置。在进一步的实现中，可将本文中的封装装置包括在处理数据的任何其它电子装置中。
图5是可结合本文中描述的封装结构的实施例来实现的计算装置500的示意图。例如，计算装置500的构件中的任何合适的构件可包括封装结构/组件（诸如图1a中所描绘的封装结构/组件）或者可被包括在封装结构/组件（诸如图1a中所描绘的封装结构/组件）中，其中在封装衬底内嵌入包括多个垂直互连结构的互连桥。在一实施例中，计算装置500容纳（house）板502，例如诸如主板502。主板502可包括多个构件，所述多个构件包括但不限于处理器504、管芯上存储器506和至少一个通信芯片508。处理器504可物理地和电气地耦合到板502。在一些实现中，至少一个通信芯片508可物理地和电气地耦合到板502。在进一步的实现中，通信芯片508是处理器504的部分。
取决于它的应用，计算装置500可包括可或者可不物理地和电气地耦合到板502的其它构件，并且所述其它构件可或者可不通信地彼此耦合。这些其它构件包括但不限于易失性存储器（例如，DRAM）509、非易失性存储器（例如，ROM）510、闪速存储器（未示出）、图形处理器单元（GPU）512、芯片组514、天线516、诸如触摸屏显示器的显示器518、触摸屏控制器520、电池522、音频编解码器（未示出）、视频编解码器（未示出）、全球定位系统（GPS）装置526、集成传感器528、扬声器530、相机532、致密盘（CD）（未示出）、数字多功能盘（DVD）（未示出）等。这些构件可连接到系统板502，安装到系统板，或与其它构件中的任何构件组合。
通信芯片508能够实现用于向计算装置500以及从计算装置500传递数据的无线和/或有线通信。可使用术语“无线”及其衍生词来描述可通过使用穿过非固体介质的调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示相关联的装置不含有任何线，尽管在一些实施例中相关联的装置可能不含有任何线。通信芯片508可实现多个无线或有线标准或协议中的任何无线或有线标准或协议，所述无线或有线标准或协议包括但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其以太网衍生物以及指定为3G、4G、5G及更高的任何其它无线和有线协议。
计算装置500可包括多个通信芯片508。例如，第一通信芯片可专用于较短程无线通信（诸如Wi-Fi和蓝牙），并且第二通信芯片可专用于较远程无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它）。术语“处理器”可指如下的任何装置或装置的一部分，其处理来自寄存器和/或存储器的电子数据，以将该电子数据变换成可存储在寄存器和/或存储器中的其它电子数据。
在各种实现中，计算装置500可以是膝上型计算机、上网本、笔记本型计算机、超极本、智能电话、平板、个人数字助理（PDA）、超移动PC、可穿戴装置、移动电话、桌上型计算机、服务器、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪。在进一步实现中，计算装置500可以是处理数据的任何其它电子装置。
本文中描述的封装结构的实施例可作为以下项的一部分实现：现场可编程门阵列（FPGA）、专用集成电路（ASIC）、使用主板互连的集成电路或微芯片、CPU（中央处理单元）、控制器和/或一个或多个存储器芯片。
示例
示例1是一种微电子封装结构，它包括：部署在衬底的表面上的管芯；嵌入衬底中的互连桥；以及穿过互连桥的一部分而部署的至少一个垂直互连结构，其中至少一个垂直互连结构电气地和物理地耦合到管芯。
示例2包括示例1的微电子封装结构，其中至少一个垂直互连结构包括部署在至少一个通孔的中央部分中的传导材料，以及部署在传导材料的表面上的电介质材料。
示例3包括示例1的微电子封装结构，其中部署在管芯上的多个传导互连结构将管芯与至少一个垂直互连结构电气地耦合。
示例4包括示例1的微电子封装结构，其中管芯包括高带宽存储器管芯。
示例5包括示例1的微电子封装结构，其中至少一个垂直互连结构包括接地垂直互连结构或电源垂直互连结构之一。
示例6包括示例1的微电子封装结构，其中至少一个垂直互连结构包括电气地和物理地与部署在衬底中的在嵌入的互连桥下面的传导结构耦合的传导焊点。
示例7包括示例1的微电子封装结构，其中至少一个垂直互连结构包括垂直电力输送路径的一部分。
示例8.包括示例1的微电子封装结构，其中多个垂直互连结构部署在管芯下面，并且电介质材料环绕所述多个垂直互连结构。
示例9是一种形成微电子封装结构的方法，它包括：在互连桥结构中形成第一多个开口，其中互连桥结构进一步包括在多个开口下面的多个传导层；
在所述多个开口中以及在所述多个传导层中的至少一个传导层上形成传导材料；以及将互连桥结构嵌入到封装衬底中。
示例10包括示例9的形成微电子封装结构的方法，其中形成所述第一多个开口包括对互连桥的体硅部分进行激光钻孔以形成所述第一多个开口。
示例11包括示例9的形成微电子封装结构的方法，它进一步包括相邻于传导材料形成第二多个开口。
示例12包括示例11的形成微电子封装结构的方法，它进一步包括在所述第二多个开口中形成电介质材料。
示例13包括示例9的形成微电子封装结构的方法，它进一步包括在开口中形成传导材料之前，在开口中形成电介质材料的保形层，以及在保形电介质材料上形成传导材料。
示例14包括示例9的形成微电子封装结构的方法，它进一步包括在传导材料的终端上形成传导焊点，其中传导焊点从互连桥的表面延伸一距离。
示例15包括示例14的形成微电子封装结构的方法，它进一步包括物理地和电气地将传导焊点耦合到部署在封装衬底中的传导层。
示例16包括示例9的形成微电子封装结构的方法，它进一步包括将管芯耦合到衬底封装的表面，其中部署在管芯的表面上的多个传导互连结构物理地和电气地耦合到部署在互连桥内的传导层中的至少一个传导层。
示例17是一种微电子系统，它包括：板；附连到板的微电子封装，其中微电子封装包括：部署在衬底的表面上的管芯；至少部分地嵌入封装衬底中的互连桥；以及穿过互连桥的至少一部分而部署的至少一个垂直互连结构，其中至少一个垂直互连结构物理地和电气地耦合到管芯。
示例18包括示例17的微电子系统，其中互连桥包括硅材料，并且其中至少一个垂直互连结构的第一终端部署在传导焊点上，传导焊点物理地和电气地与部署在衬底内的传导层耦合。
示例19包括示例18的微电子系统，其中传导焊点至少部分地部署在衬底内。
示例20包括示例18的微电子系统，其中互连桥包括部署在互连桥内的多个互连结构，所述多个互连结构耦合到至少一个垂直互连结构的第二终端，并且其中所述多个互连结构耦合到至少部分地部署在封装衬底内的管芯互连结构。
示例21包括示例17的微电子系统，其中所述至少一个垂直互连结构中的各个垂直互连结构包括相邻于传导通孔的表面部署的电介质材料。
示例22包括示例21的微电子系统，其中传导通孔的群组包括环绕传导通孔的群组的电介质材料。
示例23包括示例17的微电子系统，其中管芯包括高带宽存储器管芯。
示例24包括示例23的微电子系统，其中高带宽存储器管芯包括水平电力输送路径和垂直电力输送路径。
示例25包括示例24的微电子封装系统，其中至少一个垂直互连结构包括矩形形状、圆形形状或正方形形状之一。
尽管上述描述已经指定了可在实施例的方法中使用的某些步骤和材料，但是本领域技术人员将领会，可进行许多修改和替换。因此，意图是，所有此类修改、变更、替换和添加都被认为落入如由随附权利要求限定的实施例的精神和范围内。另外，本文中提供的图仅图示了涉及实施例的实践的相关联的封装结构和示例性微电子器件的部分。因此，实施例不限于本文中描述的结构。
权利要求书(按照条约第19条的修改)
1.一种微电子封装结构，包括：
衬底的表面上的管芯；
嵌入所述衬底中的互连桥；以及
所述互连桥的一部分内的至少一个垂直互连结构，其中所述至少一个垂直互连结构电气地耦合到所述管芯。
2.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括至少一个通孔的中央部分中的传导材料，以及在所述传导材料的表面上的电介质材料。
3.如权利要求1所述的微电子封装结构，其中所述管芯上的多个传导互连结构将所述管芯与所述至少一个垂直互连结构电气地耦合。
4.如权利要求1所述的微电子封装结构，其中所述管芯包括存储器管芯。
5.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括接地垂直互连结构或电源垂直互连结构之一。
6.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构物理地和电气地与位于所述衬底内的传导结构上的传导焊点耦合，其中所述传导结构位于所述嵌入的互连桥下面。
7.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括垂直电力输送路径的一部分。
8.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括被电介质材料环绕的传导通孔的群组。
9.一种形成微电子封装结构的方法，包括：
在互连桥结构中形成一个或多个开口，其中所述互连桥结构进一步包括在所述一个或多个开口下面的一个或多个传导层；
在所述一个或多个开口中以及在所述一个或多个传导层中的至少一个传导层上形成传导材料；以及
将所述互连桥结构嵌入到封装衬底中。
10.如权利要求9所述的形成所述微电子封装结构的方法，其中形成所述一个或多个开口包括对互连桥的体硅部分进行激光钻孔。
11.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括形成与所述传导材料相邻的附加开口。
12.如权利要求11所述的形成所述微电子封装结构的方法，进一步包括在所述附加的开口中形成电介质材料。
13.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括在所述一个或多个开口中形成所述传导材料之前，在所述一个或多个开口中形成电介质材料的保形层，以及然后在保形电介质材料上形成所述传导材料。
14.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括在所述传导材料的终端上形成传导焊点，其中所述传导焊点从互连桥的表面延伸一距离。
15.如权利要求14所述的形成所述微电子封装结构的方法，进一步包括物理地和电气地将所述传导焊点耦合到所述封装衬底中的传导层。
16.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括将管芯耦合到所述衬底封装的表面，其中所述管芯的表面上的多个传导互连结构物理地和电气地耦合到部署在互连桥内的所述一个或多个传导层中的至少一个传导层。
17.一种微电子系统，包括：
板；
附连到所述板的微电子封装，其中所述微电子封装包括：
封装衬底的表面上的管芯；
至少部分地嵌入所述封装衬底中的互连桥；以及
所述互连桥的至少一部分内的至少一个垂直互连结构，其中所述至少一个垂直互连结构电气地耦合到所述管芯。
18.如权利要求17所述的微电子系统，其中所述互连桥包括硅材料，并且其中所述至少一个垂直互连结构的第一终端在传导焊点上，所述传导焊点物理地和电气地与传导层耦合，其中所述传导层在所述封装衬底内。
19.如权利要求17所述的微电子系统，其中附加的管芯在与所述管芯相邻的所述封装衬底的所述表面上。
20.如权利要求18所述的微电子系统，其中所述互连桥包括所述互连桥内的多个互连结构，所述多个互连结构耦合到所述至少一个垂直互连结构的第二终端，并且其中所述多个互连结构耦合到多个管芯互连结构，其中所述多个管芯互连结构至少部分地在所述封装衬底内。
21.如权利要求17所述的微电子系统，其中所述至少一个垂直互连结构中的各个垂直互连结构包括与传导通孔的表面相邻的电介质材料。
22.如权利要求17所述的微电子系统，其中至少一个垂直互连包括被电介质材料环绕的传导通孔的群组。
23.如权利要求17-所述的微电子系统，其中所述管芯包括存储器管芯。
24.如权利要求23所述的微电子系统，其中所述管芯包括高带宽存储器管芯，其中所述高带宽存储器管芯包括水平电力输送路径和垂直电力输送路径。
25.如权利要求24所述的微电子系统，其中所述至少一个垂直互连结构包括矩形形状、圆形形状或正方形形状之一。

Claims (25)

1.一种微电子封装结构，包括：
部署在衬底的表面上的管芯；
嵌入所述衬底中的互连桥；以及
穿过所述互连桥的一部分而部署的至少一个垂直互连结构，其中所述至少一个垂直互连结构电气地耦合到所述管芯。
2.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括部署在至少一个通孔的中央部分中的传导材料，以及部署在所述传导材料的表面上的电介质材料。
3.如权利要求1所述的微电子封装结构，其中部署在所述管芯上的多个传导互连结构将所述管芯与所述至少一个垂直互连结构电气地耦合。
4.如权利要求1所述的微电子封装结构，其中所述管芯包括存储器管芯。
5.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括接地垂直互连结构或电源垂直互连结构之一。
6.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构物理地和电气地与部署在位于所述衬底内的传导结构上的传导焊点耦合，其中所述传导结构位于所述嵌入的互连桥下面。
7.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括垂直电力输送路径的一部分。
8.如权利要求1所述的微电子封装结构，其中所述至少一个垂直互连结构包括被电介质材料环绕的传导通孔的群组。
9.一种形成微电子封装结构的方法，包括：
在互连桥结构中形成第一多个开口，其中所述互连桥结构进一步包括在多个开口下面的多个传导层；
在所述多个开口中以及在所述多个传导层中的至少一个传导层上形成传导材料；以及
将所述互连桥结构嵌入到封装衬底中。
10.如权利要求9所述的形成所述微电子封装结构的方法，其中形成所述第一多个开口包括对互连桥的体硅部分进行激光钻孔。
11.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括相邻于所述传导材料形成第二多个开口。
12.如权利要求11所述的形成所述微电子封装结构的方法，进一步包括在所述第二多个开口中形成电介质材料。
13.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括在所述开口中形成所述传导材料之前，在所述开口中形成电介质材料的保形层，以及然后在保形电介质材料上形成所述传导材料。
14.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括在所述传导材料的终端上形成传导焊点，其中所述传导焊点从互连桥的表面延伸一距离。
15.如权利要求14所述的形成所述微电子封装结构的方法，进一步包括物理地和电气地将所述传导焊点耦合到部署在所述封装衬底中的传导层。
16.如权利要求9所述的形成所述微电子封装结构的方法，进一步包括将管芯耦合到所述衬底封装的表面，其中部署在所述管芯的表面上的多个传导互连结构物理地和电气地耦合到部署在互连桥内的所述传导层中的至少一个传导层。
17.一种微电子系统，包括：
板；
附连到所述板的微电子封装，其中所述微电子封装包括：
部署在封装衬底的表面上的管芯；
至少部分地嵌入所述封装衬底中的互连桥；以及
穿过所述互连桥的至少一部分而部署的至少一个垂直互连结构，其中所述至少一个垂直互连结构电气地耦合到所述管芯。
18.如权利要求17所述的微电子系统，其中所述互连桥包括硅材料，并且其中所述至少一个垂直互连结构的第一终端部署在传导焊点上，所述传导焊点物理地和电气地与部署在所述封装衬底内的传导层耦合。
19.如权利要求17所述的微电子系统，其中在与所述管芯相邻的所述封装衬底的所述表面上部署附加的管芯。
20.如权利要求18所述的微电子系统，其中所述互连桥包括部署在所述互连桥内的多个互连结构，所述多个互连结构耦合到所述至少一个垂直互连结构的第二终端，并且其中所述多个互连结构耦合到至少部分地部署在所述封装衬底内的多个管芯互连结构。
21.如权利要求17所述的微电子系统，其中所述至少一个垂直互连结构中的各个垂直互连结构包括相邻于传导通孔的表面部署的电介质材料。
22.如权利要求17所述的微电子系统，其中至少一个垂直互连包括被电介质材料环绕的传导通孔的群组。
23.如权利要求17所述的微电子系统，其中所述管芯包括存储器管芯。
24.如权利要求23所述的微电子系统，其中所述管芯包括高带宽存储器管芯，其中所述高带宽存储器管芯包括水平电力输送路径和垂直电力输送路径。
25.如权利要求24所述的微电子系统，其中所述至少一个垂直互连结构包括矩形形状、圆形形状或正方形形状之一。
CN201780094472.XA 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送 Pending CN111033730A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310475283.4A CN116666332A (zh) 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/053960 WO2019066848A1 (en) 2017-09-28 2017-09-28 POWER DISTRIBUTION FOR INTEGRATED BRIDGE CHIP USING TRENCH STRUCTURES

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310475283.4A Division CN116666332A (zh) 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送

Publications (1)

Publication Number Publication Date
CN111033730A true CN111033730A (zh) 2020-04-17

Family

ID=65903825

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310475283.4A Pending CN116666332A (zh) 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送
CN201780094472.XA Pending CN111033730A (zh) 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310475283.4A Pending CN116666332A (zh) 2017-09-28 2017-09-28 利用沟槽结构的嵌入式桥管芯的电力输送

Country Status (4)

Country Link
US (6) US11222848B2 (zh)
CN (2) CN116666332A (zh)
DE (1) DE112017008115T5 (zh)
WO (1) WO2019066848A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457619A (zh) * 2023-12-26 2024-01-26 北京奎芯集成电路设计有限公司 一种基于高带宽互联技术的半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017008115T5 (de) * 2017-09-28 2020-08-27 Intel Corporation Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen
US11133259B2 (en) 2019-12-12 2021-09-28 International Business Machines Corporation Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105774A1 (en) * 2000-12-08 2002-08-08 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US20050237778A1 (en) * 1995-11-09 2005-10-27 Hitachi, Ltd. System with meshed power and signal buses on cell array
US20100230822A1 (en) * 2009-03-13 2010-09-16 Stats Chippac, Ltd. Semiconductor Die and Method of Forming Noise Absorbing Regions Between THVS in Peripheral Region of the Die
US20120146209A1 (en) * 2010-12-14 2012-06-14 Unimicron Technology Corporation Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
US20130200511A1 (en) * 2012-02-08 2013-08-08 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US20140070380A1 (en) * 2012-09-11 2014-03-13 Chia-Pin Chiu Bridge interconnect with air gap in package assembly
US8916471B1 (en) * 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
US9418965B1 (en) * 2014-10-27 2016-08-16 Altera Corporation Embedded interposer with through-hole vias
US20160343666A1 (en) * 2014-02-26 2016-11-24 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
CN116666332A (zh) * 2017-09-28 2023-08-29 英特尔公司 利用沟槽结构的嵌入式桥管芯的电力输送

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087830B1 (ko) 2009-01-05 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 레이아웃
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) * 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US9177831B2 (en) * 2013-09-30 2015-11-03 Intel Corporation Die assembly on thin dielectric sheet
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
US9595494B2 (en) * 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
KR102632563B1 (ko) * 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237778A1 (en) * 1995-11-09 2005-10-27 Hitachi, Ltd. System with meshed power and signal buses on cell array
US20020105774A1 (en) * 2000-12-08 2002-08-08 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US20100230822A1 (en) * 2009-03-13 2010-09-16 Stats Chippac, Ltd. Semiconductor Die and Method of Forming Noise Absorbing Regions Between THVS in Peripheral Region of the Die
US20120146209A1 (en) * 2010-12-14 2012-06-14 Unimicron Technology Corporation Packaging substrate having through-holed interposer embedded therein and fabrication method thereof
US20130200511A1 (en) * 2012-02-08 2013-08-08 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US20140070380A1 (en) * 2012-09-11 2014-03-13 Chia-Pin Chiu Bridge interconnect with air gap in package assembly
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
US8916471B1 (en) * 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US20160343666A1 (en) * 2014-02-26 2016-11-24 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
US9418965B1 (en) * 2014-10-27 2016-08-16 Altera Corporation Embedded interposer with through-hole vias
CN116666332A (zh) * 2017-09-28 2023-08-29 英特尔公司 利用沟槽结构的嵌入式桥管芯的电力输送

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457619A (zh) * 2023-12-26 2024-01-26 北京奎芯集成电路设计有限公司 一种基于高带宽互联技术的半导体器件
CN117457619B (zh) * 2023-12-26 2024-04-05 北京奎芯集成电路设计有限公司 一种基于高带宽互联技术的半导体器件

Also Published As

Publication number Publication date
US20240355745A1 (en) 2024-10-24
US11817391B2 (en) 2023-11-14
WO2019066848A1 (en) 2019-04-04
DE112017008115T5 (de) 2020-08-27
US20240030143A1 (en) 2024-01-25
US11621227B2 (en) 2023-04-04
US20230138168A1 (en) 2023-05-04
US20230238332A1 (en) 2023-07-27
US20200235053A1 (en) 2020-07-23
CN116666332A (zh) 2023-08-29
US12062616B2 (en) 2024-08-13
US11222848B2 (en) 2022-01-11
US11837549B2 (en) 2023-12-05
US20220093516A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US10256219B2 (en) Forming embedded circuit elements in semiconductor package assembles and structures formed thereby
US11837549B2 (en) Power delivery for embedded bridge die utilizing trench structures
KR102052294B1 (ko) 수동 부품용 중첩체 기판을 구비한 다이 패키지
JP5876093B2 (ja) 埋込インターコネクトブリッジパッケージの直接外部相互接続
US20150061143A1 (en) Ultra fine pitch and spacing interconnects for substrate
US10070525B2 (en) Internal to internal coaxial via transition structures in package substrates
US10332821B2 (en) Partially molded direct chip attach package structures for connectivity module solutions
US20190103357A1 (en) Methods of forming package on package assemblies with reduced z height and structures formed thereby
TW202133384A (zh) 高密度3d互連構形
KR20180002633A (ko) 모놀리식 3-d(three-dimensional) ic(integrated circuit)에 대한 pdn(power delivery network) 디자인
US11694952B2 (en) Horizontal pitch translation using embedded bridge dies
US10103088B1 (en) Integrated antenna for direct chip attach connectivity module package structures
US9842800B2 (en) Forming interconnect structures utilizing subtractive paterning techniques
US20200176417A1 (en) Stacked embedded passive substrate structure
US9466554B2 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
JP7544439B2 (ja) 集積回路構造体および集積回路構造体の製造方法
US11652087B2 (en) Interposer design in package structures for wire bonding applications
CN115472592A (zh) 通过连接内桥接管芯的选择性布线
JP2024157026A (ja) 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア
WO2017171787A1 (en) Methods of promoting adhesion between dielectric and conductive materials in packaging structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination