CN111030623A - 一种校准直流失调的可调增益放大器 - Google Patents
一种校准直流失调的可调增益放大器 Download PDFInfo
- Publication number
- CN111030623A CN111030623A CN201911364211.2A CN201911364211A CN111030623A CN 111030623 A CN111030623 A CN 111030623A CN 201911364211 A CN201911364211 A CN 201911364211A CN 111030623 A CN111030623 A CN 111030623A
- Authority
- CN
- China
- Prior art keywords
- transistor
- differential
- calibrating
- branch
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种校准直流失调的可调增益放大器,涉及放大器技术领域,包括可调增益放大电路和校准电路,可调增益放大电路包括第一差分支路和第二差分支路,第一差分支路连接第一差分输入信号,并输出第一差分输出信号,第二差分支路连接第二差分输入信号,并输出第二差分输出信号;校准电路的两个输出端分别连接第一差分支路的输入端和第二差分支路的输入端,校准电路用于根据两个失调控制信号对应输出两个差分控制信号,通过两个差分控制信号分别调整第一差分支路和第二差分支路的电流,以校准第一差分输出信号和第二差分输出信号的直流失调。本发明提供的校准直流失调的可调增益放大器,可校正直流失调,性能更好。
Description
技术领域
本发明涉及放大器技术领域,具体涉及一种校准直流失调的可调增益放大器。
背景技术
在通信系统中,可调增益放大器是关键器件,它与反馈环路组成的自动增益控制电路为模/数转换器(ADC)提供恒定的信号功率。通信系统中信号传输速率的提升,对可调增益放大器的速率和带宽提出了更高的要求;为了进一步提高传输容量,通信系统中普遍采用高阶调制方式,需要通信系统具有高的增益动态范围,可通过增大可调放大器的增益动态范围来实现。
然而,在现有的可调增益放大器中,一方面,会存在直流失调,直流失调会引起信号失真,存在缺陷;另一方面,现有的可调增益放大器的增益调节范围有限,无法满足当前需求。
发明内容
针对现有技术中存在的缺陷,本发明的目的在于提供一种校准直流失调的可调增益放大器,可校正直流失调,性能更好。
为达到以上目的,本发明采取的技术方案是:
一种校准直流失调的可调增益放大器,包括:
可调增益放大电路,其包括第一差分支路和第二差分支路,所述第一差分支路连接第一差分输入信号InP,并输出第一差分输出信号OUTP,所述第二差分支路连接第二差分输入信号InN,并输出第二差分输出信号OUTN;
校准电路,其两个输出端分别连接所述第一差分支路的输入端和所述第二差分支路的输入端,所述校准电路用于根据两个失调控制信号对应输出两个差分控制信号,通过两个差分控制信号分别调整所述第一差分支路和第二差分支路的电流,以校准所述第一差分输出信号OUTP和第二差分输出信号OUTN的直流失调。
在上述技术方案的基础上,所述第一差分支路包括晶体管Q1、晶体管Q3、晶体管Q4、电流源Ibias1和电阻R1,所述晶体管Q1的基极与所述第一差分输入信号InP相连,所述晶体管Q1的发射极经过所述电流源Ibias1后接地,所述晶体管Q3和晶体管Q4的发射极与所述晶体管Q1的集电极相连,所述晶体管Q3的集电极经过电阻R1后与电源VCC相连,所述晶体管Q4的集电极与电源VCC相连;
所述第二差分支路包括晶体管Q2、晶体管Q5、晶体管Q6、电流源Ibias2和电阻R2,所述晶体管Q2的基极与所述第二差分输入信号InN相连,所述晶体管Q2的发射极经过所述电流源Ibias2后接地,所述晶体管Q5和晶体管Q6的发射极与所述晶体管Q2的集电极相连,所述晶体管Q6的集电极经过电阻R2后与电源VCC相连,所述晶体管Q5的集电极与电源VCC相连;同时,
所述晶体管Q3的基极与所述晶体管Q6的基极相连,所述晶体管Q4的基极与所述晶体管Q5的基极相连。
在上述技术方案的基础上,所述第一差分支路还包括晶体管M1,所述第二差分支路还包括晶体管M2,所述晶体管M1的源极与所述晶体管Q4的集电极相连,所述晶体管M1的栅极和漏极均与电源VCC相连,所述晶体管M2的源极与所述晶体管Q5的集电极相连,所述晶体管M2的栅极和漏极均与电源VCC相连。
在上述技术方案的基础上,所述晶体管M1和晶体管M2为NMOS管。
在上述技术方案的基础上,所述晶体管Q3的基极连接第一增益控制信号Gain_pos,所述晶体管Q4的基极连接第二增益控制信号Gain_neg。
在上述技术方案的基础上,所述校准电路包括可调电流源Ibias3、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8,所述可调电流源Ibias3一端连接电源VCC,另一端连接所述晶体管M3的漏极和所述晶体管M4的漏极,所述晶体管M3的栅极连接第一失调控制信号DCOC_pos,所述晶体管M3的源极与所述晶体管M5的漏极相连,所述晶体管M4的栅极连接第二失调控制信号DCOC_neg,所述晶体管M4的源极与所述晶体管M6的漏极相连;
且所述晶体管M5和晶体管M7、所述晶体管M6和晶体管M8分别形成两个电流镜结构,所述晶体管M7的漏极与所述第一差分支路的输入端相连,所述晶体管M8的漏极与所述第二差分支路的输入端相连。
在上述技术方案的基础上,所述晶体管M5的栅极和晶体管M7的栅极相连,所述晶体管M5的栅极和晶体管M7的源极接地。
在上述技术方案的基础上,所述晶体管M6的栅极和晶体管M8的栅极相连,所述晶体管M6的栅极和晶体管M8的源极接地。
在上述技术方案的基础上,所述可调电流源Ibias3连接第三增益控制信号Gain_ctrl。
在上述技术方案的基础上,所述晶体管M3和晶体管M4为PMOS管,所述晶体管M5、晶体管M6、晶体管M7和晶体管M8为NMOS管。
与现有技术相比,本发明的优点在于:
(1)本发明的校准直流失调的可调增益放大器,通过校准电路调整两个差分支路的电流,从而调整两个差分输出信号的共模电平,以实现校准两个差分输出信号的直流失调,性能更好。
(2)本发明的校准直流失调的可调增益放大器还可以通过第三增益控制信号Gain_ctrl提高放大器的放大能力,使得整个放大器的增益随之增大,进一步扩大了可增益电路的增益动态范围。
附图说明
图1为本发明实施例中一种校准直流失调的可调增益放大器的电路示意图;
图2为本发明实施例中校准电路的示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。
参见图1所示,本发明实施例提供一种校准直流失调的可调增益放大器,包括可调增益放大电路和校准电路。
可调增益放大电路包括第一差分支路和第二差分支路,所述第一差分支路连接第一差分输入信号InP,并输出第一差分输出信号OUTP,所述第二差分支路连接第二差分输入信号InN,并输出第二差分输出信号OUTN。
校准电路的两个输出端分别连接所述第一差分支路的输入端和所述第二差分支路的输入端,所述校准电路用于根据两个失调控制信号对应输出两个差分控制信号,通过两个差分控制信号分别调整所述第一差分支路和第二差分支路的电流,以校准所述第一差分输出信号OUTP和第二差分输出信号OUTN的直流失调。
更为具体地,在本发明实施例中,所述第一差分支路包括晶体管Q1、晶体管Q3、晶体管Q4、电流源Ibias1和电阻R1,所述晶体管Q1的基极与所述第一差分输入信号InP相连,所述晶体管Q1的发射极经过所述电流源Ibias1后接地,所述晶体管Q3和晶体管Q4的发射极与所述晶体管Q1的集电极相连,所述晶体管Q3的集电极经过电阻R1后与电源VCC相连,所述晶体管Q4的集电极与电源VCC相连;
所述第二差分支路包括晶体管Q2、晶体管Q5、晶体管Q6、电流源Ibias2和电阻R2,所述晶体管Q2的基极与所述第二差分输入信号InN相连,所述晶体管Q2的发射极经过所述电流源Ibias2后接地,所述晶体管Q5和晶体管Q6的发射极与所述晶体管Q2的集电极相连,所述晶体管Q6的集电极经过电阻R2后与电源VCC相连,所述晶体管Q5的集电极与电源VCC相连;同时,
所述晶体管Q3的基极与所述晶体管Q6的基极相连,所述晶体管Q4的基极与所述晶体管Q5的基极相连。
更进一步地,在本发明实施例中,所述第一差分支路还包括晶体管M1,所述第二差分支路还包括晶体管M2,所述晶体管M1的源极与所述晶体管Q4的集电极相连,所述晶体管M1的栅极和漏极均与电源VCC相连,所述晶体管M2的源极与所述晶体管Q5的集电极相连,所述晶体管M2的栅极和漏极均与电源VCC相连。
优选地,在本发明实施例中,所述晶体管M1和晶体管M2为NMOS管。
在电路设计中,晶体管Q4和晶体管Q5的尺寸相同,晶体管Q3和晶体管Q6的尺寸相同,且晶体管Q4和晶体管Q5的尺寸选择比晶体管Q3和晶体管Q6的尺寸小,减小输出端的等效电容,通过晶体管M1和晶体管M2降低晶体管Q4和晶体管Q5的压降,起到保护作用。
更进一步地,在本发明实施例中,所述晶体管Q3的基极连接第一增益控制信号Gain_pos,所述晶体管Q4的基极连接第二增益控制信号Gain_neg,通过第一增益控制信号Gain_pos和第二增益控制信号Gain_neg控制调节放大器的增益。
参见图2所示,在本发明实施例中,所述校准电路包括可调电流源Ibias3、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8,所述可调电流源Ibias3一端连接电源VCC,另一端连接所述晶体管M3的漏极和所述晶体管M4的漏极,所述晶体管M3的栅极连接第一失调控制信号DCOC_pos,所述晶体管M3的源极与所述晶体管M5的漏极相连,所述晶体管M4的栅极连接第二失调控制信号DCOC_neg,所述晶体管M4的源极与所述晶体管M6的漏极相连;
且所述晶体管M5和晶体管M7、所述晶体管M6和晶体管M8分别形成两个电流镜结构,所述晶体管M7的漏极与所述第一差分支路的输入端相连,所述晶体管M8的漏极与所述第二差分支路的输入端相连。
本发明实施例中的第一失调控制信号DCOC_pos接入到晶体管M3的栅极,可以调节晶体管M3的源漏电流比例,当晶体管M3的源漏电流比例改变后,则可改变晶体管M7的漏极的输出电流的大小,即改变第一差分支路的电流大小,从而调整第一差分输出信号OUTP的共模电平;
同理,第二失调控制信号DCOC_neg接入到晶体管M4的栅极,可以调节晶体管M4的源漏电流比例,当晶体管M3的源漏电流比例改变后,则可改变晶体管M8的漏极的输出电流的大小,即改变第二差分支路的电流大小,从而调整第二差分输出信号OUTN的共模电平;从而实现校准所述第一差分输出信号OUTP和第二差分输出信号OUTN的直流失调。
更进一步地,在本发明实施例中,所述校准电路的两个输出端为晶体管M7的漏极和晶体管M8的漏极,分别记为Ctrl_pos、Ctrl_neg,所述晶体管M7的漏极和晶体管Q1的发射极相连,晶体管M8的漏极和晶体管Q2的发射极相连。
更进一步地,在本发明实施例中,所述晶体管M5的栅极和晶体管M7的栅极相连,所述晶体管M5的栅极和晶体管M7的源极接地。所述晶体管M5和晶体管M7组成的电流镜结构,将晶体管M3的漏源电流镜像到晶体管M7的漏极输出端,即Ctrl_pos。
所述晶体管M6的栅极和晶体管M8的栅极相连,所述晶体管M6的栅极和晶体管M8的源极接地,所述晶体管M6和晶体管M8组成的电流镜结构,将晶体管M4的漏源电流镜像到晶体管M8的漏极输出端,即Ctrl_neg。
在本发明实施例中,所述可调电流源Ibias3连接第三增益控制信号Gain_ctrl,第三增益控制信号Gain_ctrl控制所述可调电流源Ibias3的电流大小,从而控制校准电路的大小,进而调节整个放大器电路的工作电流,实现调整放大器增益的目的。
常规的放大器增益电路只能通过第一增益控制信号Gain_pos和第二增益控制信号Gain_neg来调整放大器的增益,受限于线性度,可调整的增益范围有限,然而,在本发明实施例中,需要进一步增大增益时,可以增大第三增益控制信号Gain_ctrl,使得可调电流源Ibias3的电流增大,晶体管M5~M8的源漏电流也随之增大,进而使得晶体管Q1和Q2的电流增大,使得晶体管Q1和Q2的放大能力增强,整个放大器的增益随之增大,进一步扩大了可增益电路的增益动态范围。
优选地,在本发明实施例中,所述晶体管M3和晶体管M4为PMOS管,所述晶体管M5、晶体管M6、晶体管M7和晶体管M8为NMOS管。
在本发明实施例中,两个差分输入信号分别为第一差分输入信号InP和第二差分输入信号InN,两个差分输出信号分别为第一差分输出信号OUTP和第二差分输出信号OUTN,第一增益控制信号Gain_pos和第二增益控制信号Gain_neg为调节放大器增益的控制信号,第三增益控制信号Gain_ctrl也是可以调节放大器增益的控制信号,第一失调控制信号DCOC_pos和第二失调控制信号DCOC_neg为调节直流失调的控制信号。
本发明实施例的校准直流失调的可调增益放大器的工作原理为:在电路工作过程中,若出现直流失调,比如第一差分输出信号OUTP的共模电平高于第二差分输出信号OUTN,则减小第一失调控制信号DCOC_pos,增大第二失调控制信号DCOC_neg,使得晶体管M5的源漏电流增大,晶体管M7的源漏电流也随之增大,在第一增益控制信号Gain_pos、第二增益控制信号Gain_neg和第三增益控制信号Gain_ctrl保持不变的情况下,流过电阻R1的电流也增大,从而使得第一差分输出信号OUTP的共模电平降低,同理,第二差分输出信号OUTN的共模电平提高,以实现校准所述第一差分输出信号OUTP和第二差分输出信号OUTN的直流失调。
本发明实施例的校准直流失调的可调增益放大器,通过校准电路调整两个差分支路的电流,从而调整两个差分输出信号的共模电平,以实现校准两个差分输出信号的直流失调,性能更好。
本发明不局限于上述实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种校准直流失调的可调增益放大器,其特征在于,包括:
可调增益放大电路,其包括第一差分支路和第二差分支路,所述第一差分支路连接第一差分输入信号InP,并输出第一差分输出信号OUTP,所述第二差分支路连接第二差分输入信号InN,并输出第二差分输出信号OUTN;
校准电路,其两个输出端分别连接所述第一差分支路的输入端和所述第二差分支路的输入端,所述校准电路用于根据两个失调控制信号对应输出两个差分控制信号,通过两个差分控制信号分别调整所述第一差分支路和第二差分支路的电流,以校准所述第一差分输出信号OUTP和第二差分输出信号OUTN的直流失调。
2.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:
所述第一差分支路包括晶体管Q1、晶体管Q3、晶体管Q4、电流源Ibias1和电阻R1,所述晶体管Q1的基极与所述第一差分输入信号InP相连,所述晶体管Q1的发射极经过所述电流源Ibias1后接地,所述晶体管Q3和晶体管Q4的发射极与所述晶体管Q1的集电极相连,所述晶体管Q3的集电极经过电阻R1后与电源VCC相连,所述晶体管Q4的集电极与电源VCC相连;
所述第二差分支路包括晶体管Q2、晶体管Q5、晶体管Q6、电流源Ibias2和电阻R2,所述晶体管Q2的基极与所述第二差分输入信号InN相连,所述晶体管Q2的发射极经过所述电流源Ibias2后接地,所述晶体管Q5和晶体管Q6的发射极与所述晶体管Q2的集电极相连,所述晶体管Q6的集电极经过电阻R2后与电源VCC相连,所述晶体管Q5的集电极与电源VCC相连;同时,
所述晶体管Q3的基极与所述晶体管Q6的基极相连,所述晶体管Q4的基极与所述晶体管Q5的基极相连。
3.如权利要求2所述的校准直流失调的可调增益放大器,其特征在于:所述第一差分支路还包括晶体管M1,所述第二差分支路还包括晶体管M2,所述晶体管M1的源极与所述晶体管Q4的集电极相连,所述晶体管M1的栅极和漏极均与电源VCC相连,所述晶体管M2的源极与所述晶体管Q5的集电极相连,所述晶体管M2的栅极和漏极均与电源VCC相连。
4.如权利要求3所述的校准直流失调的可调增益放大器,其特征在于:所述晶体管M1和晶体管M2为NMOS管。
5.如权利要求2所述的校准直流失调的可调增益放大器,其特征在于:所述晶体管Q3的基极连接第一增益控制信号Gain_pos,所述晶体管Q4的基极连接第二增益控制信号Gain_neg。
6.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:
所述校准电路包括可调电流源Ibias3、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8,所述可调电流源Ibias3一端连接电源VCC,另一端连接所述晶体管M3的漏极和所述晶体管M4的漏极,所述晶体管M3的栅极连接第一失调控制信号DCOC_pos,所述晶体管M3的源极与所述晶体管M5的漏极相连,所述晶体管M4的栅极连接第二失调控制信号DCOC_neg,所述晶体管M4的源极与所述晶体管M6的漏极相连;
且所述晶体管M5和晶体管M7、所述晶体管M6和晶体管M8分别形成两个电流镜结构,所述晶体管M7的漏极与所述第一差分支路的输入端相连,所述晶体管M8的漏极与所述第二差分支路的输入端相连。
7.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:所述晶体管M5的栅极和晶体管M7的栅极相连,所述晶体管M5的栅极和晶体管M7的源极接地。
8.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:所述晶体管M6的栅极和晶体管M8的栅极相连,所述晶体管M6的栅极和晶体管M8的源极接地。
9.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:所述可调电流源Ibias3连接第三增益控制信号Gain_ctrl。
10.如权利要求1所述的校准直流失调的可调增益放大器,其特征在于:所述晶体管M3和晶体管M4为PMOS管,所述晶体管M5、晶体管M6、晶体管M7和晶体管M8为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911364211.2A CN111030623A (zh) | 2019-12-25 | 2019-12-25 | 一种校准直流失调的可调增益放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911364211.2A CN111030623A (zh) | 2019-12-25 | 2019-12-25 | 一种校准直流失调的可调增益放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111030623A true CN111030623A (zh) | 2020-04-17 |
Family
ID=70214495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911364211.2A Pending CN111030623A (zh) | 2019-12-25 | 2019-12-25 | 一种校准直流失调的可调增益放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111030623A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218767A (ja) * | 1992-01-28 | 1993-08-27 | Nec Corp | 可変利得増幅回路 |
US5528197A (en) * | 1995-06-06 | 1996-06-18 | Analog Devices, Inc. | Voltage controlled amplifier |
US5587689A (en) * | 1995-09-28 | 1996-12-24 | Analog Devices, Inc. | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion |
WO2000062419A2 (en) * | 1999-04-13 | 2000-10-19 | Broadcom Corporation | Mos variable gain amplifier |
US20070069821A1 (en) * | 2005-09-27 | 2007-03-29 | Lee Young J | Active balun device |
JP2010011380A (ja) * | 2008-06-30 | 2010-01-14 | Sharp Corp | 可変利得増幅器および受信装置 |
CN104393845A (zh) * | 2014-10-21 | 2015-03-04 | 东南大学 | 一种电流模可变增益放大器 |
CN104734645A (zh) * | 2015-03-02 | 2015-06-24 | 东南大学 | 一种采用电流dac消除可变增益放大器电路直流失调的方法 |
WO2015169051A1 (zh) * | 2014-05-09 | 2015-11-12 | 华为技术有限公司 | 一种可变增益放大器 |
CN108390727A (zh) * | 2018-03-06 | 2018-08-10 | 厦门优迅高速芯片有限公司 | 直流失调消除电路以及直流失调消除方法 |
-
2019
- 2019-12-25 CN CN201911364211.2A patent/CN111030623A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218767A (ja) * | 1992-01-28 | 1993-08-27 | Nec Corp | 可変利得増幅回路 |
US5528197A (en) * | 1995-06-06 | 1996-06-18 | Analog Devices, Inc. | Voltage controlled amplifier |
US5587689A (en) * | 1995-09-28 | 1996-12-24 | Analog Devices, Inc. | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion |
WO2000062419A2 (en) * | 1999-04-13 | 2000-10-19 | Broadcom Corporation | Mos variable gain amplifier |
US20070069821A1 (en) * | 2005-09-27 | 2007-03-29 | Lee Young J | Active balun device |
JP2010011380A (ja) * | 2008-06-30 | 2010-01-14 | Sharp Corp | 可変利得増幅器および受信装置 |
WO2015169051A1 (zh) * | 2014-05-09 | 2015-11-12 | 华为技术有限公司 | 一种可变增益放大器 |
CN104393845A (zh) * | 2014-10-21 | 2015-03-04 | 东南大学 | 一种电流模可变增益放大器 |
CN104734645A (zh) * | 2015-03-02 | 2015-06-24 | 东南大学 | 一种采用电流dac消除可变增益放大器电路直流失调的方法 |
CN108390727A (zh) * | 2018-03-06 | 2018-08-10 | 厦门优迅高速芯片有限公司 | 直流失调消除电路以及直流失调消除方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6347497B2 (ja) | 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法 | |
KR100461969B1 (ko) | Cmos 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 | |
US6064262A (en) | CMOS differential amplifier having offset voltage cancellation and common-mode voltage control | |
KR20020043189A (ko) | 새로운 agc 트랜스임피던스 증폭기 | |
CN107749745B (zh) | 可变增益放大器 | |
WO2020228456A1 (zh) | 一种片上可变增益温度补偿放大器 | |
US7245181B2 (en) | Linear amplifier | |
US7319220B2 (en) | Trans-impedance amplifier with offset current | |
CN110601663A (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
KR20200052696A (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
US7378908B2 (en) | Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same | |
US7456692B2 (en) | Gain variable amplifier | |
CN111030623A (zh) | 一种校准直流失调的可调增益放大器 | |
US10122337B2 (en) | Programmable gain amplifier | |
US10187016B2 (en) | Amplifier with improved linearity | |
US8576006B1 (en) | Wideband variable gain amplifier | |
US7227420B2 (en) | Transimpedance amplifier with a high gain/bandwidth product for conversion of a DAC output current | |
CN210380777U (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
EP3672075B1 (en) | Gain-control stage for a variable gain amplifier | |
JP2012028859A (ja) | 利得可変差動増幅回路 | |
JP4867066B2 (ja) | 増幅回路 | |
US20220149790A1 (en) | Variable gain amplifier circuit and semiconductor integrated circuit | |
KR100801563B1 (ko) | 가변 이득 증폭기 | |
US20180115289A1 (en) | Low Voltage Supply Amplifier | |
CN110995170B (zh) | 一种高动态范围的跨阻放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |