CN110991132A - 一种fpga原型验证开发板管脚分配系统、方法、介质及终端 - Google Patents
一种fpga原型验证开发板管脚分配系统、方法、介质及终端 Download PDFInfo
- Publication number
- CN110991132A CN110991132A CN201911255139.XA CN201911255139A CN110991132A CN 110991132 A CN110991132 A CN 110991132A CN 201911255139 A CN201911255139 A CN 201911255139A CN 110991132 A CN110991132 A CN 110991132A
- Authority
- CN
- China
- Prior art keywords
- pin
- damaged
- development board
- module
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011161 development Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012795 verification Methods 0.000 title claims abstract description 13
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 238000012545 processing Methods 0.000 claims abstract description 27
- 230000008676 import Effects 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000004590 computer program Methods 0.000 claims description 9
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000018109 developmental process Effects 0.000 description 45
- 238000013461 design Methods 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种FPGA原型验证开发板管脚分配系统、方法、介质及终端，所述系统包括：管脚检测模块，用于通过自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；检测结果处理模块，根据管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；管脚分配管理模块，根据检测结果处理模块的结果，对正常的引脚予以标记；损坏管脚管理模块，用户可以根据开发板的实际情况，设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配，可以按照用户的要求分配管脚，可有效解决背景技术中的问题。
Description
技术领域
本发明涉及开发板技术领域，具体为一种FPGA原型验证开发板管脚分配系统、方法、介质及终端。
背景技术
开发板是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。开发板一般由嵌入式系统开发者根据开发需求自己订制，也可由用户自行研究设计。开发板是为初学者了解和学习系统的硬件和软件，同时部分开发板也提供的基础集成开发环境和软件源代码和硬件原理图等。常见的开发板有51、ARM、FPGA、DSP开发板。
FPGA原型验证开发板是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。在一般的嵌入式系统开发过程中，硬件一般被分成两个平台，一个是开发平台(Host)，一个是目标平台(Target)即开发板。在此描述的开发平台指的是使用计算机，通过传输的界面，例如串口(RS-232)、USB、并口、或者网络(Ethernet)与目标平台连接。
管脚，就是从集成电路(芯片)内部电路引出与外围电路的接线，所有的引脚就构成了这块芯片的接口。引线末端的一段，通过软钎焊使这一段与印制板上的焊盘共同形成焊点。管脚可划分为脚跟(Bottom)、脚趾(Toe)、脚侧(Side)等部分。
在开发板的开发设计过程中，由于会出现管脚的损坏问题，如果不能及时发现就会影响开发板的开发进程。
发明内容
为了克服现有技术方案的不足，本发明提供一种FPGA原型验证开发板管脚分配系统、方法、介质及终端，用户可以方便地将设计中FPGA间的互联信号，按照用户要求的次序分配到互联线传输的信号组中，按照用户的设置跳过损坏管脚，从而满足客户设计的需求，加快芯片设计开发流程，能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是：
一种FPGA原型验证开发板管脚分配系统，其特征在于，包括：
管脚检测模块，用于通过自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
检测结果处理模块，根据管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
管脚分配管理模块，根据检测结果处理模块的结果，根据当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
损坏管脚管理模块，用户可以根据开发板的实际情况，设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
进一步地，所述管脚分配管理模块还包括传输次序设置单元，用来设置互联信号在传输过程中，在各个互连线中的传输次序。
进一步地，所述传输次序设置单元还可以将指定的信号设定为在对应的互连线上的特定次序传输。
进一步地，所述损坏管脚管理模块中，用户可以选择导出某块开发板对应的损坏管脚的信息为Xml文件，也可以选择导入之前导出的损坏管脚文件。
进一步地，所述管脚检测模块、检测结果处理模块、管脚分配管理模块和损坏管脚管理模块之间通过以太网进行信号传输
进一步地，所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果。
本发明还公开了一种FPGA原型验证开发板管脚分配方法，其特征在于，包括：
通过管脚检测模块利用自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
利用检测结果处理模块对管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
通过管脚分配管理模块根据检测结果处理模块的结果，利用当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
用户可以根据开发板的实际检测情况，通过损坏管脚管理模块设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
进一步地，所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果
本发明提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的方法。
本发明提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
与现有技术相比，本发明的有益效果是：
本发明中用户可以方便地将设计中FPGA间的互联信号，按照用户要求的次序分配到互联线传输的信号组中，按照用户的设置跳过损坏管脚，从而满足客户设计的需求，加快芯片设计开发流程，以便设计按照用户的需求运行，用户利可以快速，方便地开发、设计基于多块FPGA的大容量和复杂程度高的芯片设计，加快SoC产品的开发流程。
附图说明
图1为本发明的管理分配方法整体工作流程示意图；
图2为本发明的管理分配系统整体工作流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明提供了一种FPGA原型验证开发板管脚分配系统，包括：
管脚检测模块，用于通过自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果，针对具体情况，将往期记录的结果和检测结果综合对比，一方面可以加快损坏管脚的检测过程，另一方面，通过两种结果进行对比，既可以确定损坏管脚的准确位置，还可以对新增损坏管脚进行分析，分析损坏的原因，从而降低后续的其它管脚损坏的可能性。
检测结果处理模块，根据管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
管脚分配管理模块，根据检测结果处理模块的结果，根据当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
所述管脚分配管理模块还包括传输次序设置单元，用来设置互联信号在传输过程中，在各个互连线中的传输次序。
所述传输次序设置单元还可以将指定的信号设定为在对应的互连线上的特定次序传输。
损坏管脚管理模块，用户可以根据开发板的实际情况，设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
所述损坏管脚管理模块中，用户可以选择导出某块开发板对应的损坏管脚的信息为Xml文件，也可以选择导入之前导出的损坏管脚文件。
所述管脚检测模块、检测结果处理模块、管脚分配管理模块和损坏管脚管理模块之间通过以太网进行信号传输。
本方案可以按照用户的要求，设定互联信号在互联线传输的信号组中的传输次序，并按照用户的设置跳过损坏管脚，以便设计按照用户的需求运行。用户可以快速，方便地开发，设计基于多块FPGA的大容量和复杂程度高的芯片设计，加快SOC产品的开发流程。
与现有技术相比，本申请方案通过预检测的方式帮助用户提前获取和检测到开发板中的管脚损坏情况，在后续的开发过程中，重新分配并跳过损坏管脚，满足用户设计需求，加快开发进程。
如图1所示，本发明还提供了一种FPGA原型验证开发板管脚分配方法，包括：
通过管脚检测模块利用自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
利用检测结果处理模块对管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
通过管脚分配管理模块根据检测结果处理模块的结果，利用当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
用户可以根据开发板的实际检测情况，通过损坏管脚管理模块设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果
本发明的存储介质上存储有计算机程序，该程序被处理器执行时实现上述的方法。所述存储介质包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
本发明的终端，包括处理器及存储器。
所述存储器用于存储计算机程序。优选地，所述存储器包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
所述处理器与所述存储器相连，用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
优选地，所述处理器可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种FPGA原型验证开发板管脚分配系统，其特征在于，包括：
管脚检测模块，用于通过自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
检测结果处理模块，根据管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
管脚分配管理模块，根据检测结果处理模块的结果，根据当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
损坏管脚管理模块，用户可以根据开发板的实际情况，设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
2.根据权利要求1所述的一种FPGA原型验证开发板管脚分配系统，其特征在于：所述管脚分配管理模块还包括传输次序设置单元，用来设置互联信号在传输过程中，在各个互连线中的传输次序。
3.根据权利要求2所述的一种FPGA原型验证开发板管脚分配系统，其特征在于：所述传输次序设置单元还可以将指定的信号设定为在对应的互连线上的特定次序传输。
4.根据权利要求1所述的一种FPGA原型验证开发板管脚分配系统，其特征在于：所述损坏管脚管理模块中，用户可以选择导出某块开发板对应的损坏管脚的信息为XML文件，也可以选择导入之前导出的损坏管脚文件。
5.根据权利要求1所述的一种基于开发板的管脚分配系统，其特征在于：所述管脚检测模块、检测结果处理模块、管脚分配管理模块和损坏管脚管理模块之间通过以太网进行信号传输。
6.根据权利要求1所述的一种基于开发板的管脚分配系统，其特征在于：所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果。
7.一种FPGA原型验证开发板管脚分配方法，其特征在于，包括：
通过管脚检测模块利用自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；
利用检测结果处理模块对管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；
通过管脚分配管理模块根据检测结果处理模块的结果，利用当前的互联信号所用的传输线和传输次序设定初始值，对正常的引脚予以标记；
用户可以根据开发板的实际检测情况，通过损坏管脚管理模块设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配。
8.根据权利要求7所述的一种FPGA原型验证开发板管脚分配方法，其特征在于：所述管脚检测模块还包括导入用户确定管脚损坏的数据文件，结合管脚检测模块检测出来的损坏管脚对比，得到完整的损坏管脚结果。
9.一种存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求7或8中任一项所述的方法。
10.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行权利要求7或8中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911255139.XA CN110991132A (zh) | 2019-12-10 | 2019-12-10 | 一种fpga原型验证开发板管脚分配系统、方法、介质及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911255139.XA CN110991132A (zh) | 2019-12-10 | 2019-12-10 | 一种fpga原型验证开发板管脚分配系统、方法、介质及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110991132A true CN110991132A (zh) | 2020-04-10 |
Family
ID=70091639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911255139.XA Pending CN110991132A (zh) | 2019-12-10 | 2019-12-10 | 一种fpga原型验证开发板管脚分配系统、方法、介质及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110991132A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050097489A1 (en) * | 2003-11-03 | 2005-05-05 | Seward Robert Y. | Method and system for producing a reduced bounding box |
| CN101599702A (zh) * | 2008-06-05 | 2009-12-09 | Seb公司 | 限制在微控制器的管脚上注入的电流的方法 |
| CN105679372A (zh) * | 2015-12-31 | 2016-06-15 | 湖南国科微电子股份有限公司 | 一种系统级封装结构及用于该结构的闪存裸片测试方法 |
| WO2017101136A1 (zh) * | 2015-12-15 | 2017-06-22 | 蒙山 | 一种智能实验教学系统 |
| CN107402834A (zh) * | 2017-06-20 | 2017-11-28 | 公牛集团有限公司 | 一种嵌入式系统上电启动自检方法和装置 |
| US20180188879A1 (en) * | 2016-12-30 | 2018-07-05 | Egalax_Empia Technology Inc. | Multichannel touch controller having a standby channel switching circuit |
| CN110208680A (zh) * | 2019-06-26 | 2019-09-06 | 长电科技（滁州）有限公司 | 一种芯片测试系统及方法 |
-
2019
- 2019-12-10 CN CN201911255139.XA patent/CN110991132A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050097489A1 (en) * | 2003-11-03 | 2005-05-05 | Seward Robert Y. | Method and system for producing a reduced bounding box |
| CN101599702A (zh) * | 2008-06-05 | 2009-12-09 | Seb公司 | 限制在微控制器的管脚上注入的电流的方法 |
| WO2017101136A1 (zh) * | 2015-12-15 | 2017-06-22 | 蒙山 | 一种智能实验教学系统 |
| CN105679372A (zh) * | 2015-12-31 | 2016-06-15 | 湖南国科微电子股份有限公司 | 一种系统级封装结构及用于该结构的闪存裸片测试方法 |
| US20180188879A1 (en) * | 2016-12-30 | 2018-07-05 | Egalax_Empia Technology Inc. | Multichannel touch controller having a standby channel switching circuit |
| CN107402834A (zh) * | 2017-06-20 | 2017-11-28 | 公牛集团有限公司 | 一种嵌入式系统上电启动自检方法和装置 |
| CN110208680A (zh) * | 2019-06-26 | 2019-09-06 | 长电科技（滁州）有限公司 | 一种芯片测试系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 周金陵 等: "基于XML技术的ATS故障树模型描述与设计", 计算机技术与发展, pages 196 - 199 * |
| 孙航 等: "数电实验常用芯片检测指示仪简析", 山西科技, pages 42 - 43 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6732338B2 (en) | Method for comprehensively verifying design rule checking runsets | |
| CN113434355B (zh) | 模块验证方法、uvm验证平台、电子设备及存储介质 | |
| US10354031B2 (en) | Information processing by interpenetrating signal transmission channel in design for testability of chip | |
| TWI451106B (zh) | 晶圓測試系統及其測試方法 | |
| CN116256621B (zh) | 芯粒的测试方法、装置、电子设备及存储介质 | |
| CN113014339B (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
| CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
| CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| US7823101B2 (en) | Device, method, and storage for verification scenario generation, and verification device | |
| CN115510804A (zh) | 全芯片管脚复用自动化验证方法、装置、设备及存储介质 | |
| CN110502382B (zh) | Type-c接口测试方法、装置、存储介质及电子设备 | |
| US8091052B2 (en) | Optimization of post-layout arrays of cells for accelerated transistor level simulation | |
| CN110991132A (zh) | 一种fpga原型验证开发板管脚分配系统、方法、介质及终端 | |
| CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
| US9506984B1 (en) | Protocol based automated tester stimulus generator | |
| US7290174B1 (en) | Methods and apparatus for generating test instruction sequences | |
| CN107729601B (zh) | 仿真过程中配置ram的方法、装置及计算机存储介质 | |
| CN114077452B (zh) | 一种pcie设备定位方法、装置及相关设备 | |
| CN112861455B (zh) | Fpga建模验证系统及方法 | |
| US7937511B2 (en) | Burning apparatus | |
| US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
| CN111949510B (zh) | 测试处理方法、装置、电子设备及可读存储介质 | |
| CN110321574B (zh) | 一种打印波形的方法和装置 | |
| CN116256620B (zh) | Chiplet集成芯片的检测方法、装置、电子设备及存储介质 | |
| CN103268296B (zh) | 动态口令牌组的信息写入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Guowei silcore Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: S2C, Inc. Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Sierxin Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: Shanghai Guowei silcore Technology Co.,Ltd. |
|
| CB02 | Change of applicant information |