CN110970555A - 具有降低的过孔电阻的存储器结构 - Google Patents

具有降低的过孔电阻的存储器结构 Download PDF

Info

Publication number
CN110970555A
CN110970555A CN201910800191.2A CN201910800191A CN110970555A CN 110970555 A CN110970555 A CN 110970555A CN 201910800191 A CN201910800191 A CN 201910800191A CN 110970555 A CN110970555 A CN 110970555A
Authority
CN
China
Prior art keywords
layer
memory
cermet composite
conductive layer
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910800191.2A
Other languages
English (en)
Inventor
A·M·孔蒂
A·雷达埃利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110970555A publication Critical patent/CN110970555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器结构，其可以包括存储器单元、过孔、将所述存储器单元与所述过孔隔开的电介质材料、处于所述存储器单元和所述电介质材料上的金属陶瓷复合材料层、以及处于所述金属陶瓷复合材料层和所述过孔上的导电层。所述导电层可以与所述过孔的顶表面直接接触。

Description

具有降低的过孔电阻的存储器结构
背景技术
相变材料所具有的特性使它们用于很多应用中，例如，用于双向阈值开关和相变存储器(PCM)中。相变材料的不同物理状态具有不同的电阻水平。例如，一个状态(例如，无定形状态)可以具有高电阻，而另一状态(例如，晶体状态)可以具有低电阻。在PCM中，这些不同的电阻水平可以用于存储二元信息。每个状态表示不同的二元值，并且信息一旦被存储，就可以通过检测材料的电阻来读取信息。每个状态一旦被固定就保持下去的事实使得PCM成为有价值的非易失性存储器(NVM)类型。
附图说明
图1A示出了根据示例性实施例的存储器结构。
图1B示出了根据示例性实施例的存储器结构。
图2A示出了根据示例性实施例的存储器器件。
图2B示出了根据示例性实施例的存储器器件。
图2C示出了根据示例性实施例的存储器器件。
图2D示出了根据示例性实施例的存储器器件。
图3示出了根据示例性实施例的计算系统；
图4A示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图4B示出了图4A的存储器器件沿A-A线的截面图。
图4C示出了图4A的存储器器件沿B-B线的截面图。
图4D示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图4E示出了图4D的存储器器件的沿A-A线的截面图。
图4F示出了图4D的存储器器件的沿B-B线的截面图。
图4G示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图4H示出了图4G的存储器器件的沿A-A线的截面图。
图4I示出了图4G的存储器器件的沿B-B线的截面图。
图5A示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图5B示出了图5A的存储器器件沿A-A线的截面图。
图5C示出了图5A的存储器器件沿B-B线的截面图。
图6A示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图6B示出了图6A的存储器器件沿A-A线的截面图。
图6C示出了图6A的存储器器件沿B-B线的截面图。
图6D示出了根据示例性实施例的在一个制造阶段处的存储器器件的顶视图。
图6E示出了图6D的存储器器件的沿A-A线的截面图。
图6F示出了图6D的存储器器件的沿B-B线的截面图。
具体实施方式
尽管下文的详细描述包含很多具体细节以用于例示目的，但是本领域普通技术人员将认识到可以对下面的细节做出很多变化和更改，并且认为这些变化和更改仍然包括在本文中。相应地，阐述了以下实施例而没有损失任何权利要求阐述的内容的一般性，并且也没有对任何权利要求阐述的内容施加限制。还应当理解，本文中使用的术语仅用于描述特定实施例的目的而非旨在进行限制。文中使用的所有科技术语与本公开所属领域的普通技术人员通常理解的含义相同，除非另行定义。
如本书面描述中使用的，单数形式“一”和“所述”包括对复数个引用对象的表述支持，除非上下文明确另行指定，反之亦然。因而，对“存储器单元”的引用包括多个这种存储器单元，并且对“位线”的引用包括单一位线。
在本申请中，“包括”、“包含”和“具有”等可以具有美国专利法中归属于其的含义，并且可以表示“包括”等含义，并且一般被解释为开放性术语。术语“由……构成”是封闭性术语，并且仅包括结合这种术语所具体列举的部件、结构、步骤等、以及根据美国专利法的那些。“基本上由……构成”具有美国专利法一般赋予其的含义。具体而言，这种术语一般是封闭性术语，除了允许包括不对结合这种术语使用的物项的基本和新颖特性或功能造成实质影响的附加物项、材料、部件、步骤或元件。例如，如果是在“基本上由……构成”的措辞下介绍的，那么存在于合成物中的不影响合成物性质或特性的痕量元素将是容许的，即使并未在这种术语之后的项目列表中明确表述。当在书面描述中使用诸如“包括”的开放性术语时，应当理解，将赋予对“基本上由……构成”的措辞以及“由……构成”的措辞的直接支持，就像明确清楚地做出了这种陈述一样，反之亦然。
如果在说明书和权利要求中出现了术语“第一”、“第二”、“第三”、“第四”等，那么其用于对类似元件进行区分，而未必用于描述特定的次序或时间顺序。应当理解，如此使用的任何术语在适当的情境下是可互换的，使得本文描述的实施例能够(例如)按照除文中所例示或以其它方式描述的次序以外的次序进行操作。类似地，如果文中将一种方法描述为包括一系列步骤，那么文中给出的这种步骤的顺序未必是可以执行这种步骤的唯一顺序，并且有可能省略所陈述的步骤中的某些步骤，和/或有可能将文中未描述的某些其它步骤添加至所述方法。
说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“之下”等(如果存在)仅用于描述性目的，而未必用于描述永久性的相对位置。应当理解，如此使用的术语在适当的情境下是可互换的，使得本文描述的实施例能够(例如)按照除文中所例示或以其它方式描述的取向以外的取向进行操作。本文使用的术语“耦合”被定义为以电或者非电方式直接或者间接连接。本文被描述为彼此“相邻”的物体可以根据使用所述短语的语境的适当情况为彼此物理接触，彼此密切靠近，或者彼此处于相同一般性区或区域中。短语“在一个实施例中”或“在一个方面中”在本文的出现不一定全部是指同一实施例或方面。
如本文使用的，术语“耦合”被定义为以电或者非电方式直接或者间接连接。“直接耦合”的结构或元件彼此物理接触并附接。本文被描述为彼此“相邻”的物体可以根据使用所述短语的语境的适当情况为彼此物理接触，彼此密切靠近，或者彼此处于相同一般性区或区域中。
如本文使用的，术语“大体上”是指动作、特性、性质、状态、结构、物项或结果的完全或近乎完全的程度或度。例如，“大体上”被包围的物体将表示物体要么被完全包围，要么被近乎完全包围。在一些情况下与绝对完全的确切可容许偏差度可以取决于具体上下文。但是，一般而言，接近完全将具有与在获得绝对的总的完全的情况下所获得的总体结果相同的结果。当在负面含义中用于提及动作、特性、性质、状态、结构、物项或结果的完全缺失或者近乎完全缺失时，“大体上”的使用同样适用。例如，“大体上没有”颗粒的合成物要么完全没有颗粒，要么近乎完全没有颗粒，其影响与完全没有颗粒是相同的。换言之，“大体上没有”某一成分或元素的合成物仍然可以实际上包含这种物项，只要其不造成可测量的影响即可。
如文中使用的，术语“大约”用于通过提供给定值可以“略微超过”或者“略微低于”端点而为数值范围端点提供灵活性。除非做出另外陈述，否则根据具体数值或数值范围对术语“大约”的使用还应当被理解为对没有词语“大约”的此类数值项或范围提供支持。例如，出于方便和简洁的原因，数值范围“大约50埃到大约80埃”还应当被理解为对范围“50埃到80埃”提供支持。此外，应当理解，在本说明书中即使在将术语“大约”与实际数值结合使用时，仍然提供对实际数值的支持。例如，“大约”30的表述应当被解释为不仅为略微超过和略微低于30的值提供支持，还为30这一实际数值提供支持。
如文中使用的，为方便起见，多个物项、结构元件、构成元件和/或材料可以呈现在公共列表中。然而，这些列表应当被解释为就像列表中的每个构件被单独地标识为独立且唯一的构件。因而，不应仅仅基于这种列表中的任何个体构件与同一列表中的任何其它构件出现在同一组中就将前者视为事实上等价于后者，除非有相反的指示。
浓度、量和其它数字数据可以是以范围格式表述或呈现的。应当理解，使用这种范围格式仅是为了方便和简洁，并且因而应当将其灵活地解释为不仅包括被明确表述为该范围的极限的数值，而且还包括包含于该范围内的所有个体数值或子范围，就像明确列举了每个数值和子范围一样。作为例示，“大约1到大约5”的数值范围应当被解释为不仅包括大约1到大约5的明确列举的值，而且还包括所指示的范围内的个体值和子范围。因而，该数值范围中包括诸如2、3、4的个体值以及诸如从1-3、从2-4、从3-5等的子范围，以单独包括1、2、3、4、5。
同样的原则还适用于仅列举一个数值作为最小值或最大值的范围。此外，不管所描述的范围或特性的宽度如何，这种解释都应当适用。
本说明书中对“示例”的提及表示在至少一个实施例中包括结合所述示例所描述的特定特征、结构或特性。因而，在本说明书中的各处出现的短语“在示例中”未必全都指代同一实施例。
示例性实施例
下文提供了对技术实施例的初步概述，并且之后进一步详细地描述具体实施例。该初步概述旨在辅助读者更快地理解技术构思，但是其并非旨在识别所述技术构思的关键特征或基本特征，也并非旨在限制所主张保护的主题的范围。
相变存储器器件已经被开发为包括连接至位线和字线的存储器单元的阵列。在很多情况下，每个相变存储器单元由若干层不同材料构成。这种层可以包括相变材料、电极、选择器件材料、扩散阻挡材料、绝热材料等等。在一些情况下，各个存储器单元可以通过电介质材料隔开，以使存储器单元相互电绝缘。位线和字线可以是沿存储器单元的列和行沉积的金属或其它导电材料的线，以允许存储器单元能够单独寻址。有时将附加结构并入到存储器阵列中，所述附加结构例如是穿过在上面形成存储器阵列的衬底的导电过孔。
构成相变存储器器件的各种材料层和结构可能带来各种操作和制造挑战。例如，可能往往希望使这些结构尽可能小，以制作高密度存储器。此外，可能希望使各个存储器单元的操作效率最大化。然而，可以针对处理限制以及对一致且可靠的存储器操作的需求对其进行权衡。
在某些类型的相变存储器中，存储器单元可以至少包括相变材料层和处于相变材料层上方的顶部电极层。金属位线可以沉积在一列存储器单元之上，但是首先金属陶瓷复合材料可以沉积在电极层和金属位线之间。在一些情况下，金属陶瓷复合材料层能够提高存储器单元的编程效率。然而，如果金属陶瓷复合材料层也形成在位线和连接过孔之间，那么金属陶瓷复合材料层可能提高过孔和位线之间的电阻。这可能提高对应存储器器件的读取/写入操作的能耗，并且限制最大输送电流。
本公开描述了可以提供具有良好的热效率、最小化的编程电流和良好的材料稳定性的存储器单元的存储器结构、器件、系统以及相关联的方法。还需注意，在本公开中，应当指出在讨论各种结构、系统、系统和方法时，这些讨论中的每者可以被认为是适用于这些示例中的每者，而不管其是否是在该示例的上下文中明确讨论的。因而，例如，在讨论有关存储器结构本身的细节时，这种讨论还涉及存储器器件、计算系统和方法，反之亦然。
更详细地说，本文描述的存储器结构可以包括存储器单元、过孔、将存储器单元与过孔隔开的电介质材料、处于存储器单元和电介质材料上的金属陶瓷复合材料层、以及处于金属陶瓷复合材料层和过孔上的导电层。导电层可以与过孔的上表面或者顶表面直接接触。图1A和图1B中示出了存储器结构的一些示例。
例如，如图1A所示，存储器结构100A可以包括存储器单元。在该特定示例中，存储器单元包括相变存储器(PCM)材料111，例如硫属元素化物。PCM材料111与上薄片层112和下薄片层113直接接触。存储器单元还包括选择器件层115。此外，存储器单元还包括第一电极117、第二电极118和第三电极119。应当指出，本文描述的存储器单元一般将被论述为包括这些特定层。然而，其并非旨在构成限制，而只是为了论述的简单和简短。任何适当存储器单元可以包括在所介绍的结构、器件、系统和方法中。
存储器单元定位在导电层150(例如，第一导电层、上导电层或位线)与第二导电层152(例如，下导电层或字线)之间。进一步指出，尽管本文中一般将导电层150称为“位线”，并且一般将第二导电层称为“字线”，但是这并非旨在构成限制。本领域技术人员将认识到，在一些示例中，导电层150可以是字线，并且第二导电层152可以是位线。
金属陶瓷复合材料层(或者第一金属陶瓷复合材料层)140定位在存储器单元和导电层150之间。第二金属陶瓷复合材料层142定位在存储器单元和导电层152之间。此外，阻挡层145定位在金属陶瓷复合材料层140和导电层150之间。过孔120定位在导电层150与电接触部或互连160之间。过孔120延伸通过金属陶瓷复合材料层140和阻挡层145，以直接接触导电层150。更具体而言，过孔120的上表面或顶表面121与导电层150的下表面或底表面151直接接触。在该特定示例中，过孔120的上表面或顶表面121可以大体上与阻挡层145的上表面或顶表面成平面(例如，在2纳米(nm)内、3nm内、5nm内)。在一些示例中，过孔的上表面或顶表面121可以大体上与阻挡层145的上表面或顶表面平齐(例如，在8nm内、在10nm内、或者在15nm内)。
电介质材料130可以定位在存储器单元和过孔120之间，以在其间提供电绝缘。在一些示例中，第二电介质材料132可以定位在存储器单元和过孔120之间。在一些具体示例中，第二电介质材料132可以形成与存储器单元直接接触(例如，在存储器单元的一侧或多侧上)的衬层。
图1B示出了在很多方面与存储器结构100A等同的存储器结构100B的另一示例。然而，在该特定示例中，存储器结构100B不包括阻挡层145。在这种情况下，过孔120可以在金属陶瓷复合材料层140的上表面(即，与导电层150的底表面151界面连接的表面)之外或上方延伸出距离102。可以采用各种各样的距离102。在一些示例中，距离102可以是不大于30nm或者不大于20nm的距离。在一些具体示例中，距离102可以从大约1nm到大约10nm。也可能存在其它适当距离。因而，导电层150的底表面151可以是非平面的，使得导电层150的底表面151的升高或缩进部分151A能够与过孔120的上表面121直接接触或界面连接。
更详细地，本文公开的存储器结构的存储器单元一般可以包括任何适当的存储器单元。在一些示例中，存储器单元可以包括硫属元素化物材料，或者存储器单元可以是基于硫属元素化物的存储器单元。在一些具体示例中，存储器单元可以包括或者在其它情况下可以是相变存储器(PCM)单元。在传统的PCM单元中，PCM材料的不同物理状态可以具有不同水平的电阻。例如，一个状态(例如无定形状态)可以具有高电阻，而另一状态(例如晶体状态)可以具有低电阻。无定形状态和晶体状态之间的不同电阻水平可以用于存储二元信息。
在一些附加的示例中，基于硫属元素化物的存储器单元能够按照有些不同的操作原理进行操作。例如，向硫属元素化物材料施加具体的编程脉冲(例如，处于特定电压的正脉冲或负脉冲)能够引起离子在单元的特定电极附近聚集。随着硫属元素化物材料中的离子分布改变，硫属元素化物材料的阈值电压也可以改变。例如，在一些情况下，特定编程脉冲能够引起离子在第一电极附近聚集，以产生高电压阈值状态。可以使用相反极性的编程脉冲使离子在定位于硫属元素化物材料的相对侧上的第二电极附近聚集，以产生低电压阈值状态。这两种状态(即，置位状态和复位状态，反之亦然)之间的电压阈值的差异可以用于存储不同的编程状态，并且可以被定义为基于硫属元素化物的存储器单元的编程窗口。该类型的存储器单元可以被称为“自选择存储器”(SSM)或SSM单元。
在任一种情况下，存储器单元一般可以包括包含各种各样的存储器材料中的一者或多者的存储器层(例如，PCM层或SSM层)。在一些具体的示例中，存储器材料可以是或者可以包括PCM材料，PCM材料可以包括具有稳定且可检测的相位改变的任何有用材料。在一些附加的示例中，存储器材料可以包括锗、锑、碲、硅、镍、镓、砷、银、锡、金、铅、铋、铟、钇、硒、钪、硼、氧、硫、氮、炭等、或其组合。这种材料的具体示例可以包括各种各样的硫属元素化物合金中的任一种，包括但不限于Ge-Te、In-Se、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、In-Se-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd和Ge-Te-Sn-Pt及其它。如本文所用，带连字符的化学成分符号指示包括在特定混合物或化合物(例如，硫属元素化物合金)中的元素，并且旨在表示包含所指示的元素的所有化学计量，例如，具有化学计量的改变的GeXSbYTeZ，例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等，以形成梯度。在一些附加的示例中，硫属元素化物合金可以被掺杂，例如，被掺杂有铟、钇、钪、硼、氮、氧等或其组合。
一个或多个(例如，上和/或下)薄片层可以被定位为与存储器材料直接接触。这些薄片层可以是粘合层，或者可以以其它方式促进存储器层与周围电极层之间的良好电连接。薄片层可以由各种各样的材料形成。非限制性示例可以包括钨、钽、钛、其它难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、金属氧化物等、或其组合。
在一些附加的示例中，存储器单元还可以包括选择器件(SD)层，其包括选择器件材料。要指出的是，选择器件材料一般由硫属元素化物材料构成，并且因而本文联系存储器层所描述的材料在此处也可以适用。在给定存储器结构中用于存储器层和SD层的实际材料可以是不同的或者相同的，这取决于结构的设计。在另一个示例中，SD层中的选择器件材料可以是导体、半导体或电介质材料。可以根据需要选择这种材料，以执行存储器单元中的预期功能。
在一些示例中，一个或多个薄片层可以被定位为与SD层直接接触。例如，第一薄片层可以被定位在SD层和存储器层之间。在一些附加的示例中，第二薄片层可以被定位在SD层和第二导电层(例如，下导电层或字线)之间。这些薄片层可以是粘合层，或者可以以其它方式促进SD层与周围电极层之间的良好电连接。薄片层可以由各种各样的材料形成。非限制性示例可以包括钨、钽、钛、其它难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、金属氧化物等、或其组合。
存储器单元还可以包括电极(例如，第一电极、第二电极、第三电极等)。电极可以包括一种或多种导电或半导电材料。非限制性示例可以包括碳(C)(例如，晶体碳、无定形碳)、氮化碳(CxNy)、n掺杂多晶硅、p掺杂多晶硅、金属(例如，Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W)、导电金属氮化物(例如，TiN、TaN、WN和TaCN)、导电金属硅化物(例如，硅化钽、硅化钨、硅化镍、硅化钴和硅化钛)、导电金属硅氮化物(例如，TiSiN和WSiN)、导电金属碳氮化物(例如，TiCN和WCN)、导电金属氧化物(例如，RuO2)等、或其组合。在一些示例中，存储器单元中的每个电极可以包括相同材料或者由相同材料形成。在其它示例中，一个或多个电极可以包括不同材料或者可以由不同材料形成。典型地，电极可以具有从大约3nm到大约100nm、或者从大约5nm到大约20nm、或者从大约10nm到大约30nm的厚度。
如上文所述，存储器单元可以形成在第二导电层(例如，下导电层或字线)上。第二导电层可以由各种各样的导电材料构成。非限制性示例可以包括钨(W)、铜(Cu)、铝(Al)、钌(Ru)、氮化钨(WN)、镍(Ni)、氮化钽(TaN)、铂(Pt)、金(Au)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)等、或其组合。
存储器结构还可以包括过孔。在一些示例中，过孔可以按照大体上平行于存储器单元的取向形成。在这种情况下，需注意，过孔的大体取向可以大体上平行于存储器单元，即使过孔的侧面或边缘可能因制作工艺而有些倾斜。在其它示例中，过孔不具有大体上平行于存储器单元的取向。过孔可以由各种各样的材料形成。非限制性示例可以包括钨(W)、氮化钨(WN)、镍(Ni)、氮化钽(TaN)、铂(Pt)、金(Au)、钛(Ti)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)等、或其组合。在一些示例中，过孔可以由与导电层和/或第二导电层相同的材料形成。在一些示例中，过孔可以由与导电层和/或第二导电层不同的材料形成。
电介质材料可以被定位于存储器单元和过孔之间。在一些示例中，电介质材料可以包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物、或者其它适当电介质材料。还应当指出，可以使用第二电介质材料作为存储器单元的衬层，或者可以使用第二电介质材料使存储器单元与过孔进一步隔离。在一些示例中，第二电介质材料可以包括氮化硅(例如，Si3N4或者一般的SixNy，其中，x和y表示任何适当的相对量)、氧化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物、或者其它适当电介质材料。
金属陶瓷复合材料层可以形成在存储器单元和电介质材料上。在一些具体的示例中，金属陶瓷复合材料可以与过孔的侧边缘接触。金属陶瓷复合材料层可以提供用于对各个存储器单元进行选择的当前益处。此外，如前所述，从导电层和过孔之间排除金属陶瓷复合材料层能够进一步提高用于对各个存储器单元进行选择的当前益处。
金属陶瓷复合材料层可以包括金属陶瓷复合材料的各种组合。在一些示例中，金属陶瓷复合材料可以包括与硅、碳、氮、硼、氧等相结合的钨、钛、钽等(例如，难熔金属等)、或其组合。应当指出，难熔金属可以包括钛、钒、铬、锆、铌、钼、钌、铑、铪、钽、钨、铼、锇、铱或其组合。在一些示例中，金属陶瓷复合材料可以包括任何适当金属陶瓷材料。在一些具体示例中，金属陶瓷复合材料可以包括硅氮化钨、硅氮化钽、硅氮化铌、硅氮化钼、硅氮化钛、氮化碳、碳氮化钨、掺杂α-硅、掺杂α-锗等、或其组合。在一些示例中，金属陶瓷复合材料可以包括硅氮化钨(WSiN)。在这种情况下，在金属陶瓷复合材料中典型地可以存在从7原子百分比(at％)到大约50at％的W。在一些示例中，可以存在从大约10at％到大约30at％的W。此外，在金属陶瓷复合材料中典型地可以存在从大约20at％到大约60at％的Si。在一些其它示例中，可以存在从大约20at％到大约40at％的Si。
金属陶瓷复合材料层可以具有各种各样的厚度，这取决于存储器单元所期望的具体电气性质。在一些示例中，金属陶瓷复合材料层可以具有从大约1nm到大约50nm或者从大约1nm到大约10nm的厚度。在一些示例中，金属陶瓷复合材料层可以具有从20mOhm·cm到300mOhm·cm的电阻率。
在一些示例中，阻挡层可以形成在金属陶瓷复合材料层上。典型地，阻挡层可以是用于存储器结构的下层的层或特征的保护层。例如，阻挡层可以是平面化步骤的停止层。在一些示例中，阻挡层可以保留在最终存储器结构中。在其它示例中，可以将阻挡层从存储器结构中去除。阻挡层可以具有各种各样的厚度。在一些示例中，阻挡层可以具有从大约5nm到大约15nm的厚度。
阻挡层可以包括各种各样的材料或者可以由各种各样的材料构成。在一些示例中，阻挡层可以包括一种或多种导电或半导电材料。非限制性示例可以包括碳(C)、氮化碳(CxNy)、Al、Ti、TiN、TaN、AlTaN、Mo、Ru、SiC、WN、WCN等、或者它们的组合。
在一些示例中，阻挡层可以由电介质材料形成。在这种情况下，阻挡层可以由能够被选择性地去除而不去除或者大体上不影响过孔的任何电介质材料形成。适当材料的非限制性示例可以包括氮化硅(例如，Si3N4或者一般的SixNy，其中，x和y表示任何适当的相对量)、SiON等或者它们的组合。然而，要指出的是，在阻挡层由电介质材料形成的情况下，典型地可以在形成导电层之前去除阻挡层。在这种情况下，导电层可以被形成为与金属陶瓷复合材料层直接接触。因而，过孔将在金属陶瓷复合材料层之外延伸，并且导电层可以围绕过孔的上部(例如，上表面和上部侧边缘)形成。
导电层(例如，上导电层或位线)可以形成在阻挡层或金属陶瓷复合材料层上，这取决于存储器结构的设计。导电层可以由各种各样的导电材料构成。非限制性示例可以包括钨(W)、铜(Cu)、铝(Al)、钌(Ru)、氮化钨(WN)、镍(Ni)、氮化钽(TaN)、铂(Pt)、金(Au)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)等、或其组合。在一些示例中，导电层和第二导电层可以包括相同材料或者由相同材料形成。在其它示例中，导电层和第二导电层可以包括不同材料或者由不同材料形成。在一些其它示例中，导电层和第二导电层可以由相同材料形成，但是这两个层可以包括与形成过孔的材料不同的材料或者可以由与形成过孔的材料不同的材料形成。
导电层的下表面或底表面可以与过孔的上表面直接接触。这可以使导电层与过孔之间的电阻率最小化，并且使存储器结构的能耗最小化。在一些具体示例中，导电层的下表面或底表面可以与过孔的上表面和阻挡层的上表面直接接触。在其它具体示例中，导电层的下表面或底表面可以与过孔的上表面和金属陶瓷复合材料层的上表面直接接触。
第二金属陶瓷复合材料层可以任选地形成在存储器单元和第二导电层之间。第二金属陶瓷复合材料层一般可以由与针对第一金属陶瓷复合材料层所列举的相同材料类型形成。在一些示例中，第二金属陶瓷复合材料层可以包括与第一金属陶瓷复合材料层相同的材料或者由与第一金属陶瓷复合材料层相同的材料形成。在其它示例中，第一金属陶瓷复合材料层和第二金属陶瓷复合材料层可以包括不同材料或者可以由不同材料形成。
本文描述的各个存储器结构可以包括在存储器器件中。存储器器件可以包括：布置成列和行的存储器单元的阵列、与存储器单元的各个行对准的多个过孔、将各个存储器单元相互隔开并将各个存储器单元与多个过孔隔开的电介质材料、处于存储器单元的单独的行和对应电介质材料上的各个金属陶瓷复合材料层、以及处于金属陶瓷复合材料层上并且与对应过孔的各个上表面直接接触的各个导电层。
图2A和图2B中示出了存储器器件的一些示例。例如，图2A的存储器器件200A可以包括存储器单元210的阵列，存储器单元210包括与联系图1A所描述的相同的层。存储器单元210的阵列可以以行和列的形式布置在导电层(例如，导电层250和第二导电层252)之间，以形成可独立寻址的存储器单元(还参见图5A-5C，以取得附加的结构细节)。各个过孔220可以形成于各个电接触部或互连260与各个导电层250之间。如前文所述，各个过孔220的上表面可以与各个导电层250的底表面直接接触。电介质230可以被定位在各个存储器单元210之间以及存储器单元210的阵列和各个过孔220之间。第二电介质材料232也可以定位在各个存储器单元210之间以及存储器单元210的阵列与各个过孔220之间。在一些示例中，第二电介质材料232可以形成与各个存储器单元210的一侧或多侧直接接触的衬层。各个金属陶瓷复合材料层240可以形成在存储器单元210的各个行和对应电介质材料230以及第二电介质材料232上。各个阻挡层245可以形成在各个金属陶瓷复合材料层240上。各个金属陶瓷复合材料层240和阻挡层245可以在对应过孔220的上部与对应过孔220的侧边缘接触，但不定位在对应过孔220和导电层250之间。各个第二金属陶瓷复合材料层242可以定位在各个存储器单元210和各个第二导电层252之间。
如图2B所示的存储器器件200B在很多方面与存储器器件200A等同(参见图6D-6F，以获取附加的结构细节)。然而，在该特定示例中，存储器器件200B不包括阻挡层245。在这种情况下，各个过孔220可以在各个金属陶瓷复合材料层240的上表面之外或上方延伸。因而，各个导电层250的底表面可以是非平面的，使得各个导电层250的底表面的升高或缩进部分可以与对应过孔220的上表面直接接触或界面连接。
还需注意，图2A和图2B介绍的存储器器件可以示出存储器器件的单一层级。在一些示例中，存储器器件可以包括多个层级，如图2C和图2D所示。例如，图2C示出了具有第一层级205A和第二层级205B的存储器器件200C。第一层级205A和第二层级205B分别包括多个存储器单元210A和210B，如图1A中所示。更具体而言，对于第一层级205A而言，各个存储器单元210A被定位在各个导电层250与各个下部第二导电层252A之间。各个下部金属陶瓷复合材料层242A被定位在各个存储器单元210A和各个导电层250之间。各个下部第二金属陶瓷复合材料层242A被定位在各个存储器单元210A和各个下部第二导电层252A之间。各个下部阻挡层245A被定位在各个下部金属陶瓷复合材料层240A和各个导电层250之间。
类似地，对于第二层级205B而言，各个存储器单元210B被定位在各个导电层250和层级205B的各个上部第二导电层252B之间。各个上部金属陶瓷复合材料层242B被定位在各个导电层250和各个存储器单元210B之间。各个上部第二金属陶瓷复合材料层242B被定位在各个存储器单元210B和各个上部第二导电层252B之间。各个上部阻挡层245B被定位在各个上部金属陶瓷复合材料层240B和各个上部第二导电层252B之间。需注意，各个层252A、252B、242B和245B可以沿横贯各个导电层250(即，进出页面)的方向延伸，并且可以沿存储器单元的对应列与附加存储器单元对准。
如图2D所示的存储器器件200D在很多方面可以与存储器器件200C大体上等同。然而，在该特定示例中，存储器器件200D不包括各个下部阻挡层245A和各个上部阻挡层245B。在这种情况下，各个过孔220可以在各个下部金属陶瓷复合材料层240A的上表面之外或者上方延伸。因而，各个导电层250的底表面可以是非平面的，使得各个导电层250的底表面的升高或缩进部分可以与对应过孔220的上表面直接接触或界面连接。
在一些示例中，本文描述的存储器器件可以被包括在计算系统中。如图3所示，计算系统390可以包括母板391以及操作耦合至母板391的如本文所述的存储器器件300。在一个方面中，计算系统390还可以包括处理器392、附加存储器器件393、无线电394、热沉395、端口396、插槽、或者可以操作耦合至母板391的任何其它适当器件或部件。计算系统390可以包括任何类型的计算系统，例如台式计算机、膝上型计算机、平板计算机、智能电话、可穿戴装置、服务器(例如，数据存储服务器、云存储服务器等)等。其它实施例不需要包括图3中指定的所有特征，并且可以包括图3中未指定的替代特征。
计算系统的电子部件或器件(例如管芯)中使用的电路可以包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。电子部件和器件可以包括非暂态计算机可读存储介质，其可以是不包括信号的计算机可读存储介质。在可编程计算机上执行程序代码的情况下，本文陈述的计算系统可以包括处理器、可由处理器读取的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入装置和至少一个输出装置。易失性和非易失性存储器和/或存储元件可以是RAM、EPROM、闪存驱动器、光驱、磁硬盘驱动器、固态驱动器或者用于存储电子数据的其它介质。节点和无线装置还可以包括收发器模块、计数器模块、处理模块、和/或时钟模块或计时器模块。可以实施或者利用文中描述的任何技术的一个或多个程序可以使用应用编程接口(API)、可重复使用的控制、等等。可以采用高级过程语言或者面向对象的编程语言来实施这种程序以与计算机系统通信。然而，如果希望，可以采用汇编语言或者机器语言实施所述程序。在任何情况下，所述语言可以是编译或解释语言，并且可以与硬件实施方式相结合。
本公开还描述了制造存储器器件的方法。总体上，所述方法可以包括：形成布置成列和行的存储器单元的阵列；将电介质材料定位为使各个存储器单元相互隔开；在电介质材料内形成多个过孔，其中，各个过孔与存储器单元的各个行对准；在存储器单元的单独的行和对应电介质材料上形成各个金属陶瓷复合材料层；以及在各个金属陶瓷复合材料层上形成与对应过孔的各个上表面直接接触的各个导电层。
图4A-4I示出了处于各种制造阶段的存储器器件的示例。图5A-5C示出了从图4A-4I继续进行的制造过程的一个示例。图6A-6F示出了从图4A-4I继续进行的制造过程的另一示例。为了便于讨论，并且在不旨在构成限制的情况下，可以认为存储器器件具有提供3D架构的两个不同的图案化序列。“第一切割”可以指在从第一电极417向下穿过第二导电层452的第二导电层(例如，字线)方向上的图案化。“第二切割”可以指在从第一导电层450的顶部向下到达第二导电层452的顶部的第一导电层(例如，位线)方向上的图案化。
在图4A-4C中可以看出，存储器器件包括前体存储器单元410A的多个列。例如，图4A-4C可以表示第一切割之后的存储器器件。如前所述，各个前体存储器单元410A可以包括存储器材料411(例如，相变存储器(PCM)材料)、上薄片层412、下薄片层413、选择器件(SD)层415、第一电极417、第二电极418和第三电极419。各个前体存储器单元410A可以形成在各个第二导电层452(例如，字线)上。各个第二金属陶瓷复合材料层442可以形成于各个前体存储器单元410A和各个第二导电层452之间。
电介质材料430可以被定位为将前体存储器单元410A的各个列彼此隔开。在一些示例中，第二电介质材料432也可以被定位为将前体存储器单元410A的各个列彼此隔开。在一些具体示例中，第二电介质材料432可以形成与各个前体存储器单元410A或者后续存储器单元410的一侧或多侧直接接触的衬层。
金属陶瓷复合材料层440(或者第一金属陶瓷复合材料层)可以形成在前体存储器单元410A的阵列和电介质材料430、432上。阻挡层445可以形成在金属陶瓷复合材料层440上。可以使用任何适当的沉积方法或者形成存储器器件的各种层和部件的其它方法。非限制性示例可以包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋涂等、或者它们的组合。
如图4D-4F中所示，各个沟槽422可以被形成为穿过电介质材料430、金属陶瓷复合材料层440和阻挡层445向下到达各个电接触部或互连460。沟槽422可以是使用各种各样的方法形成的，包括湿法蚀刻、干法蚀刻等、或者它们的组合。在一些具体的示例中，蚀刻过程可以提供具有大体上锥形形状的沟槽422。
如图4G-4I中所示，沟槽422可以被填充有导电材料，以形成与各个电接触部或互连460直接接触的过孔420。过孔420可以与电介质材料430、金属陶瓷复合材料层440和阻挡层445毗邻。然而，过孔420的上表面或顶表面可以保持被暴露。过孔可以是使用任何适当的沉积方法或其它适当方法形成的。非限制性示例可以包括CVD、PVD等或者它们的组合。
图5A-5C示出了在图4G-4I之后的制造过程的一个示例。更具体而言，图5A-5C示出了在第二切割之后的存储器器件。更详细地说，导电层450可以形成在阻挡层445以及多个过孔420的上表面上。因而，导电材料层450的下表面或底表面可以与多个过孔420的上表面或顶表面直接接触。前体存储器单元410A可以被切割或蚀刻，以形成存储器单元410的多个行。照此，金属陶瓷复合材料层440、阻挡层445和导电层450也被切割或蚀刻，以形成沿存储器单元410的各个行延伸的各个层段。
电介质材料430可以被填充，以将存储器单元410的各个行彼此隔开。需注意，根据需要，将存储器单元的各个行隔开的电介质材料与将存储器单元的各个列隔开的电介质材料可以是相同或者不同的。因而，图5A-5C示出了沿各个列(例如，沿A-A线方向)和各个行(例如，沿B-B线方向)布置的存储器单元410的阵列。此外，各个存储器单元410被定位在各个导电层450与第二导电层452之间，以形成可单独寻址的存储器单元410。在一些具体示例中，导电层450和第二导电层452可以被定向为大体上彼此横切或者彼此垂直。在其它示例中，导电层450和第二导电层452可以彼此交叉，但不是直角交叉。
需注意，在阻挡层445被包括在最终存储器器件中的情况下，阻挡层445可以由将不会对各个存储器单元410的总体性能造成不利影响的材料(例如，导电材料或半导电材料)形成。然而，在一些示例中，如图6A-6F所示，可以将阻挡层从存储器器件中去除。
例如，如图6A-6C所示，可以使用对阻挡层445有选择性而不显著影响过孔420的工艺来去除阻挡层445。在一些具体示例中，可以经由化学机械抛光(CMP)去除阻挡层445。从图6C可以看出，过孔420可以保持从存储器器件的顶表面或者从金属陶瓷复合材料层440的顶表面伸出。
如图6D-6F所示，从这点之后，接下来可以是与联系图5A-5C描述的相同的通用过程。因而，图6D-6F示出了第二切割之后的存储器器件。更具体而言，导电层450可以形成在金属陶瓷复合材料层440以及多个过孔420的上表面上。在该特定示例中，导电材料层450的底表面可以因伸出的过孔420而是非平面的。因而，导电材料层450的下表面或底表面的升高或缩进部分可以与过孔420的上表面或顶表面直接接触。前体存储器单元410A可以被切割或蚀刻，以形成各个存储器单元410的多个行。照此，金属陶瓷复合材料层440和导电层450也被切割或蚀刻，以形成沿存储器单元410的各个行延伸的各个层段。
电介质材料430可以被填充，以将存储器单元410的各个行彼此隔开。需注意，根据需要，将存储器单元的各个行隔开的电介质材料与将存储器单元的各个列隔开的电介质材料可以是相同或者不同的。因而，图6D-6F示出了沿各个列(即沿A-A线方向)和各个行(即沿B-B线方向)布置的存储器单元410的阵列。此外，各个存储器单元410被定位在各个导电层450与第二导电层452之间，以形成可单独寻址的存储器单元。在一些具体示例中，导电层450和第二导电层452可以被定向为大体上彼此横切或者彼此垂直。在其它示例中，导电层450和第二导电层452可以彼此交叉，但不是直角交叉。
示例
在一个示例中，一种存储器结构可以包括存储器单元、过孔、将存储器单元与过孔隔开的电介质材料、处于存储器单元和电介质材料上的金属陶瓷复合材料层、以及处于金属陶瓷复合材料层和过孔上的导电层，其中，所述导电层与所述过孔的上表面直接接触。
在存储器结构的一个示例中，存储器单元包括选自相变存储器(PCM)层和自选择存储器(SSM)存储器层的存储器层。
在存储器结构的一个示例中，存储器单元是自选择存储器(SSM)单元。
在一个示例中，SSM单元包括硫属元素化物材料。
在存储器结构的一个示例中，存储器单元是相变存储器(PCM)单元。
在存储器结构的一个示例中，PCM单元包括PCM材料。
在存储器结构的一个示例中，PCM材料包括锗、锑、碲、硅、镍、镓、砷、银、锡、金、铅、铋、铟、硒、氧、硫、氮、碳、或其组合。
在存储器结构的一个示例中，PCM单元包括与PCM材料直接接触的薄片层。
在存储器结构的一个示例中，薄片层包括难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、或其组合。
在存储器结构的一个示例中，PCM单元包括电极层。
在存储器结构的一个示例中，电极层包括无定形碳、氮化碳、难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、或其组合。
在存储器结构的一个示例中，电极层具有从5纳米(nm)到100nm的厚度。
在存储器结构的一个示例中，电极层具有从5nm到30nm的厚度。
在存储器结构的一个示例中，PCM单元包括相变存储器材料、选择器件层和电极层。
在存储器结构的一个示例中，电极层处于相变存储器材料和金属陶瓷复合材料层之间、处于相变材料和选择器件层之间、处于选择器件层和第二金属陶瓷复合材料层之间、或者它们的组合。
在存储器结构的一个示例中，第二金属陶瓷复合材料层处于第二导电层上。
在存储器结构的一个示例中，过孔被定向为大体上平行于存储器单元。
在存储器结构的一个示例中，过孔包括钨(W)、氮化钨(WN)、镍(Ni)、氮化钽(TaN)、铂(Pt)、金(Au)、钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)、或其组合。
在存储器结构的一个示例中，过孔包括与导电层截然不同的材料。
在存储器结构的一个示例中，电介质材料包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物、或者它们的其它组合。
在存储器结构的一个示例中，存储器结构还可以包括被设置为与存储器单元直接接触的第二电介质材料。
在存储器结构的一个示例中，第二电介质材料包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物或者它们的其它组合。
在存储器结构的一个示例中，金属陶瓷复合材料层包括硅氮化钨、硅氮化钽、硅氮化铌、硅氮化钼、硅氮化钛、氮化碳、碳氮化钨、掺杂α-硅、掺杂α-锗、或其组合。
在存储器结构的一个示例中，金属陶瓷复合材料层具有从1nm到50nm的厚度。
在存储器结构的一个示例中，金属陶瓷复合材料层具有从1nm到30nm的厚度。
在存储器结构的一个示例中，金属陶瓷复合材料层与导电层直接接触。
在存储器结构的一个示例中，过孔在金属陶瓷复合材料层的上表面之外向导电层中延伸不大于30nm的距离。
在存储器结构的一个示例中，存储器结构还可以包括设置在金属陶瓷复合材料层和导电层之间的阻挡层。
在存储器结构的一个示例中，阻挡层包括无定形碳、氮化碳、碳氮化钨、氮化钨、钛、氮化钛、铝、氮化钽、氮化钽铝、钼、钌、碳化硅、或其组合。
在存储器结构的一个示例中，阻挡层具有从5nm到100nm的厚度。
在存储器结构的一个示例中，阻挡层具有从5nm到50nm的厚度。
在存储器结构的一个示例中，阻挡层的上表面与过孔的上表面成平面。
在存储器结构的一个示例中，导电层包括钨(W)、氮化钨(WN)、镍(Ni)、铝(Al)、氮化钽(TaN)、铂(Pt)、金(Au)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)、或其组合。
在一个示例中，一种存储器器件可以包括：被布置成列和行的存储器单元的阵列、与存储器单元的各个行对准的多个过孔、将各个存储器单元彼此隔开以及将各个存储器单元与多个过孔隔开的电介质材料、处于存储器单元的单独的行和对应电介质材料上的各个金属陶瓷复合材料层、以及处于各个金属陶瓷复合材料层上并且与对应过孔的各个上表面直接接触的各个导电层。
在存储器器件的一个示例中，各个存储器单元是相变存储器(PCM)单元。
在存储器器件的一个示例中，各个PCM单元包括PCM材料。
在存储器器件的一个示例中，PCM材料包括锗、锑、碲、硅、镍、镓、砷、银、锡、金、铅、铋、铟、硒、氧、硫、氮、碳、或其组合。
在存储器器件的一个示例中，各个PCM单元还包括与PCM材料直接接触的薄片层。
在存储器器件的一个示例中，薄片层包括难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、或其组合。
在存储器器件的一个示例中，各个PCM单元包括电极层。
在存储器器件的一个示例中，电极层包括无定形碳、氮化碳、难熔金属、难熔金属氮化物、难熔金属硅化物、难熔金属碳化物、难熔金属硼化物、或其组合。
在存储器器件的一个示例中，电极层具有从5nm到100nm的厚度。
在存储器器件的一个示例中，各个PCM单元包括相变材料、选择器件层和电极层。
在存储器器件的一个示例中，电极层处于相变材料和各个金属陶瓷复合材料层之间、处于相变材料和选择器件层之间、处于选择器件层和第二金属陶瓷复合材料层之间、或者它们的组合。
在存储器器件的一个示例中，第二金属陶瓷复合材料层处于第二导电层上。
在存储器器件的一个示例中，各个过孔被定向为大体上平行于存储器单元的阵列。
在存储器器件的一个示例中，各个过孔包括钨(W)、氮化钨(WN)、镍(Ni)、氮化钽(TaN)、铂(Pt)、金(Au)、钛(Ti)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)、或其组合。
在存储器器件的一个示例中，各个过孔包括与各个导电层截然不同的材料。
在存储器器件的一个示例中，电介质材料包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物、或者它们的其它组合。
在存储器器件的一个示例中，存储器器件还可以包括处于各个存储器单元之间的第二电介质材料。
在存储器器件的一个示例中，第二电介质材料包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃、有机聚合物、有机/无机共聚物或者它们的其它组合。
在存储器器件的一个示例中，各个金属陶瓷复合材料层包括硅氮化钨、硅氮化钽、硅氮化铌、硅氮化钼、硅氮化钛、氮化碳、碳氮化钨、掺杂α-硅、掺杂α-锗、或其组合。
在存储器器件的一个示例中，各个金属陶瓷复合材料层具有从1nm到50nm的厚度。
在存储器器件的一个示例中，各个金属陶瓷复合材料层与各个导电层直接接触。
在存储器器件的一个示例中，各个过孔在各个金属陶瓷复合材料层之外向各个导电层中延伸不大于100nm的距离。
在存储器器件的一个示例中，存储器器件还可以包括设置在各个金属陶瓷复合材料层和各个导电层之间的各个阻挡层。
在存储器器件的一个示例中，各个阻挡层包括无定形碳、氮化碳、碳氮化钨、氮化钨、钛、氮化钛、铝、氮化钽、氮化钽铝、钼、钌、碳化硅、或其组合。
在存储器器件的一个示例中，各个阻挡层具有从5nm到100nm的厚度。
在存储器器件的一个示例中，各个导电层包括钨(W)、氮化钨(WN)、镍(Ni)、铝(Al)、氮化钽(TaN)、铂(Pt)、金(Au)、氮化钛(TiN)、硅氮化钛(TiSiN)、氮化铝钛(TiAlN)、氮化钼(MoN)、或其组合。
在一个示例中，一种计算系统可以包括母板以及操作耦合至所述母板的如本文所述的存储器器件。
在计算系统的一个示例中，计算系统包括台式计算机、膝上型计算机、平板电脑、智能电话、可穿戴装置、服务器、或其组合。
在计算系统的一个示例中，计算系统还包括操作耦合至所述母板的处理器、存储器器件、热沉、无线电、插槽、端口或其组合。
在一个示例中，一种制造存储器器件的方法包括：形成布置成列和行的存储器单元的阵列；将电介质材料定位为将各个存储器单元彼此隔开；在电介质材料内形成多个过孔，其中，各个过孔与存储器单元的各个行对准；在存储器单元的单独的行和对应电介质材料上形成各个金属陶瓷复合材料层；以及在各个金属陶瓷复合材料层上形成与对应过孔的各个上表面直接接触的各个导电层。
在制造方法的一个示例中，形成存储器单元的阵列包括形成相变存储器(PCM)单元的阵列。
在制造方法的一个示例中，形成各个PCM单元包括形成相变材料、选择器件层和电极层。
在制造方法的一个示例中，电极层形成于相变材料和金属陶瓷复合材料层之间、形成于相变材料和选择器件层之间、形成于选择器件层和第二金属陶瓷复合材料层之间、或者它们的组合。
在制造方法的一个示例中，第二金属陶瓷复合材料层形成于第二导电层上。
在制造方法的一个示例中，所述方法还可以包括将第二电介质材料定位为将各个存储器单元隔开。
在制造方法的一个示例中，各个过孔的部分被形成在被定位在电介质材料上的金属陶瓷复合材料内。
在制造方法的一个示例中，所述方法还可以包括在各个金属陶瓷复合材料层上形成各个阻挡层。
在制造方法的一个示例中，各个过孔的一部分被形成在被定位在金属陶瓷复合材料上的阻挡层材料内。
在制造方法的一个示例中，阻挡层材料是在形成多个过孔之后被去除的牺牲材料。
在制造方法的一个示例中，牺牲材料是通过化学机械抛光(CMP)去除的。
在制造方法的一个示例中，过孔在金属陶瓷复合材料层之外向所述导电层中延伸不大于100nm的距离。

Claims (26)

1.一种存储器结构，包括：
存储器单元；
过孔；
将所述存储器单元与所述过孔隔开的电介质材料；
处于所述存储器单元和所述电介质材料上的金属陶瓷复合材料层；以及
处于所述金属陶瓷复合材料层和所述过孔上的导电层，其中，所述导电层与所述过孔的上表面直接接触。
2.根据权利要求1所述的存储器结构，其中，所述存储器单元是相变存储器(PCM)单元。
3.根据权利要求2所述的存储器结构，其中，所述PCM单元包括相变存储器材料、选择器件层和电极层。
4.根据权利要求3所述的存储器结构，其中，所述电极层处于所述相变存储器材料和所述金属陶瓷复合材料层之间、处于所述相变材料和所述选择器件层之间、处于所述选择器件层和第二金属陶瓷复合材料层之间、或者它们的组合。
5.根据权利要求3所述的存储器结构，其中，所述第二金属陶瓷复合材料层处于第二导电层上。
6.根据权利要求1所述的存储器结构，其中，所述过孔被定向为大体上平行于所述存储器单元。
7.根据权利要求1所述的存储器结构，其中，所述过孔包括与所述导电层截然不同的材料。
8.根据权利要求1所述的存储器结构，还包括被设置为与所述存储器单元直接接触的第二电介质材料。
9.根据权利要求1所述的存储器结构，其中，所述金属陶瓷复合材料层具有从1nm到50nm的厚度。
10.根据权利要求1所述的存储器结构，其中，所述金属陶瓷复合材料层与所述导电层直接接触。
11.根据权利要求10所述的存储器结构，其中，所述过孔在所述金属陶瓷复合材料层的上表面之外向所述导电层中延伸不大于100nm的距离。
12.根据权利要求1所述的存储器结构，还包括设置在所述金属陶瓷复合材料层和所述导电层之间的阻挡层。
13.根据权利要求12所述的存储器结构，其中，所述阻挡层具有从5nm到100nm的厚度。
14.根据权利要求12所述的存储器结构，其中，所述阻挡层的上表面与所述过孔的上表面成平面。
15.一种制造存储器器件的方法，包括：
形成布置成列和行的存储器单元的阵列；
将电介质材料定位为将各个存储器单元彼此隔开；
在所述电介质材料内形成多个过孔，其中，各个过孔与存储器单元的各个行对准；
在所述存储器单元的单独的行和对应电介质材料上形成各个金属陶瓷复合材料层；以及
在各个金属陶瓷复合材料层上形成与对应过孔的各个上表面直接接触的各个导电层。
16.根据权利要求15所述的方法，其中，形成所述存储器单元的阵列包括形成相变存储器(PCM)单元的阵列。
17.根据权利要求16所述的方法，其中，形成各个PCM单元包括形成相变材料、选择器件层和电极层。
18.根据权利要求17所述的方法，其中，所述电极层形成于所述相变材料和所述金属陶瓷复合材料层之间、形成于所述相变材料和所述选择器件层之间、形成于所述选择器件层和第二金属陶瓷复合材料层之间、或者它们的组合。
19.根据权利要求17所述的方法，其中，所述第二金属陶瓷复合材料层形成在第二导电层上。
20.根据权利要求15所述的方法，还包括将第二电介质材料定位为将各个存储器单元隔开。
21.根据权利要求15所述的方法，其中，各个过孔的一部分被形成在被定位于所述电介质材料上的金属陶瓷复合材料内。
22.根据权利要求15所述的方法，还包括在各个金属陶瓷复合材料层上形成各个阻挡层。
23.根据权利要求22所述的方法，其中，各个过孔的一部分被形成在被定位于金属陶瓷复合材料上的阻挡层材料内。
24.根据权利要求23所述的方法，其中，所述阻挡层材料是在形成所述多个过孔之后被去除的牺牲材料。
25.根据权利要求24所述的方法，其中，所述牺牲材料是通过化学机械抛光(CMP)去除的。
26.根据权利要求24所述的方法，其中，所述过孔在所述金属陶瓷复合材料层之外向所述导电层中延伸不大于100nm的距离。
CN201910800191.2A 2018-09-28 2019-08-28 具有降低的过孔电阻的存储器结构 Pending CN110970555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/147,264 2018-09-28
US16/147,264 US10600844B2 (en) 2018-09-28 2018-09-28 Memory structures having reduced via resistance

Publications (1)

Publication Number Publication Date
CN110970555A true CN110970555A (zh) 2020-04-07

Family

ID=65230464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910800191.2A Pending CN110970555A (zh) 2018-09-28 2019-08-28 具有降低的过孔电阻的存储器结构

Country Status (3)

Country Link
US (1) US10600844B2 (zh)
KR (1) KR20200037073A (zh)
CN (1) CN110970555A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189662B2 (en) 2018-08-13 2021-11-30 Micron Technology Memory cell stack and via formation for a memory device
US10991425B2 (en) 2018-08-13 2021-04-27 Micron Technology, Inc. Access line grain modulation in a memory device
US10978511B1 (en) * 2019-10-15 2021-04-13 Macronix International Co., Ltd. Semiconductor device and memory cell
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11121317B2 (en) * 2019-11-14 2021-09-14 Micron Technology, Inc. Low resistance crosspoint architecture
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
TWI769609B (zh) * 2020-01-17 2022-07-01 美商美光科技公司 用於記憶體器件之通孔形成
US11430950B2 (en) * 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US11380732B2 (en) 2020-07-29 2022-07-05 Micron Technology, Inc. Memory with optimized resistive layers
KR20220116810A (ko) * 2021-02-15 2022-08-23 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN112951991B (zh) * 2021-02-22 2023-05-19 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595564B1 (en) * 2015-09-10 2017-03-14 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
US10892406B2 (en) * 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
US11322546B2 (en) * 2018-09-27 2022-05-03 Intel Corporation Current delivery and spike mitigation in a memory cell array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628577A (zh) * 2020-12-09 2022-06-14 美光科技公司 电阻性接口材料
CN114628577B (zh) * 2020-12-09 2024-07-02 美光科技公司 电阻性接口材料

Also Published As

Publication number Publication date
US20190043924A1 (en) 2019-02-07
US10600844B2 (en) 2020-03-24
KR20200037073A (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
US10600844B2 (en) Memory structures having reduced via resistance
EP3803993B1 (en) Phase change memory structures and devices
US9287502B2 (en) Resistance variable memory cell structures and methods
US10892406B2 (en) Phase change memory structures and devices
US10622558B2 (en) Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device
US11283016B2 (en) Chalcogenide-based memory architecture
KR20190045636A (ko) 저항변화 물질층을 가지는 비휘발성 메모리소자
EP3646394B1 (en) Memory cell array having resistors and formation of the same
US20160013406A1 (en) Variable resistive memory device
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
US9123640B2 (en) Three dimensional resistive memory
US11349068B2 (en) Memory cells
CN110867463A (zh) 可变电阻存储器件
US20220263019A1 (en) Memory cells having increased structural stability
US11195998B2 (en) Memory structures having improved write endurance
KR101570620B1 (ko) 저항변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination