CN110970067B - Psram控制器及其延时控制方法、fpga芯片、电子设备 - Google Patents

Psram控制器及其延时控制方法、fpga芯片、电子设备 Download PDF

Info

Publication number
CN110970067B
CN110970067B CN201911040027.2A CN201911040027A CN110970067B CN 110970067 B CN110970067 B CN 110970067B CN 201911040027 A CN201911040027 A CN 201911040027A CN 110970067 B CN110970067 B CN 110970067B
Authority
CN
China
Prior art keywords
delay
rwds
command
mode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911040027.2A
Other languages
English (en)
Other versions
CN110970067A (zh
Inventor
汤博先
杜辉
韩志伟
刘烈
刘建华
杜金凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gowin Semiconductor Corp
Original Assignee
Gowin Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gowin Semiconductor Corp filed Critical Gowin Semiconductor Corp
Priority to CN201911040027.2A priority Critical patent/CN110970067B/zh
Publication of CN110970067A publication Critical patent/CN110970067A/zh
Application granted granted Critical
Publication of CN110970067B publication Critical patent/CN110970067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种PSRAM控制器，所述PSRAM控制器包括读写指示RWDS信号监控模块；所述RWDS信号监控模块分别与所述命令与控制模块和物理层接口连接，用于获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至所述命令与控制模块；所述命令与控制模块还用于将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；并在可变延时模式下启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，根据所述RWDS信号切换命令与数据之间的传输延时；在固定延时模式下则关闭所述RWDS信号监控模块，将命令与数据之间的传输延时设为定值。本发明解决了现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题。

Description

PSRAM控制器及其延时控制方法、FPGA芯片、电子设备
技术领域
本发明涉及信息技术领域，尤其涉及一种PSRAM控制器及其延时控制方法、FPGA芯片、电子设备。
背景技术
伪静态随机存储器(Pseudo Static Random Access Memory，简称PSRAM)是一种采用动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的工艺和技术，实现类似于静态随机存取存储器(Static Random-Access Memory，简称SRAM)一样的随机存取存储器(Random Access Memory，简称RAM)。
与传统DRAM存储器相同，PSRAM存储器包括一个控制器，通过所述控制器执行对命令、数据的拆分、重组以及一些时序控制。与传统DRAM存储器不同的是，PSRAM存储器将刷新电路固化于PSRAM颗粒内，从而无需控制器提供刷新功能，然而PSRAM存储器将刷新时间集成在命令与数据之间，通过控制器实现命令与数据之间的延时发送。若按照DRAM存储器采用固定延时模式时，即固定命令与数据之间的延时时间，这种模式下实现了占用带宽资源少、读写要求不高的需求，然而难以实现高带宽效率的需求，无法达到带宽使用的最大化。
因此，寻找一种方法解决现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题成为本领域技术人员亟需解决的技术问题。
发明内容
本发明实施例提供了一种PSRAM控制器及其延时控制方法、FPGA芯片、电子设备，以解决现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题。
一种PSRAM控制器，包括命令与控制模块、写数据模块以及读数据模块，所述写数据模块和读数据模块分别与所述命令与控制模块连接，所述PSRAM控制器还包括读写指示RWDS信号监控模块；
所述RWDS信号监控模块分别与所述命令与控制模块和物理层接口连接，用于获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至所述命令与控制模块；
所述命令与控制模块还用于将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；并在可变延时模式下启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，根据所述RWDS信号切换命令与数据之间的传输延时；在固定延时模式下则关闭所述RWDS信号监控模块，将命令与数据之间的传输延时设为定值。
可选地，所述命令与控制模块还用于获取用户输入的延时模式设置信息，根据所述延时模式设置信息将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
可选地，所述命令与控制模块还用于在可变延时模式下，当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值；当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值，所述第一延时值大于所述第二延时值。
可选地，所述命令与控制模块还用于在固定延时模式下，将命令与数据之间的传输延时设定为第一延时值。
可选地，所述第一延时值为2倍初始延时值，所述第二延时值为1倍初始延时值。
一种PSRAM控制器的延时控制方法，包括：
将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；
若所述PSRAM控制器工作在可变延时模式下时，启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，并根据所述RWDS信号切换命令与数据之间的传输延时；
若所述PSRAM控制器工作在固定延时模式下时，关闭所述RWDS信号监控模块，并将命令与数据之间的传输延时设为定值。
可选地，所述将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式包括：
获取用户输入的延时模式设置信息，根据所述延时模式设置信息将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
可选地，所述根据所述RWDS信号切换命令与数据之间的传输延时包括：
当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值；
当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值；
其中，所述第一延时值大于所述第二延时值。
一种FPGA芯片，所述FPGA芯片包括如上所述的PSRAM控制器。
一种电子设备，所述电子设备包括如上所述的FPGA芯片。
本发明实施例通过改进PSRAM控制器，改进后的所述PSRAM控制器中增加了RWDS信号监控模块，并且命令与控制模块可以将PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；在可变延时模式下时启动所述RWDS信号监控模块，通过所述RWDS信号监控模块获取物理层接口返回的RWDS信号，并根据所述RWDS信号切换命令与数据之间的传输延时；在固定延时模式下则关闭所述RWDS信号监控模块，并将命令与数据之间的传输延时设为定值；从而实现了兼顾可变延时模式和固定延时模式的PSRAM控制器，能够满足不同用户在不同应用场景下的需求，需要最高带宽效率的用户可以选择可变延时模式，对带宽有一定要求，并需要兼顾资源占用情况和用户逻辑控制简单的用户可选择固定延时模式，有效地解决了现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的PSRAM控制器的结构示意图；
图2是本发明一实施例提供的PSRAM控制器的延时控制方法的一流程图；
图3是本发明一实施例提供的PSRAM控制器的延时控制方法中步骤S201的一流程图；
图4是本发明一实施例提供的PSRAM控制器的延时控制方法中根据RWDS信号切换命令与数据之间的传输延时的一流程图；
图5是本发明一实施例提供的FPGA芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中PSRAM控制器无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题，本发明实施例根据PSRAM控制器的特性，提供两种延时模式供用户选择，需要最高带宽效率的用户可以选择可变延时模式，对带宽有一定要求，并需要兼顾资源占用情况和用户逻辑控制简单的用户可选择固定延时模式，有效地解决了现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题。
在这里，所述PSRAM控制器为PSRAM存储器的内存控制器。本发明实施例基于现场可编程门阵列FPGA实现所述PSRAM控制器。可选地，所述FPGA包括但不限于采用内嵌64MbitPSRAM存储器的FPGA芯片，该芯片具有低功耗、低成本、非易失性特点，同时具有丰富的逻辑资源、数字信号处理(digital signal processor，简称DSP)、锁相环(PhaseLockedLoop，简称PLL)、BSRAM资源，有利于大大降低所述前端音频测试装置的成本。在所述FPGA中，包括PSRAM控制器以及物理层接口，其中，所述PSRAM控制器分别与所述用户设计和物理层接口连接，所述物理层接口另一端则连接PSRAM存储器。物理接口层提供了PSRAM控制器与外部PSRAM存储器之间的物理层定义与接口，接收来自PSRAM控制器的命令、地址和数据，并向PSRAM存储器的接口提供满足时序与顺序要求的信号。用户设计是FPGA中需要与外部PSRAM存储器所连接的用户设计。
图1为本发明实施例提供的PSRAM控制器的组成结构图。如图1所示，所述PSRAM控制器10在现有技术包括命令与控制模块101、写数据模块102、读数据模块103的基础上，还包括RWDS信号监控模块104。
所述RWDS信号监控模块104分别与所述命令与控制模块101和物理层接口连接，用于获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至所述命令与控制单元101；
所述命令与控制模块101还用于将所述PSRAM控制器10的工作模式设置为可变延时模式或者固定延时模式；并在可变延时模式下启动所述RWDS信号监控模块104，接收所述RWDS信号监控模块104发送的RWDS信号，根据所述RWDS信号切换命令与数据之间的传输延时；在固定延时模式下则关闭所述RWDS信号监控模块104，将命令与数据之间的传输延时设为定值。
在这里，所述命令与控制模块101用于在写数据过程中，将用户设计发送的写命令和地址信号进行映射、拆分、重组后发送至物理层接口，然后在等待预设的传输延时之后向所述写数据模块102发送指令信息，以使得所述写数据模块102将缓存的写数据和写掩码信号发送至所述物理层接口；以及在读数据过程中，将用户设计发送的读命令进行映射、拆分、重组后，发送至物理层接口，然后在等待所述传输延时之后向所述物理层接口发送指令信息，以使得所述物理层接口向所述读数据模块103返回读数据。
所述写数据模块102与所述命令与控制模块101连接。与现有技术相同，所述写数据模块102用于接收并存储用户设计层发送的写数据和写掩码信号，并将所述写数据和写命令进行重组和缓存，以及根据命令与控制模块101发送过来的指令信息，将所述写数据和写掩码信号通过所述物理层接口传输到PSRAM存储器。
所述读数据模块103与所述命令与控制模块101连接。与现有技术相同，所述读数据模块102用于接收PSRAM存储器的物理层接口返回的读数据，对所述读数据进行采样和重组，并将重组后的所述读数据发送至用户设计。
可见，PSRAM控制器10在接收写命令/读命令与执行写数据/读数据的操作之间存在一个延时过程，即命令与数据之间存在传输延时。本发明实施例通过改进PSRAM控制器10，使得命令与控制模块104可以改变工作模式，将PSRAM控制器10的工作模式设置为可变延时模式或者固定延时模式。
可选地，作为本发明的一个优选示例，可以通过在生成集成电路之前，设置好PSRAM控制器10的工作模式。所述命令与控制模块101还用于：获取用户输入的延时模式设置信息，根据所述延时模式设置信息将所述PSRAM控制器10的工作模式设置为可变延时模式或者固定延时模式。
通过上述改进，用户可以在软件界面选择PSRAM控制器的延时模式为可变延时模式/固定延时模式，从而使得不同用户在不同应用场景中可以选择不同的延时模式。
在这里，可变延时模式是指PSRAM控制器根据物理层接口返回的指定信号切换PSRAM控制器的命令与数据之间的传输延时的工作模式，即切换PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时。固定延时模式是指PSRAM控制器将PSRAM控制器延时的工作模式固定不变，即将PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时设为定值。
为了实现可变延时模式，本发明实施例在PSRAM控制器10中增加了RWDS信号监控模块104，通过所述RWDS信号监控模块104监测物理层接口返回的RWDS信号来切换PSRAM控制器10的工作模式。
所述命令与控制模块101还用于在可变延时模式下，当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值；当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值，所述第一延时值大于所述第二延时值。
所述命令与控制模块101还用于在固定延时模式下，将命令与数据之间的传输延时设定为第一延时值。
可选地，作为本发明的一个优选示例，所述第一延时值为2倍初始延时值，所述第二延时值为1倍初始延时值。
在这里，RWDS信号是指物理层接口定义的读写指示信号，在读写过程中表示不同的功能，其中在读数据时表示读标志位，在写数据时表示掩码信号。本发明实施例通过新增的RWDS信号监控模块104获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至命令与控制模块101。当所述RWDS信号为高电平时，即RWDS信号为1时，表示PSRAM存储器需要额外的时间进行刷新，则将所述PSRAM控制器10的工作模式设置为第一延时工作模式。在所述第一延时工作模式下，PSRAM控制器10接收写命令/读命令与执行写数据/读数据的操作之间的延时为2倍的初始延时值。
当所述RWDS信号为低电平时，即RWDS信号为0时，表示PSRAM存储器无需刷新，则将所述PSRAM控制器10的工作模式设置为第二延时工作模式。在所述第二延时工作模式下，PSRAM控制器10接收写命令/读命令与执行写数据/读数据的操作之间的延时为1倍的初始延时值。
在可变延时模式下，PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时在1倍的初始延时值和2倍的初始延时值之间自由切换，有利于满足用户的高带宽效率要求，尤其是需要最高带宽效率的用户，以达到带宽使用效率的最大化。在固定延时模式下，则将PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时固定为2倍的初始延时值，以为每次数据传输预留足够的刷新时间，有利于满足对带宽有一定要求、并需要兼顾资源占用情况和逻辑控制简单的用户需求。
需要说明的是，上述应用于PSRAM控制器中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图2为本发明实施例提供的PSRAM控制器的延时控制方法的实现流程。以下将对本实施例提供的PSRAM控制器的延时控制方法进行详细的描述，如图2所示，所述方法包括：
在步骤S201中，将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
可选地，本发明实施例通过在生成所述FPGA电路前，由用户在软件界面选择PSRAM控制器的工作模式。如图3所示，步骤S201所述的将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式包括：
在步骤S301中，获取用户输入的延时模式设置信息。
用户可以在软件界面选择PSRAM控制器的延时模式为可变延时模式/固定延时模式，从而使得不同用户在不同应用场景中可以选择不同的延时模式。
在步骤S302中，根据所述延时模式设置信息将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
在这里，可变延时模式是指PSRAM控制器根据物理层接口返回的指定信号切换PSRAM控制器的命令与数据之间的传输延时的工作模式，即切换PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时。固定延时模式是指将PSRAM控制器延时的工作模式固定不变，即将PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时设为定值。
在步骤S202中，若所述PSRAM控制器工作在可变延时模式下时，启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，并根据所述RWDS信号切换命令与数据之间的传输延时。
可选地，为了实现可变延时模式，本发明实施例在PSRAM控制器包括命令与控制模块、写数据模块、读数据模块的基础上，增加了RWDS信号监控模块，通过所述RWDS信号监控模块监测物理层接口返回的RWDS信号来切换PSRAM控制器的工作模式。可选地，图4示出了本发明实施例提供的根据所述RWDS信号切换命令与数据之间的传输延时的实现流程，包括：
在步骤S401中，当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值。
在步骤S402中，当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值。
其中，所述第一延时值大于所述第二延时值。
可选地，作为本发明的一个优选示例，所述第一延时值为2倍初始延时值，所述第二延时值为1倍初始延时值。
在这里，RWDS信号是指物理层接口定义的读写指示信号，在读写过程中表示不同的功能，其中在读数据时表示读标志位，在写数据时表示掩码信号。本发明实施例通过新增的RWDS信号监控模块104获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至命令与控制模块101。当所述RWDS信号为高电平时，即RWDS信号为1时，表示PSRAM存储器需要额外的时间进行刷新，则将所述PSRAM控制器10的工作模式设置为第一延时工作模式。在所述第一延时工作模式下，PSRAM控制器10接收写命令/读命令与执行写数据/读数据的操作之间的延时为2倍的初始延时值。
当所述RWDS信号为低电平时，即RWDS信号为0时，表示PSRAM存储器无需刷新，则将所述PSRAM控制器10的工作模式设置为第二延时工作模式。在所述第二延时工作模式下，PSRAM控制器10接收写命令/读命令与执行写数据/读数据的操作之间的延时为1倍的初始延时值。
在可变延时模式下，PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时在1倍的初始延时值和2倍的初始延时值之间自由切换，有利于满足用户的高带宽效率要求，尤其是需要最高带宽效率的用户，以达到带宽使用效率的最大化。
在步骤S203中，若所述PSRAM控制器工作在固定延时模式下时，关闭所述RWDS信号监控模块，并将命令与数据之间的传输延时设为定值。
对于固定延时模式，本发明实施例将PSRAM控制器延时的工作模式固定不变，优选将所述PSRAM控制器的工作模式设置为第一延时工作模式，即PSRAM控制器接收写命令/读命令与执行写数据/读数据的操作之间的延时为2倍的初始延时值，以为每次数据传输预留足够的刷新时间，有利于满足对带宽有一定要求、并需要兼顾资源占用情况和用户逻辑控制简单的用户需求。
综上所述，本发明实施例通过提供用户预先设置PSRAM控制器的延时模式，所述延时模式包括可变延时模式和固定延时模式；当所述PSRAM控制器的延时模式为可变延时模式时，则启动RWDS信号监控模块，根据所述RWDS信号监控模块获取的RWDS信号切换命令与数据之间的传输延时；当所述PSRAM控制器的延时模式为固定延时模式时，关闭所述RWDS信号监控模块，并将命令与数据之间的传输延时设为定值；从而实现了兼顾可变延时模式和固定延时模式的PSRAM控制器，能够满足不同用户在不同应用场景下的需求，需要最高带宽效率的用户可以选择可变延时模式，对带宽有一定要求，并需要兼顾资源占用情况和用户逻辑控制简单的用户可选择固定延时模式，有效地解决了现有技术无法兼顾占用带宽资源少、读写要求不高的需求和高带宽效率的需求的问题。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
进一步地，本发明实施例还提供了一种FPGA芯片。图5为本发明实施例提供的一种FPGA芯片的结构示意图。如图5所示，所述FPGA芯片包括PSRAM控制器10和物理层接口20。其中，PSRAM控制器10具体请参见上述图1至图4实施例的叙述，此处不再赘述。
进一步地，本发明实施例还提供了一种电子设备，该电子设备包括FPGA芯片。在这里，本发明实施例所提供的电子设备中的FPGA芯片所包括的PSRAM控制器10和图1至图4所述的PSRAM控制器10相同，具体请参见上述图1至图4实施例的叙述，此处不再赘述，此处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (11)

1.一种PSRAM控制器，包括命令与控制模块、写数据模块以及读数据模块，所述写数据模块和读数据模块分别与所述命令与控制模块连接，其特征在于，所述PSRAM控制器还包括读写指示RWDS信号监控模块；
所述RWDS信号监控模块分别与所述命令与控制模块和物理层接口连接，用于获取物理层接口返回的RWDS信号，并将所述RWDS信号发送至所述命令与控制模块；
所述命令与控制模块还用于将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；并在可变延时模式下启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，根据所述RWDS信号切换命令与数据之间的传输延时；在固定延时模式下则关闭所述RWDS信号监控模块，将命令与数据之间的传输延时设为定值；
所述RWDS信号是指读写指示信号。
2.如权利要求1所述的PSRAM控制器，其特征在于，所述命令与控制模块还用于获取用户输入的延时模式设置信息，根据所述延时模式设置信息将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
3.如权利要求1所述的PSRAM控制器，其特征在于，所述命令与控制模块还用于在可变延时模式下，当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值；当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值，所述第一延时值大于所述第二延时值。
4.如权利要求1所述的PSRAM控制器，其特征在于，所述命令与控制模块还用于在固定延时模式下，将命令与数据之间的传输延时设定为第一延时值。
5.如权利要求3所述的PSRAM控制器，其特征在于，所述第一延时值为2倍初始延时值，所述第二延时值为1倍初始延时值。
6.如权利要求4所述的PSRAM控制器，其特征在于，所述第一延时值为1倍初始延时值。
7.一种PSRAM控制器的延时控制方法，其特征在于，所述PSRAM控制器为权利要求1至6任一项所述的PSRAM控制器，所述方法包括：
将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式；
若所述PSRAM控制器工作在可变延时模式下时，启动所述RWDS信号监控模块，接收所述RWDS信号监控模块发送的RWDS信号，并根据所述RWDS信号切换命令与数据之间的传输延时；
若所述PSRAM控制器工作在固定延时模式下时，关闭所述RWDS信号监控模块，并将命令与数据之间的传输延时设为定值。
8.如权利要求7所述的PSRAM控制器的延时控制方法，其特征在于，所述将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式包括：
获取用户输入的延时模式设置信息，根据所述延时模式设置信息将所述PSRAM控制器的工作模式设置为可变延时模式或者固定延时模式。
9.如权利要求7或8所述的PSRAM控制器的延时控制方法，其特征在于，所述根据所述RWDS信号切换命令与数据之间的传输延时包括：
当所述RWDS信号为高电平时，将命令与数据之间的传输延时设置为第一延时值；
当所述RWDS信号为低电平时，将命令与数据之间的传输延时设置为第二延时值；
其中，所述第一延时值大于所述第二延时值。
10.一种FPGA芯片，其特征在于，所述FPGA芯片包括如权利要求1至6任一项所述的PSRAM控制器。
11.一种电子设备，其特征在于，所述电子设备包括如权利要求10所述的FPGA芯片。
CN201911040027.2A 2019-10-29 2019-10-29 Psram控制器及其延时控制方法、fpga芯片、电子设备 Active CN110970067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911040027.2A CN110970067B (zh) 2019-10-29 2019-10-29 Psram控制器及其延时控制方法、fpga芯片、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911040027.2A CN110970067B (zh) 2019-10-29 2019-10-29 Psram控制器及其延时控制方法、fpga芯片、电子设备

Publications (2)

Publication Number Publication Date
CN110970067A CN110970067A (zh) 2020-04-07
CN110970067B true CN110970067B (zh) 2020-09-29

Family

ID=70030034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911040027.2A Active CN110970067B (zh) 2019-10-29 2019-10-29 Psram控制器及其延时控制方法、fpga芯片、电子设备

Country Status (1)

Country Link
CN (1) CN110970067B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115862707B (zh) * 2022-11-25 2024-03-12 湖南兴芯微电子科技有限公司 一种psram相位校准方法及控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767797A (zh) * 2017-11-09 2019-05-17 华邦电子股份有限公司 伪静态随机存取存储器及其刷新的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080013389A1 (en) * 2006-07-11 2008-01-17 Jaehee Kim Random access memory including test circuit
US7408813B2 (en) * 2006-08-03 2008-08-05 Micron Technology, Inc. Block erase for volatile memory
US8649210B2 (en) * 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof
US9952955B2 (en) * 2016-01-21 2018-04-24 Novatek Microelectronics Corp. Method of phase calibration for double data rate memory interface and related system
CN106649155A (zh) * 2016-11-14 2017-05-10 山东高云半导体科技有限公司 一种低功耗、高数据吞吐量的sdr sdram控制器及其工作方法
CN110347621B (zh) * 2019-06-24 2020-09-29 广东高云半导体科技股份有限公司 与psram存储器连接的fpga及存储系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767797A (zh) * 2017-11-09 2019-05-17 华邦电子股份有限公司 伪静态随机存取存储器及其刷新的方法

Also Published As

Publication number Publication date
CN110970067A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
US11237765B2 (en) Data writing method and storage device
JP3127853B2 (ja) メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム
CN112035381B (zh) 一种存储系统及存储数据处理方法
US8402249B1 (en) System and method for mixed-mode SDRAM address mapping
WO2016176807A1 (zh) 一种dram刷新方法、装置和系统
CN112506823B (zh) 一种fpga数据读写方法、装置、设备及可读存储介质
KR102464801B1 (ko) 반도체 장치의 동작 방법 및 반도체 시스템
US20020145920A1 (en) Semiconductor memory device
US20170108914A1 (en) System and method for memory channel interleaving using a sliding threshold address
CN110970067B (zh) Psram控制器及其延时控制方法、fpga芯片、电子设备
US11494120B2 (en) Adaptive memory transaction scheduling
CN105468539A (zh) 一种混合内存写操作的实现方法
US9779798B1 (en) Systems, methods, and computer programs for providing row tamper protection in a multi-bank memory cell array
CN116795735A (zh) 固态硬盘空间分配方法、装置、介质及系统
TW201437814A (zh) 記憶體存取方法、記憶體存取控制方法、ｓｐｉ快閃記憶體裝置以及ｓｐｉ控制器
CN116243867A (zh) Ssd的容量提升方法、nand后端硬件电路、装置、设备及介质
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
US11308010B2 (en) Memory system having memories of different capacities
CN112292660B (zh) 一种调度存储器中数据的方法、数据调度设备及系统
CN111949557B (zh) 一种数据读取方法、装置及存储设备
US20120210048A1 (en) Semiconductor memory device capable of compression and decompression
WO2023142114A1 (zh) 数据处理方法、装置以及电子设备
WO2016201981A1 (zh) 数据缓存处理方法及装置
US20230326498A1 (en) Semiconductor apparatus and semiconductor system having independent data input/output period, and operating method of the semiconductor system
CN110989942B (zh) 一种数据存储扩展接口系统及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant