CN110943155A - 压电器件、恢复压电器件的劣化器件性能的方法及系统 - Google Patents

压电器件、恢复压电器件的劣化器件性能的方法及系统 Download PDF

Info

Publication number
CN110943155A
CN110943155A CN201910789075.5A CN201910789075A CN110943155A CN 110943155 A CN110943155 A CN 110943155A CN 201910789075 A CN201910789075 A CN 201910789075A CN 110943155 A CN110943155 A CN 110943155A
Authority
CN
China
Prior art keywords
electrode
piezoelectric
piezoelectric device
value
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910789075.5A
Other languages
English (en)
Other versions
CN110943155B (zh
Inventor
亚历山大卡尔尼斯基
郑创仁
施启元
张凯峯
黄士芬
邓伊筌
蔡易恒
林佑儒
廖彦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110943155A publication Critical patent/CN110943155A/zh
Application granted granted Critical
Publication of CN110943155B publication Critical patent/CN110943155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/56—Investigating or analyzing materials by the use of thermal means by investigating moisture content
    • G01N25/58—Investigating or analyzing materials by the use of thermal means by investigating moisture content by measuring changes of properties of the material due to heat, cold or expansion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Micromachines (AREA)

Abstract

在一些实施例中提供一种压电器件。所述压电器件包括半导体衬底。在半导体衬底之上设置有第一电极。在第一电极上设置有压电结构。在压电结构上设置有第二电极。在半导体衬底之上设置有加热元件。加热元件被配置成将压电结构加热到恢复温度达一时间段，其中将压电结构加热到恢复温度达所述时间段会改善压电器件的劣化的电特性。

Description

压电器件、恢复压电器件的劣化器件性能的方法及系统
技术领域
本揭露的实施例是有关于一种压电器件、恢复压电器件的劣化器件性能的方法及系统。
背景技术
压电器件(例如，压电致动器、压电传感器等)用于许多当今的电子器件(例如，自动传感器/致动器、航天传感器/致动器等)。压电器件的一个实例是压电致动器。压电致动器可用于产生实体运动，实体运动在电信号的控制下对系统中的实体部件施加力。由压电致动器产生的物理运动可用于对各种系统(例如，机械系统、光学系统等)进行控制。
发明内容
在一些实施例中，本申请提供一种压电器件。所述压电器件包括半导体衬底。第一电极设置在所述半导体衬底之上。压电结构设置在所述第一电极上。第二电极设置在所述压电结构上。加热元件设置在所述半导体衬底之上。所述加热元件被配置成将所述压电结构加热到恢复温度达一时间段，其中将所述压电结构加热到所述恢复温度达所述时间段会改善所述压电器件的劣化的电特性。
在其他实施例中，本申请提供一种恢复压电器件的劣化器件性能的方法。所述方法包括在致动模式中操作压电器件第一次，其中所述压电器件包括设置在半导体衬底之上的压电结构。确定所述压电器件的性能特性已从第一值劣化到第二值。对所述压电器件执行恢复模式操作，其中所述恢复模式操作包括将所述压电结构加热到恢复温度。在已执行所述恢复模式操作之后，在所述致动模式中操作所述压电器件第二次，其中当在所述致动模式中操作所述压电器件所述第二次时，所述压电器件的所述性能特性具有第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。
在又一些其他实施例中，本申请提供一种恢复压电器件的劣化器件性能的系统。所述系统包括设置在半导体衬底上的压电器件。所述压电器件包括设置在第一电极与第二电极之间的压电结构。测量电路系统电耦合到所述压电器件。所述测量电路系统被配置成判断所述压电器件的性能特性是否已从第一值劣化到第二值。偏置电路系统电耦合到加热元件，所述加热元件设置在所述半导体衬底之上。所述偏置电路系统被配置成对所述压电器件执行恢复模式操作，其中所述恢复模式操作将所述性能特性从所述第二值改善到第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1示出包括压电器件的系统的一些实施例的视图，所述压电器件被配置成对所述压电器件的劣化的性能特性进行恢复。
图2示出对图1所示压电器件的劣化的性能特性进行恢复的方法的一些实施例的流程图。
图3示出图1所示压电器件的一些实施例的剖视图。
图4示出图1所示压电器件的一些其他实施例的剖视图。
图5A到图5B示出图1所示压电器件的一些其他实施例的各种视图。
图6示出图1所示压电器件的一些其他实施例的剖视图。
图7到图12示出形成图3所示压电器件的方法的一些实施例的一系列剖视图。
图13到图22示出形成图6所示压电器件的方法的一些实施例的一系列剖视图。
图23示出形成压电器件的方法的一些实施例的流程图，所述压电器件被配置成对所述压电器件的劣化的性能特性进行恢复。
具体实施方式
现将参照图式阐述本公开，其中通篇中使用相同的参考编号来指代相同的元件，且其中所示的结构未必按比例绘制。应理解，此详细说明及对应的图并不以任何方式限制本公开的范围，且所述详细说明及图仅提供几个实例来例示一些使本发明概念可显而易见的方式。
本公开提供用于实施本公开的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…下方(beneath)”、“在…之下(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
一些压电器件包括设置在第一电极与第二电极之间的压电结构。当在第一电极与第二电极之间施加电压时，由所施加的电压产生的电场可导致压电结构从第一形状改变为第二形状。此种形状的改变可用于对各种系统(例如，机械系统、光学系统等)进行控制。
以上压电器件面临的挑战是劣化的压电器件性能。压电器件的器件性能可因压电器件的不符合规格的一个或多个性能特性(例如，电容、极化、压电致动等)而劣化。由压电器件的操作条件(例如，连续单极偏置脉冲、留置时间(Q-time)量、锁定在域中的时间的长度、可锁定域之间切换的次数等)造成的负效应(例如，印记效应(imprint effect)、疲劳效应(fatigue effect)等)可导致所述一个或多个性能特性劣化成不符合规格。此外，用于形成压电器件的制作工艺(例如，热工艺(thermal process)、电测试工艺(electricaltesting process)等)可能会造成所述一个或多个性能特性劣化成不符合规格。
在各种实施例中，本申请涉及一种对压电器件的劣化的器件性能进行恢复的方法。所述方法包括确定压电器件的性能特性已从第一值劣化到第二值，其中所述压电器件包括设置在半导体衬底之上的压电结构。一旦确定出所述性能特性已劣化，便执行恢复模式操作。所述恢复模式操作包括通过选择性地使电流通过设置在所述半导体衬底之上的加热元件来将所述压电结构加热到恢复温度达一时间段。在所述压电器件的所述温度处于所述恢复温度达所述时间段之后，所述压电器件的所述性能特性可从所述第二值改善到第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。因此，所述压电器件的已从所述第一值劣化到所述第二值的所述性能特性可被改善到所述第三值，从而对所述压电器件的所述劣化的器件性能进行恢复。
图1示出包括压电器件100的系统101的一些实施例的视图，压电器件100被配置成对压电器件100的劣化的性能特性进行恢复。
如图1所示，压电器件100包括设置在第一电极104与第二电极106之间的压电结构102。在一些实施例中，压电结构包含压电材料。在另一些实施例中，第二电极106是加热元件(由电阻器电路符号示出)。加热元件被配置成产生朝压电结构102发散的热量114(例如，通过电阻加热产生)。在另一些实施例中，第一端子108在第一位置电耦合到第二电极106，且第二端子110在与第一位置不同的第二位置电耦合到第二电极106。在又一些实施例中，第三端子112电耦合到第一电极104。
在一些实施例中，偏置电路系统118电耦合到第一端子108、第二端子110及第三端子112。偏置电路系统118被配置成对第一端子108、第二端子110和/或第三端子112提供偏置电压。在另一些实施例中，电流源120电耦合到第一端子108及偏置电路系统118。在另一些实施例中，偏置电路系统118被配置成对由电流源120输出的电流的量进行控制(例如，通过向电流源120提供电信号来控制)。在另一些实施例中，开关元件122电耦合到第二端子110及偏置电路系统118。在另一些实施例中，偏置电路系统118被配置成将开关元件122在断开状态与闭合状态之间切换(例如，通过向开关元件122提供电信号来切换)。在又一些实施例中，偏置电路系统118可包括开关元件122和/或电流源120。
在一些实施例中，开关元件122是晶体管(例如，金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET))。在另一些实施例中，当开关元件122处于闭合状态时，第二端子110可电耦合到低电位节点(例如，地面)。在又一些实施例中，当开关元件122处于断开状态时，第二端子110可耦合到浮动节点。
在一些实施例中，测量电路系统116电耦合到第一端子108(或第二端子110)及第三端子112。测量电路系统116被配置成对压电器件100的一个或多个性能特性进行测量。在一些实施例中，性能特性可为压电器件100的电特性。在另一些实施例中，所述一个或多个性能特性可为例如压电器件100的电容、压电器件100的留置时间(例如，没有偏置电压被施加到压电结构102的两端且开关元件122处于断开状态的时间)、压电器件100的极化、压电器件100的压电致动性能(例如，压电结构102的变形量)、压电器件100的界定的操作时间、自压电器件100的最近操作界定的时间间隔、压电器件100的一些其他电/机械特性或上述的组合。在又一些实施例中，测量电路系统116电耦合到偏置电路系统118。
在一些实施例中，测量电路系统116、压电器件100及偏置电路系统118设置在单个集成芯片(integrate chip，IC)上。在其他实施例中，测量电路系统116和/或偏置电路系统118可设置在与包括压电器件100的集成芯片分立的集成芯片上。在又一些其他实施例中，测量电路系统116、压电器件100及偏置电路系统118可分别设置在分立的集成芯片上。
压电器件100被配置成在致动模式及恢复模式中操作。在一些实施例中，当在致动模式中操作时，压电器件100可将压电结构102的形状从第一形状变为与第一形状不同的第二形状(例如，通过改变压电结构102两端的电压来改变)。在另一些实施例中，当在致动模式中操作时，压电器件100可测量由压电器件100外部的力(例如，压力波)造成的压电结构102的形状改变。在另一些实施例中，在致动模式中操作可导致所述一个或多个性能特性劣化成不符合规格。在其他实施例中，用于形成压电器件100的制作工艺(例如，热工艺、电测试工艺等)可导致性能特性劣化成不符合规格。
举例来说，当在致动模式中操作时，偏置电路系统118可分别对第一端子108及第三端子112提供偏置电压以将压电结构102的形状从第一形状变为第二形状。在一些实施例中，在致动模式期间，开关元件122处于断开状态，且电流源120正向第一端子108提供第一电流。当压电器件100在致动模式中操作时，性能特性中的一者可随着时间而劣化。
在一些实施例中，为判断所述一个或多个性能特性是否已劣化，测量电路系统116会对所述一个或多个性能特性进行测量并将测量结果与劣化条件进行比较。举例来说，在第一时间间隔处，测量电路系统116可测量到所述一个或多个性能特性具有第一值，且将第一值与劣化值进行比较以判断第一值是否小于劣化值。如果第一值大于劣化值，则测量电路系统116确定出性能特性中的所述一者未劣化。之后，在第二时间间隔处，测量电路系统116可测量到所述一个或多个性能特性具有第二值，且将第二值与劣化值进行比较以判断第二值是否小于劣化值。如果第二值大于劣化值，则测量电路系统116确定出性能特性中的所述一者已劣化。在一些实施例中，一旦已超过预定时间间隔(例如，秒数、分钟数、小时数等)，便确定出性能特性中的所述一者已劣化。在另一些实施例中，测量电路系统116在压电器件100在致动模式中操作的同时对所述一个或多个性能特性进行测量。
一旦测量电路系统116确定出一个或多个性能特性已劣化，便对压电器件100执行恢复模式操作。举例来说，如果测量电路系统116确定出一个或多个性能特性已劣化，则测量电路系统116会向偏置电路系统118提供电信号以启动恢复模式操作，使得偏置电路系统118可执行恢复模式操作。在一些实施例中，一旦启动恢复模式操作，压电器件100便在恢复模式中操作。
恢复模式操作被配置成对所述一个或多个劣化的性能特性进行恢复。恢复模式操作包括将压电结构102加热到恢复温度达一时间段。举例来说，恢复模式操作包括开关元件122处于闭合状态，且电流源120向加热元件提供大于第一电流的第二电流(例如，经由第一端子108提供)。因此，第二电流可通过加热元件，使加热元件产生朝压电结构102发散的热量114(例如，通过电阻加热产生)，使得热量114将压电结构102的温度升高到恢复温度。之后，电流源120可将第二电流减小到第一电流，使得压电结构102的温度可从恢复温度降低。在一些实施例中，恢复温度大约是压电材料的居里温度(Curie temperature)。在另一些实施例中，所述时间段小于约1秒。
通过将压电结构102加热到恢复温度达所述时间段，恢复模式操作可对所述一个或多个性能特性中的劣化的性能进行恢复。举例来说，在恢复模式操作之后，性能特性中的所述一者可具有大于劣化值的第三值。因此，恢复模式操作可对劣化的性能特性中的所述一者进行恢复。因此，在恢复模式操作之后，压电器件100可在致动模式中操作，其中性能特性中的所述一者具有第三值，从而对压电器件100的劣化的器件性能进行恢复。
在一些实施例中，在完成恢复模式操作之后，测量电路系统116会对所述一个或多个性能特性进行测量以判断恢复模式操作是否已恢复了所述一个或多个劣化的性能特性。举例来说，在完成恢复模式操作之后的第三时间间隔处，测量电路系统116可测量到所述一个或多个性能特性具有第三值，且将第三值与劣化值进行比较。如果第三值大于劣化值(如以上实例中的第三值一般)，则测量电路系统116可判断出恢复模式操作恢复了劣化的性能特性中的所述一者，且测量电路系统116可向偏置电路系统118提供电信号以启动致动模式。在其他实施例中，如果第三值小于劣化值，则测量电路系统116可向偏置电路系统118提供电信号以执行另一恢复模式操作来对劣化的性能特性中的所述一者进行恢复。
如图2所示，提供对图1所示压电器件的劣化的性能特性进行恢复的方法的一些实施例的流程图200。尽管在本文中将图2所示流程图200示出并阐述为一系列动作或事件，然而应理解，此类动作或事件的示出次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序发生和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同步地发生。此外，可能并非需要所有所示出的动作来实施本文中所作说明的一个或多个方面或实施例，且本文中所绘示动作中的一者或多者可以一个或多个单独的动作和/或阶段施行。
在动作202处，在致动模式中操作压电器件。在动作204处，确定压电器件的性能特性已劣化。在动作206处，对压电器件执行恢复模式操作以对劣化的性能特性进行恢复。以上与图1对应的段落阐述了与动作202、动作204及动作206对应的一些实施例。
图3示出图1所示压电器件100的一些实施例的剖视图。
如图3所示，第一电极104设置在半导体衬底302上。在一些实施例中，半导体衬底302包括任何类型的半导体本体(例如，单晶硅/互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)块体、硅锗(SiGe)、绝缘体上硅(silicon oninsulator，SOI)等)。在另一些实施例中，第一电极104是导电的且包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在另一些实施例中，第一电极104的厚度(例如，上表面与下表面之间的距离)可介于约10埃(angstrom，A)与约100A之间、约100A与约1kA之间、约1kA与约1微米(micrometer，μm)之间、约1μm与约100μm之间以及约100μm到约1毫米(millimeter，mm)之间。
压电结构102设置在第一电极104之上。压电结构102被配置成响应于压电结构102的形状改变而产生电荷，或反之亦然。在一些实施例中，压电结构102包含例如锆钛酸铅、铌酸锂、砷化镓、氧化锌、氮化铝、石英单晶体(quartz single crystal)、聚合物膜压电体(polymer-film piezoelectric)(例如，聚偏二氟乙烯(polyvinylidene fluoride，PVDF))、一些其他压电材料或上述的组合。在另一些实施例中，压电结构102的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。
第二电极106设置在压电结构102之上。在一些实施例中，第二电极106是加热元件(由电阻器电路符号示出)。加热元件被配置成产生朝压电结构102发散的热量(例如，通过电阻加热产生)。在另一些实施例中，加热元件可具有介于约1ohm与约100ohm之间的内电阻(internal resistance)。在另一些实施例中，第二电极106的相对的侧壁实质上与压电结构102的相对的侧壁对齐。在另一些实施例中，第二电极106是导电的且包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在又一些实施例中，第二电极106的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。
在一些实施例中，在第二电极106、压电结构102、第一电极104及半导体衬底302之上设置有第一保护层304。在另一些实施例中，第一保护层304沿第二电极106的侧壁、压电结构102的侧壁及第一电极104的侧壁从第二电极106上方延伸到半导体衬底302。在另一些实施例中，第一保护层304是介电质且包含例如氧化物(例如，二氧化硅(SiO2))、氮化物(例如，氮化硅(SiN))、氮氧化物(例如，氮氧化硅(SiOXNY))、一些其他介电材料或上述的组合。在又一些实施例中，第一保护层304可具有介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间的厚度。
第一导电垫306a及第二导电垫306b电耦合到加热元件(例如，第二电极106)。在一些实施例中，第一导电垫306a对应于第一端子108(参见例如图1)。在另一些实施例中，第二导电垫306b对应于第二端子110(参见例如图1)。在另一些实施例中，第一导电垫306a在第一位置接触第二电极106，且第二导电垫306b在与第一位置间隔开的第二位置接触第二电极106。在又一些实施例中，第一位置被设置成比靠近第二电极106的中点(例如，大约均匀地与第二电极106的相对的侧壁间隔开的点)的程度更靠近第二电极106的第一侧壁，且第二位置被设置成比靠近第二电极106的中点的程度更靠近与第一侧壁相对的第二侧壁。
在一些实施例中，第一导电垫306a及第二导电垫306b包含例如铜、铝、铝-铜、一些其他导电材料或上述的组合。在另一些实施例中，介于约10μm与约50μm之间、约50μm与约100μm之间、约100μm与约500μm之间、约500μm与约10mm之间、约10mm与约100mm之间的第一导电垫306a接触加热元件的上表面。在又一些实施例中，介于约10μm与约50μm之间、约50μm与约100μm之间、约100μm与约500μm之间、约500μm与约10mm之间、约10mm与约100mm之间的第二导电垫306b接触加热元件的上表面。
在一些实施例中，在第一导电垫306a及第二导电垫306b上设置有接合结构308(例如，焊料球)。接合结构308被配置成将接合线310分别电耦合到第一导电垫306a及第二导电垫306b。在一些实施例中，接合线310被配置成提供压电器件100与包括压电器件100的半导体封装之间的电连接。在一些实施例中，接合结构308是导电的且可包含例如金、铜、一些其他导电材料或上述的组合。在另一些实施例中，接合线310是导电的且可包含例如金、铜、铝、银、一些其他导电材料或上述的组合。在又一些实施例中，接合结构308及接合线310可被称为输入/输出(input/output，I/O)结构。
应理解，在一些实施例中，第一导电垫306a和/或第二导电垫306b可不实体接触第二电极106(例如，加热元件)。在此种实施例中，包括多个导电特征(例如，线、通孔、接触件等)的内连结构(未示出)可电耦合到第二电极106。在另一些此种实施例中，内连结构的第一导电特征可在第一位置接触第二电极106，且内连结构的第二导电特征可在第二位置接触第二电极106。在另一些此种实施例中，内连结构的第一导电特征可对应于第一端子108，且内连结构的第二导电特征可对应于第二端子110。在又一些此种实施例中，测量电路系统116(参见例如图1)和/或偏置电路系统118(参见例如图1)可设置在半导体衬底302上。
还应理解，在一些实施例中，附加的导电垫(未示出)或内连结构(未示出)的附加的导电特征电耦合到第一电极104。在此种实施例中，附加的导电垫或内连结构的附加的导电特征可对应于第三端子112。
图4示出图1所示压电器件100的一些其他实施例的剖视图。
如图4所示，第一电极104是加热元件(由电阻器电路符号示出)。在一些实施例中，第一导电垫306a在第三位置接触第一电极104，第三位置设置在第一电极104的第一侧壁与压电结构102之间。在另一些实施例中，第二导电垫306b在第四位置接触第一电极104，第四位置设置在第一电极104的第二侧壁与压电结构102之间，第一电极104的第二侧壁与第一电极104的第一侧壁相对。
图5A到图5B示出图1所示压电器件100的一些其他实施例的各种视图。图5A示出图1所示压电器件100的一些其他实施例的俯视图。图5B示出沿图5A所示线A-A截取的剖视图。
如图5A到图5B所示，在第一保护层304之上且沿第一保护层304的侧壁设置有加热结构502。在一些实施例中，加热结构502是加热元件(由电阻器电路符号示出)。在另一些实施例中，加热结构502正形投影对齐第一保护层304。在又一些实施例中，第一保护层304将加热结构502与第一电极104及第二电极106电隔离。
在一些实施例中，加热结构502可具有多边形形状的(例如，矩形形状的)布局。应理解，在其他实施例中，加热结构502可具有不同几何形状的布局(例如，椭圆形、圆形等)。在另一些实施例中，加热结构502是导电的且包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在又一些实施例中，加热结构502的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。
在一些实施例中，在加热结构502之上且沿加热结构502的侧壁设置有第二保护层504。在另一些实施例中，第二保护层504是介电质且包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，SiOXNY)、一些其他介电材料或上述的组合。在又一些实施例中，第二保护层504可具有介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间的厚度。
在一些实施例中，第一导电垫306a在第五位置接触加热结构502，第五位置设置在第二保护层504的第一侧壁与加热结构502的第一最外侧壁之间。在另一些实施例中，第二导电垫306b在第六位置接触加热结构，第六位置设置在第二保护层504的第二侧壁与加热结构502的第二最外侧壁之间，第二保护层504的第二侧壁与第二保护层504的第一侧壁相对，加热结构502的第二最外侧壁与加热结构502的第一最外侧壁相对。
在一些实施例中，第三导电垫508电耦合到第一电极104。在一些实施例中，第三导电垫508对应于第三端子112。在另一些实施例中，第三导电垫508与加热结构502、第一电极104及第二电极106电隔离。在另一些实施例中，第一保护层304可将第三导电垫508与第一电极104及第二电极106电隔离。在另一些实施例中，第二保护层504可将第三导电垫508与加热结构502电隔离。在另一些实施例中，第三导电垫508包含例如铜、铝、铜-铝、一些其他导电材料或上述的组合。在又一些实施例中，介于约10μm与约50μm之间、约50μm与约100μm之间、约100μm与约500μm之间、约500μm与约10mm之间、约10mm与约100mm之间的第三导电垫508可接触第一电极104的上表面。
在一些实施例中，第四导电垫510电耦合到第二电极106。在一些实施例中，第四导电垫510对应于第四端子506。在另一些实施例中，第四端子506可将测量电路系统116(参见例如图1)和/或偏置电路系统118(参见例如图1)电耦合到第二电极106，使得测量电路系统116可对压电器件100的一个或多个性能特性进行测量，和/或偏置电路系统118可对第四端子506提供偏置电压。
在一些实施例中，第四导电垫510与加热结构502、第一电极104及第二电极106电隔离。在另一些实施例中，第一保护层304可将第四导电垫510与第一电极104及第二电极106电隔离。在另一些实施例中，第二保护层504可将第四导电垫510与加热结构502电隔离。在另一些实施例中，第四导电垫510包含例如铜、铝、铝-铜、一些其他导电材料或上述的组合。在又一些实施例中，介于约10μm与约50μm之间、约50μm与约100μm之间、约100μm与约500μm之间、约500μm与约10mm之间、约10mm与约100mm之间的第四导电垫510可接触第二电极106的上表面。
应理解，在一些实施例中，第三导电垫508可不实体接触第一电极104，和/或第四导电垫510可不实体接触第二电极106。在此种实施例中，包括多个导电特征(例如，线、通孔、接触件等)的内连结构(未示出)可电耦合到第一电极104和/或第二电极106。在另一些此种实施例中，内连结构的第三导电特征可接触第一电极104，和/或内连结构的第四导电特征可接触第二电极106。在另一些此种实施例中，第三导电特征可对应于第三端子112，和/或第四导电特征可对应于第四端子506。在又一些此种实施例中，测量电路系统116(参见例如图1)和/或偏置电路系统118(参见例如图1)可设置在半导体衬底302上。
图6示出图1所示压电器件100的一些其他实施例的剖视图。
如图6所示，加热结构502设置在第一电极104下方。在一些实施例中，加热结构502设置在第一层间介电(interlayer dielectric，ILD)层602上。在另一些实施例中，在加热结构502及第一ILD层602上设置有第二ILD层604。在又一些实施例中，第一ILD层602及第二ILD层604是介电质且包含例如以下中的一者或多者：低介电常数(low-k)介电层(例如，介电常数小于约3.9的介电质)、超低介电常数介电层、氧化物(例如，SiO2)、一些其他介电材料或上述的组合。
在一些实施例中，第一导电垫306a可延伸穿过第一保护层304及第二ILD层604以在第七位置接触加热结构。在此种实施例中，第七位置可设置在加热结构502的第一最外侧壁与第一电极104之间。在另一些实施例中，第二导电垫306b可延伸穿过第一保护层304及第二ILD层604以在第八位置接触加热结构。在此种实施例中，第八位置可设置在加热结构502的第二最外侧壁与第一电极104之间。在又一些实施例中，第一导电垫306a和/或第二导电垫306b所具有的上表面可设置在第一保护层304的设置在压电结构102的上表面与压电结构102的底表面之间的上表面上方。
图7到图12示出形成图3所示压电器件的方法的一些实施例的一系列剖视图。
如图7所示，在半导体衬底302之上形成第一导电层702。在一些实施例中，第一导电层702可包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在另一些实施例中，第一导电层702的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。在另一些实施例中，可通过将第一导电层702沉积到半导体衬底302上来形成第一导电层702。在又一些实施例中，可通过例如以下方式沉积第一导电层702：化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layerdeposition，ALD)、溅镀(sputtering)、电化学镀覆(electrochemical plating)、无电镀覆(electroless plating)、一些其他沉积工艺或上述的组合。
图7还示出，在第一导电层702之上形成压电层704。在一些实施例中，压电层704包含例如锆钛酸铅、氮化铝、铌酸锂、砷化镓、氧化锌、石英单晶体、聚合物膜压电体(例如，PVDF)、一些其他压电材料或上述的组合。在另一些实施例中，压电层704的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。在另一些实施例中，可通过将压电层704沉积到第一导电层702上来形成压电层704。在又一些实施例中，可通过例如以下方式沉积压电层704：溅镀、旋转涂布工艺(spin-on process)、CVD、PVD、ALD、分子束外延(molecular-beam epitaxy)、一些其他沉积工艺或上述的组合。
图7还示出，在压电层704之上形成第二导电层706。在一些实施例中，第二导电层706可包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在另一些实施例中，第二导电层706的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。在另一些实施例中，可通过将第二导电层706沉积到压电层704上来形成第二导电层706。在又一些实施例中，可通过例如以下方式沉积第二导电层706：CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺或上述的组合。
如图8所示，在第一导电层702之上形成压电结构102。此外，在压电结构102之上形成第二电极106。在一些实施例中，形成压电结构102及第二电极106的工艺包括在第二导电层706(参见例如图7)上形成第一掩蔽层(未示出)(例如，正性/负性光刻胶)。接着将第二导电层706暴露于第一刻蚀剂，第一刻蚀剂会移除第二导电层706的未被掩蔽的部分，从而形成第二电极106。在一些实施例中，第一刻蚀剂还会移除压电层704的未被掩蔽的部分，从而形成压电结构102。在其他实施例中，在形成第二电极106之后，在第二电极106(和/或压电层704的部分)上形成第二掩蔽层(未示出)。在此种实施例中，接着将压电层704暴露于第二刻蚀剂，第二刻蚀剂会移除压电层704的未被掩蔽的部分，从而形成压电结构102。
如图9所示，在半导体衬底302之上形成第一电极104。在一些实施例中，形成第一电极104的工艺包括在第二电极106、压电结构102、及第一导电层702(参见例如图7)的部分上形成掩蔽层(未示出)。接着将第一导电层702暴露于刻蚀剂，所述刻蚀剂会移除第一导电层702的未被掩蔽的部分，从而形成第一电极104。
如图10所示，在第一电极104、压电结构102及第二电极106之上形成第一保护层304。在一些实施例中，形成第一保护层304的工艺包括在半导体衬底302、第一电极104、压电结构102及第二电极106上沉积或生长介电层(未示出)。在一些实施例中，可通过例如以下方式沉积或生长介电层：CVD、PVD、ALD、热氧化(thermal oxidation)、溅镀、一些其他沉积或生长工艺或上述的组合。在另一些实施例中，可将介电层沉积或生长成共形层。
之后，在介电层上形成掩蔽层(未示出)。接着将介电层暴露于刻蚀剂，所述刻蚀剂会移除介电层的未被掩蔽的部分，从而形成第一保护层304。在另一些实施例中，形成第一保护层304的工艺还会在第二电极106之上形成多个第一开口1002。在又一些实施例中，所述多个第一开口1002由第一保护层304的侧壁及第二电极106的上表面界定。
如图11所示，在第一保护层304及第二电极106之上形成第一导电垫306a及第二导电垫306b。在一些实施例中，形成第一导电垫306a及第二导电垫306b的工艺包括在半导体衬底302、第一保护层304、及第二电极106的被所述多个第一开口1002(参见例如图10)暴露出的部分上沉积导电层。在另一些实施例中，可通过例如以下方式沉积导电层：CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺或上述的组合。之后，在导电层上形成掩蔽层(未示出)。接着将导电层暴露于刻蚀剂，所述刻蚀剂会移除导电层的未被掩蔽的部分，从而形成第一导电垫306a及第二导电垫306b。应理解，在一些实施例中，附加的导电垫(例如，第三导电垫508)可与第一导电垫306a及第二导电垫306b同时形成(或通过实质上相似的工艺在不同时间形成)。
如图12所示，在第一导电垫306a及第二导电垫306b上形成接合结构308。另外，将接合线310形成为分别耦合到接合结构308。在一些实施例中，形成接合结构308及接合线310的工艺包括在导电线的端部处形成球形结构(ball-like structure)(例如，无空气球(free-air ball))，且接着将球形结构接合到第一导电垫306a上，从而在第一导电垫306a上形成接合结构308中的一个接合结构308。之后，将导电线从接合结构308中的所述一个接合结构308引开并布线到半导体衬底302之上的对应的位置(例如，金属垫)，从而形成接合线310中的与接合结构308中的所述一个接合结构308耦合的一条接合线310。可重复进行此工艺以在第二导电垫306b上形成接合结构308中的另一个接合结构308以及接合线310中的与接合结构308中的所述另一个接合结构308耦合的另一条接合线310。
图13到图22示出形成图6所示压电器件的方法的一些实施例的一系列剖视图。
如图13所示，在半导体衬底302之上形成第一层间介电(ILD)层602。在一些实施例中，形成第一ILD层602的工艺可包括在半导体衬底302上沉积或生长第一ILD层602。在另一些实施例中，可通过例如以下方式沉积或生长第一ILD层602：CVD、PVD、ALD、热氧化、溅镀、一些其他沉积或生长工艺或者上述的组合。在又一些实施例中，可对第一ILD层602执行平坦化工艺(例如，化学机械平坦化(chemical-mechanical planarization，CMP))以形成实质上平坦的上表面。
如图14所示，在第一ILD层602之上形成加热结构502。在一些实施例中，形成加热结构502的工艺包括将加热层(未示出)沉积到第一ILD层602上。在另一些实施例中，加热层是导电的且包含例如钨、氮化钛、氮化钽、铝、铜、金、银、一些其他导电材料或上述的组合。在又一些实施例中，加热层的厚度可介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间。
在一些实施例中，可通过例如以下方式沉积加热层：CVD、PVD、ALD、溅镀、电化学镀覆、无电镀覆、一些其他沉积工艺或上述的组合。在另一些实施例中，可将加热层沉积或生长成共形层。之后，在加热层上形成掩蔽层(未示出)。在另一些实施例中，接着将加热层暴露于刻蚀剂，所述刻蚀剂会移除加热层的未被掩蔽的部分，从而形成加热结构502。在又一些实施例中，可对加热结构502执行平坦化工艺(例如，CMP)以形成实质上平坦的上表面。
如图15所示，在加热结构502及第一ILD层602之上形成第二ILD层604。在一些实施例中，形成第二ILD层604的工艺可包括在加热结构502及第一ILD层602上沉积第二ILD层604。在另一些实施例中，可通过例如以下方式沉积第二ILD层604：CVD、PVD、ALD、溅镀、一些其他沉积工艺或上述的组合。在又一些实施例中，可对第二ILD层604执行平坦化工艺(例如，CMP)以形成实质上平坦的上表面。
如图16所示，在第二ILD层604上形成第一导电层702，在第一导电层702上形成压电层704，且在压电层704上形成第二导电层706。在一些实施例中，在第二ILD层604上形成第一导电层702、在第一导电层702上形成压电层704及形成第二导电层706的工艺实质上相似于图7所示的形成第一导电层702、压电层704及第二导电层706的工艺。
如图17所示，在第一导电层702上形成压电结构102，且在压电结构102上形成第二电极106。在一些实施例中，在第一导电层702上形成压电结构102的工艺及在压电结构102上形成第二电极106的工艺实质上相似于图8所示的形成压电结构102及第二电极106的工艺。
如图18所示，在第二ILD层604上形成第一电极104。在一些实施例中，在第二ILD层604上形成第一电极104的工艺实质上相似于图9所示的形成第一电极104的工艺。
如图19所示，在第二ILD层604、第一电极104、压电结构102及第二电极106之上形成介电层1902。在一些实施例中，介电层1902包含例如氧化物(例如，二氧化硅(SiO2))、氮化物(例如，氮化硅(SiN))、氮氧化物(例如，氮氧化硅(SiOXNY))、一些其他介电材料或上述的组合。在又一些实施例中，介电层1902可具有介于约10A与约100A之间、约100A与约1kA之间、约1kA与约1μm之间、约1μm与约100μm之间以及约100μm到约1mm之间的厚度。
在一些实施例中，形成介电层1902的工艺包括将介电层1902沉积到第二ILD层604、第一电极104、压电结构102及第二电极106上。在一些实施例中，可通过例如以下方式沉积介电层1902：CVD、PVD、ALD、溅镀、一些其他沉积工艺或上述的组合。在另一些实施例中，可将介电层1902沉积成共形层。
如图20所示，在第二ILD层604、第一电极104、压电结构102及第二电极106之上形成第一保护层304。在一些实施例中，形成第一保护层304的工艺包括将掩蔽层(未示出)沉积到介电层1902(参见例如图19)上。接着将介电层1902暴露于刻蚀剂，所述刻蚀剂会移除介电层1902的未被掩蔽的部分，从而形成第一保护层304。
在一些实施例中，形成第一保护层304的工艺还会在加热结构502之上形成多个第二开口2002。在另一些实施例中，所述多个第二开口2002延伸穿过第一保护层304及第二ILD层604到达加热结构502。在另一些实施例中，在第一电极104的相对侧上形成所述多个第二开口2002。在又一些实施例中，所述多个第二开口2002由第一保护层304的侧壁、第二ILD层604的侧壁及加热结构502的上表面界定。
如图21所示，在第一保护层304及加热结构502上形成第一导电垫306a及第二导电垫306b。在一些实施例中，在第一保护层304及加热结构502上形成第一导电垫306a及第二导电垫306b的工艺实质上相似于图11所示的形成第一导电垫306a及第二导电垫306b的工艺。应理解，在一些实施例中，附加的导电垫(例如，第三导电垫508及第四导电垫510)可与第一导电垫306a及第二导电垫306b同时形成(或通过实质上相似的工艺在不同时间形成)。
如图22所示，在第一导电垫306a及第二导电垫306b上形成接合结构308。另外，将接合线310形成为分别耦合到接合结构308。在一些实施例中，形成接合结构308及接合线310的工艺实质上相似于图12所示的形成接合结构308及接合线310的工艺。在另一些实施例中，接合结构308及接合线310可被称为输入/输出结构。
如图23所示，提供形成压电器件的方法的一些实施例的流程图2300，所述压电器件被配置成对所述压电器件的劣化的性能特性进行恢复。尽管在本文中将图23所示流程图2300示出并阐述为一系列动作或事件，然而应理解，此类动作或事件的示出次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序发生和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同步地发生。此外，可能并非需要所有所示出的动作来实施本文中所作说明的一个或多个方面或实施例，且本文中所绘示动作中的一者或多者可以一个或多个单独的动作和/或阶段施行。
在动作2302处，在半导体衬底之上形成第一层间介电(ILD)层。图13示出与动作2302对应的一些实施例的剖视图。
在动作2304处，在第一ILD层之上形成加热器结构。图14示出与动作2304对应的一些实施例的剖视图。
在动作2306处，在加热器结构及第一ILD层之上形成第二ILD层。图15示出与动作2306对应的一些实施例的剖视图。
在动作2308处，在第二ILD层之上形成第一电极，在第一电极之上形成压电结构，且在压电结构之上形成第二电极。图16到图18示出与动作2308对应的一些实施例的一系列剖视图。
在动作2310处，在第二ILD层、第一电极、压电结构及第二电极之上形成保护层。图19到图20示出与动作2310对应的一些实施例的一系列剖视图。
在动作2312处，在加热结构之上形成第一导电垫及第二导电垫，其中第一导电垫在第一位置接触加热结构且第二导电垫在与第一位置不同的第二位置接触加热结构。图21示出与动作2312对应的一些实施例的剖视图。
在动作2314处，在第一导电垫及第二导电垫之上形成接合结构及接合线。图22示出与动作2314对应的一些实施例的剖视图。
在一些实施例中，本申请提供一种压电器件。所述压电器件包括半导体衬底。第一电极设置在所述半导体衬底之上。压电结构设置在所述第一电极上。第二电极设置在所述压电结构上。加热元件设置在所述半导体衬底之上。所述加热元件被配置成将所述压电结构加热到恢复温度达一时间段，其中将所述压电结构加热到所述恢复温度达所述时间段会改善所述压电器件的劣化的电特性。在一些实施例中，压电器件还包括第一导电垫，设置在所述加热元件上，所述第一导电垫电耦合到所述加热元件；以及第二导电垫，设置在所述加热元件上，所述第二导电垫电耦合到所述加热元件。在一些实施例中，压电器件还包括开关元件，设置在所述半导体衬底之上且电耦合到所述第二导电垫。在一些实施例中，所述加热元件是所述第一电极或所述第二电极。在一些实施例中，压电器件还包括加热结构，设置在所述第二电极之上，所述加热结构在所述第一电极的相对侧上、所述压电结构的相对侧上及所述第二电极的相对侧上从所述第二电极上方延伸到所述半导体衬底，其中所述加热结构是所述加热元件。在一些实施例中，压电器件还包括第一保护层，设置在所述第一电极之上，所述加热结构沿所述第一电极的相对的侧壁、所述压电结构的相对的侧壁及所述第二电极的相对的侧壁从所述第一电极上方延伸到所述半导体衬底，其中所述第一保护层将所述加热结构从所述第一电极、所述压电结构及所述第二电极隔开。在一些实施例中，压电器件还包括第二保护层，设置在所述加热结构之上，其中所述第二保护层沿所述加热结构的相对的侧壁从所述加热结构上方延伸到所述半导体衬底。在一些实施例中，压电器件还包括加热结构，设置在所述第一电极下方；以及层间介电(ILD)层，设置在所述加热结构与所述第一电极之间。在一些实施例中，压电器件还包括第一导电垫，设置在所述层间介电层之上，其中所述第一导电垫延伸穿过所述层间介电层以在第一位置接触所述加热结构，所述第一位置设置在所述第一电极的第一侧上；以及第二导电垫，设置在所述层间介电层之上，其中所述第二导电垫延伸穿过所述层间介电层以在第二位置接触所述加热结构，所述第二位置设置在所述第一电极的与所述第一侧相对的第二侧上。
在其他实施例中，本申请提供一种恢复压电器件的劣化器件性能的方法。所述方法包括在致动模式中操作压电器件第一次，其中所述压电器件包括设置在半导体衬底之上的压电结构。确定所述压电器件的性能特性已从第一值劣化到第二值。对所述压电器件执行恢复模式操作，其中所述恢复模式操作包括将所述压电结构加热到恢复温度。在已执行所述恢复模式操作之后，在所述致动模式中操作所述压电器件第二次，其中当在所述致动模式中操作所述压电器件所述第二次时，所述压电器件的所述性能特性具有第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。在一些实施例中，所述恢复模式操作包括基于所述第一值与所述第二值之间的差，选择性地使第一电流通过加热元件以将所述压电结构加热到所述恢复温度达一时间段，其中所述加热元件设置在所述半导体衬底之上。在一些实施例中，选择性地使所述第一电流通过所述加热元件包括将第一电信号提供到与所述加热元件电耦合的电流源，以使所述电流源向所述加热元件提供所述第一电流；以及将第二电信号提供到与所述加热元件电耦合的开关元件，以使所述开关元件处于闭合状态。在一些实施例中，在所述闭合状态中，所述开关元件将所述加热元件电耦合到低电位节点，以使所述第一电流能够通过所述加热元件到达所述低电位节点。在一些实施例中，在所述致动模式中操作所述压电器件所述第二次包括将第三电信号提供到所述开关元件，以将所述开关元件从所述闭合状态切换到断开状态。在一些实施例中，在所述致动模式中操作所述压电器件所述第二次还包括将第四电信号提供到所述电流源，以使所述电流源向所述加热元件提供第二电流，所述第二电流小于所述第一电流。在一些实施例中，所述性能特性是所述压电器件的电容。在一些实施例中，所述恢复温度大于或等于大约所述压电结构的居里温度。
在又一些其他实施例中，本申请提供一种恢复压电器件的劣化器件性能的系统。所述系统包括设置在半导体衬底上的压电器件。所述压电器件包括设置在第一电极与第二电极之间的压电结构。测量电路系统电耦合到所述压电器件。所述测量电路系统被配置成判断所述压电器件的性能特性是否已从第一值劣化到第二值。偏置电路系统电耦合到加热元件，所述加热元件设置在所述半导体衬底之上。所述偏置电路系统被配置成对所述压电器件执行恢复模式操作，其中所述恢复模式操作将所述性能特性从所述第二值改善到第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。在一些实施例中，所述系统还包括电流源，经由第一导电垫电耦合到所述加热元件；以及开关元件，经由与所述第一导电垫不同的第二导电垫电耦合到所述加热元件。在一些实施例中，所述测量电路系统及所述偏置电路系统设置在所述半导体衬底上。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。
[符号的说明]
100：压电器件
101：系统
102：压电结构
104：第一电极
106：第二电极
108：第一端子
110：第二端子
112：第三端子
114：热量
116：测量电路系统
118：偏置电路系统
120：电流源
122：开关元件
200、2300：流程图
202、204、206、2302、2304、2306、2308、2310、2312、2314：动作
302：半导体衬底
304：第一保护层
306a：第一导电垫
306b：第二导电垫
308：接合结构
310：接合线
502：加热结构
504：第二保护层
506：第四端子
508：第三导电垫
510：第四导电垫
602：第一层间介电(ILD)层
604：第二层间介电(ILD)层
702：第一导电层
704：压电层
706：第二导电层
1002：第一开口
1902：介电层
2002：第二开口
A-A：线

Claims (10)

1.一种压电器件，包括：
半导体衬底；
第一电极，设置在所述半导体衬底之上；
压电结构，设置在所述第一电极上；
第二电极，设置在所述压电结构上；以及
加热元件，设置在所述半导体衬底之上，所述加热元件被配置成将所述压电结构加热到恢复温度达一时间段，其中将所述压电结构加热到所述恢复温度达所述时间段会改善所述压电器件的劣化的电特性。
2.根据权利要求1所述的压电器件，还包括：
第一导电垫，设置在所述加热元件上，所述第一导电垫电耦合到所述加热元件；以及
第二导电垫，设置在所述加热元件上，所述第二导电垫电耦合到所述加热元件。
3.根据权利要求2所述的压电器件，还包括：
开关元件，设置在所述半导体衬底之上且电耦合到所述第二导电垫。
4.根据权利要求1所述的压电器件，还包括：
加热结构，设置在所述第二电极之上，所述加热结构在所述第一电极的相对侧上、所述压电结构的相对侧上及所述第二电极的相对侧上从所述第二电极上方延伸到所述半导体衬底，其中所述加热结构是所述加热元件。
5.根据权利要求4所述的压电器件，还包括：
第一保护层，设置在所述第一电极之上，所述加热结构沿所述第一电极的相对的侧壁、所述压电结构的相对的侧壁及所述第二电极的相对的侧壁从所述第一电极上方延伸到所述半导体衬底，其中所述第一保护层将所述加热结构从所述第一电极、所述压电结构及所述第二电极隔开。
6.根据权利要求1所述的压电器件，还包括：
加热结构，设置在所述第一电极下方；以及
层间介电(ILD)层，设置在所述加热结构与所述第一电极之间。
7.一种恢复压电器件的劣化器件性能的方法，所述方法包括：
在致动模式中操作所述压电器件第一次，所述压电器件包括设置在半导体衬底之上的压电结构；
确定所述压电器件的性能特性已从第一值劣化到第二值；
对所述压电器件执行恢复模式操作，所述恢复模式操作包括将所述压电结构加热到恢复温度；以及
在已执行所述恢复模式操作之后，在所述致动模式中操作所述压电器件第二次，其中当在所述致动模式中操作所述压电器件所述第二次时，所述压电器件的所述性能特性具有第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。
8.根据权利要求7所述的方法，其中所述恢复模式操作包括：
基于所述第一值与所述第二值之间的差，选择性地使第一电流通过加热元件以将所述压电结构加热到所述恢复温度达一时间段，其中所述加热元件设置在所述半导体衬底之上。
9.一种恢复压电器件的劣化器件性能的系统，所述系统包括：
所述压电器件，设置在半导体衬底上，所述压电器件包括设置在第一电极与第二电极之间的压电结构；
测量电路系统，电耦合到所述压电器件，所述测量电路系统被配置成判断所述压电器件的性能特性是否已从第一值劣化到第二值；以及
偏置电路系统，电耦合到加热元件，所述加热元件设置在所述半导体衬底之上，所述偏置电路系统被配置成对所述压电器件执行恢复模式操作，其中所述恢复模式操作将所述性能特性从所述第二值改善到第三值，所述第三值比所述第二值接近所述第一值的程度更接近所述第一值。
10.根据权利要求9所述的系统，还包括：
电流源，经由第一导电垫电耦合到所述加热元件；以及
开关元件，经由与所述第一导电垫不同的第二导电垫电耦合到所述加热元件。
CN201910789075.5A 2018-09-20 2019-08-26 压电器件、恢复压电器件的劣化器件性能的方法及系统 Active CN110943155B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862734090P 2018-09-20 2018-09-20
US62/734,090 2018-09-20
US16/413,839 2019-05-16
US16/413,839 US11730058B2 (en) 2018-09-20 2019-05-16 Integrated heater (and related method) to recover degraded piezoelectric device performance

Publications (2)

Publication Number Publication Date
CN110943155A true CN110943155A (zh) 2020-03-31
CN110943155B CN110943155B (zh) 2023-12-29

Family

ID=69885030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910789075.5A Active CN110943155B (zh) 2018-09-20 2019-08-26 压电器件、恢复压电器件的劣化器件性能的方法及系统

Country Status (3)

Country Link
US (2) US11730058B2 (zh)
CN (1) CN110943155B (zh)
TW (1) TWI725528B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456330B2 (en) 2019-08-07 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fatigue-free bipolar loop treatment to reduce imprint effect in piezoelectric device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09141866A (ja) * 1995-11-24 1997-06-03 Brother Ind Ltd インクジェット記録装置
CN101484790A (zh) * 2006-07-04 2009-07-15 日本碍子株式会社 压电/电致伸缩膜型传感器
US20140076056A1 (en) * 2012-09-18 2014-03-20 Kulite Semiconductor Products, Inc. Self-heated pressure sensor assemblies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3568107B2 (ja) * 1999-05-17 2004-09-22 セイコーエプソン株式会社 アクチュエータ、インクジェット式記録ヘッド及びインクジェットプリンタ
US7287965B2 (en) * 2004-04-02 2007-10-30 Adaptiv Energy Llc Piezoelectric devices and methods and circuits for driving same
JP2007089117A (ja) * 2005-08-24 2007-04-05 Seiko Instruments Inc 圧電振動子、発振器、電子部品、電子機器、圧電振動子の製造方法及び電子部品の製造方法
JP5382905B2 (ja) * 2008-03-10 2014-01-08 富士フイルム株式会社 圧電素子の製造方法及び液体吐出ヘッドの製造方法
US9119533B2 (en) * 2008-10-07 2015-09-01 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5930164B2 (ja) * 2011-12-26 2016-06-08 セイコーエプソン株式会社 圧電素子の駆動方法および液体噴射装置
JP5756786B2 (ja) * 2012-09-19 2015-07-29 富士フイルム株式会社 圧電デバイス及びその使用方法
TWI601581B (zh) * 2014-05-30 2017-10-11 佳能股份有限公司 壓電材料、壓電元件、壓電元件製造方法和電子設備
KR101544325B1 (ko) * 2014-09-23 2015-08-12 성균관대학교산학협력단 형상기억폴리머를 이용한 자가 회복 에너지 발전 소자
CN111264031B (zh) * 2017-11-27 2023-11-07 株式会社村田制作所 谐振装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09141866A (ja) * 1995-11-24 1997-06-03 Brother Ind Ltd インクジェット記録装置
CN101484790A (zh) * 2006-07-04 2009-07-15 日本碍子株式会社 压电/电致伸缩膜型传感器
US20140076056A1 (en) * 2012-09-18 2014-03-20 Kulite Semiconductor Products, Inc. Self-heated pressure sensor assemblies

Also Published As

Publication number Publication date
US20200098969A1 (en) 2020-03-26
US11730058B2 (en) 2023-08-15
US20220384709A1 (en) 2022-12-01
TWI725528B (zh) 2021-04-21
TW202013778A (zh) 2020-04-01
CN110943155B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
EP3607584B1 (en) Source structure of three-dimensional memory device and method for forming the same
KR102120805B1 (ko) 하이브리드 상 전계 효과 트랜지스터
US6958523B2 (en) On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
CN107078104B (zh) 对铁电集成电路进行低温钝化以增强极化性能
US8716805B2 (en) CMOS integrated circuits with bonded layers containing functional electronic devices
US11569366B2 (en) Fully depleted SOI transistor with a buried ferroelectric layer in back-gate
US20140264632A1 (en) Semiconductor structure including a transistor having a layer of a stress-creating material and method for the formation thereof
US10714535B2 (en) Resistive memory array and fabricating method thereof
US20110181345A1 (en) Phase transition devices and smart capacitive devices
US20220384709A1 (en) Integrated heater (and related method) to recover degraded piezoelectric device performance
US7422972B2 (en) On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US20220306452A1 (en) Piezoelectric anti-stiction structure for microelectromechanical systems
US20110006830A1 (en) High current control circuit including metal-insulator transition device, and system including the high current control circuit
US7732991B2 (en) Self-poling piezoelectric MEMs device
CN111834460A (zh) 半导体元件
US9537006B2 (en) Circuit element including a layer of a stress-creating material providing a variable stress
US8099842B2 (en) Method of manufacturing a piezoelectric transistor
US20230337554A1 (en) Phase change material switch device and related methods
JP4514389B2 (ja) 半導体装置
US20240099022A1 (en) Phase change material (pcm) switch having low heater resistance
US20240194255A1 (en) Structures for three-terminal memory cells
US20240032445A1 (en) Phase change material switch device and related methods
US20230422643A1 (en) Radio frequency switch for multi-band filter applications and methods for forming the same
TW202414688A (zh) 積體晶片及其形成方法
CN115394918A (zh) 铁电互补开关器件、制备方法、控制方法及三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant