CN110931353A - 半导体结构及其制造方法 - Google Patents

Abstract

本申请实施例涉及半导体结构及其制造方法。一种制造半导体结构的方法包含：提供掩模，所述掩模包含：第一衬底；第一掩模层，其安置于所述第一衬底上，所述第一掩模层包含延伸穿过所述第一掩模层的多个第一凹槽；第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽；提供第二衬底，所述第二衬底包含安置于所述第二衬底上的光刻胶层；及投射预定电磁辐射穿过所述掩模而朝向所述光刻胶层，其中所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。

Description

半导体结构及其制造方法

技术领域

本申请实施例涉及一种半导体结构及其制造方法。

背景技术

使用半导体装置的电子设备对许多现代应用而言是必不可少的。随着电子技术进步，半导体装置变得越来越小且使集成电路具有越来越多功能及数量。半导体装置的制造操作涉及小而薄的半导体装置上的许多步骤及操作。

在半导体装置的制造期间，提供晶片且通过光刻操作来使若干电路图案形成于晶片上。在光刻操作之后，电磁辐射透过掩模辐射于晶片上以图案化安置于晶片上的光刻胶层。然而，一些电磁能由掩模吸收。产生热且热引起掩模的热扭曲。这种扭曲可导致掩模与晶片之间的不对准。

因此，需要继续修改及改进半导体装置的制造操作。

发明内容

本申请的一实施例涉及一种制造半导体结构的方法，其包括：提供掩模，所述掩模包含：第一衬底；第一掩模层，其安置于所述第一衬底上，所述第一掩模层包含延伸穿过所述第一掩模层的多个第一凹槽；第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽；提供第二衬底，所述第二衬底包含安置于所述第二衬底上的光刻胶层；及投射预定电磁辐射穿过所述掩模而朝向所述光刻胶层，其中所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。

本申请的一实施例涉及一种制造半导体结构的方法，其包括：提供衬底；将第一掩模层安置于所述衬底上；将第一光刻胶层安置于所述第一掩模层上；图案化所述第一光刻胶层以形成多个第一开口；去除由所述第一光刻胶层暴露的所述第一掩模层的部分以形成延伸穿过所述第一掩模层的多个第一凹槽；去除所述第一光刻胶层；将第二掩模层安置于所述第一掩模层上；将第二光刻胶层安置于所述第二掩模层上；图案化所述第二光刻胶层以形成多个第二开口；去除由所述第二光刻胶层暴露的所述第二掩模层的部分以使多个区域形成于所述衬底上；及去除所述第二光刻胶层，其中所述多个区域的各者包含所述多个第一凹槽的至少一者，所述第一掩模层至少部分透射预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且在图案化所述第二光刻胶层之后，所述第二光刻胶层的至少一部分安置于所述多个第二开口的两者之间。

本申请的一实施例涉及一种制造半导体结构的方法，其包括：形成光掩模，其包含：提供第一衬底；使第一掩模层形成于所述第一衬底上，其中所述第一掩模层包含延伸穿过所述第一层的多个第一凹槽；使第二掩模层形成于所述第一掩模层上，其中所述第二掩模层包含所述第一衬底上的多个区域；提供第二衬底；将光刻胶层安置于所述第二衬底上；投射预定电磁辐射穿过所述光掩模而朝向所述光刻胶层以图案化所述光刻胶层；及去除由所述光刻胶层暴露的所述第二衬底的部分，其中所述多个区域的各者包含所述多个第一凹槽的至少一者，所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个区域的两者之间。

附图说明

从结合附图来解读的以下详细描述最好地理解本揭露的方面。应强调，根据行业标准做法，各种特征件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种特征件的尺寸。

图1为根据本揭露的一些实施例的半导体结构的示意性俯视平面图。

图2为沿图1的AA'的半导体结构的示意性剖面图。

图3为根据本揭露的一些实施例的半导体结构的示意性俯视平面图。

图4为沿图3的BB'的半导体结构的示意性剖面图。

图5为根据本揭露的一些实施例的半导体结构的示意性俯视平面图。

图6为沿图5的CC'的半导体结构的示意性剖面图。

图7为根据本揭露的一些实施例的制造半导体结构的方法的流程图。

图7A到7L为根据本揭露的一些实施例的通过图7的方法来制造半导体结构的示意图。

图8为根据本揭露的一些实施例的制造半导体结构的方法的流程图。

图8A到8J为根据本揭露的一些实施例的通过图8的方法来制造半导体结构的示意图。

具体实施方式

以下揭露提供用于实施所提供的主题的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，“使第一特征件形成于第二特征件上方或第二特征件上”可包含其中形成直接接触的所述第一特征件及所述第二特征件的实施例，且也可包含其中额外特征件可形成于所述第一特征件与所述第二特征件之间使得所述第一特征件及所述第二特征件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。这种重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。

此外，为便于描述，例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语在本文中可用于描述一元件或特征件与另一(些)元件或特征件的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向以外，还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)且也可因此解译本文所使用的空间相对描述词。

上述先进光刻程序、方法及材料可用于包含鳍式场效晶体管(FinFET)的许多应用中。例如，鳍片可经图案化以在特征件之间产生非常适合上述揭露的相对紧密间距。另外，可根据上述揭露来处理用于形成FinFET的鳍片的间隔件(也称心轴)。

在半导体晶片中，通过光刻及蚀刻操作来形成电路图案及电组件。电磁辐射(例如紫外线或激光)透过光掩模来辐射到晶片上的光刻胶层上，使得光掩模上的电路图案及电组件的图像转印到光刻胶层及图案化于光刻胶层上。图案化光刻胶层变成蚀刻掩模。由图案化光刻胶层暴露的晶片经蚀刻以形成电路图案及电组件。

光掩模可为界定有用于图案化晶片的一个以上层的若干区域的多层掩模(MLM)。MLM的各区域用于形成晶片上的不同层。通过在相同掩模上形成用于不同层的多个区域来降低掩模生产成本。在光刻操作之后，光掩模可吸收辐射到光掩模上的电磁辐射的一些能量且因此产生热。由于光掩模的不同区域涉及具有不同热性质(例如不同热膨胀系数(CTE)等等)的不同材料，所以光掩模会变形且光掩模的一些区域上的电路图案或电组件的图像失真。例如，吸收电磁辐射的材料存在于光掩模的边缘区域处，而这种材料不存在于光掩模的中心区域中。因而，从光掩模的不同区域投射到晶片的电路图案或电组件会不对准，且最终导致形成于晶片上的电路或电组件之间的不佳电连接。

在本揭露中，揭露一种半导体结构。所述半导体结构为光掩模，其包含：衬底；第一掩模层，其安置于所述衬底上且包含延伸穿过所述第一掩模层的多个第一凹槽；及第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽。所述第一掩模层至少部分透射预定电磁辐射，且所述第二掩模层不透射所述预定电磁辐射。所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。因而，界定于所述半导体结构上的各区域由所述第二掩模层包围，且在光刻操作之后，围绕各区域的热应力大体上一致。因此，改进所述半导体结构的区域之间的对准，且还改进通过所述半导体结构来使电路特征件形成于半导电衬底或晶片上的质量。

图1为根据本揭露的各种实施例的半导体结构100的示意性俯视图，且图2为沿图1中的AA'的半导体结构100的示意性剖面图。在一些实施例中，半导体结构100包含衬底101、第一掩模层102及第二掩模层103。半导体结构100是用于光刻操作的掩模或光掩模。在一些实施例中，半导体结构100为相移掩模(PSM)。在一些实施例中，半导体结构100为衰减相移掩模。在一些实施例中，半导体结构100包含例如电路图案、电组件等等的电路特征件的图像，且经配置以在光刻操作之后将电路特征件的图像投射到半导电晶片或半导电衬底。半导体结构100界定有若干区域110。各区域110包含晶片的不同层的电路特征件的图像且经配置以使电路特征件形成于晶片的不同层上。

衬底101透射预定电磁辐射。衬底101允许预定电磁辐射穿过。在一些实施例中，衬底101包含前侧101a及与前侧101a对置的后侧101b。在一些实施例中，预定电磁辐射可从前侧101a透射到后侧101b或从后侧101b透射到前侧101a。在一些实施例中，衬底101为石英、熔融石英、玻璃或其它适合材料。在一些实施例中，预定电磁辐射为紫外线(UV)、激光、可见光、x射线、极紫外线(EUV)、深紫外线(DUV)、离子束、电子束等等。在一些实施例中，预定电磁辐射具有365nm、248nm或193nm的波长。衬底101具有呈圆形、四边形、矩形、正方形或其它适合形状的俯视剖面(从半导体结构100的俯视视图看的一剖面，如图1中所展示)。

第一掩模层102安置于衬底101上。在一些实施例中，第一掩模层102安置于衬底101的前侧101a上。第一掩模层102至少部分透射预定电磁辐射。在一些实施例中，预定电磁辐射为紫外线(UV)、激光、可见光、x射线、极紫外线(EUV)、深紫外线(DUV)、离子束、电子束等等。在一些实施例中，约5％到约20％的预定电磁辐射可穿透第一掩模层102。在一些实施例中，约6％到约15％的预定电磁辐射可穿透第一掩模层102。在一些实施例中，第一掩模层102包含钼硅(MoSi)。

在投射预定电磁辐射穿过第一掩模层102及衬底101之后，穿过第一掩模层102的预定电磁辐射的相位相对于穿过衬底101的预定电磁辐射的相位位移180°。在一些实施例中，第一掩模层102具有一厚度，使得特定量预定电磁辐射可穿过第一掩模层102或特定量预定电磁辐射由第一掩模层102阻挡。在一些实施例中，第一掩模层102具有厚度，使得在投射预定电磁辐射穿过第一掩模层102及衬底101之后，穿过第一掩模层102的预定电磁辐射的相位相对于穿过衬底101的预定电磁辐射的相位位移180°。

第一掩模层102包含延伸穿过第一掩模层102的若干第一凹槽102a。衬底101的前侧101a的一部分由第一凹槽102a暴露。在一些实施例中，预定电磁辐射可穿过第一凹槽102a。第一凹槽102a可由预定电磁辐射投射于半导电衬底或晶片上。第一凹槽102a的各者为电路特征件的图像。在一些实施例中，第一凹槽102a为迹线、通路、接点、插塞、沟槽等等的图像。在一些实施例中，第一凹槽102a延伸到衬底101。第一凹槽102a具有呈四边形、矩形、多边形或其它适合形状的俯视剖面(从半导体结构100的俯视视图看的一剖面，如图1中所展示)。在一些实施例中，第一凹槽102a-1及102a-2大体上彼此不同。在一些实施例中，第一凹槽102a-1及102a-2为不同电路特征件。在一些实施例中，第一凹槽102a-1及102a-2经配置以使电路特征件形成于半导电衬底或晶片的不同层上。半导体结构100包含若干区域110。在一些实施例中，半导体结构100包含两个不同区域110a及110b。各区域110包含各种形状及大小的第一凹槽102a。为简化描述，图中仅展示各区域110的一个第一凹槽102a。

第二掩模层103安置于第一掩模层102上。在一些实施例中，第二掩模层103与第一掩模层102接触。第二掩模层103不透射预定电磁辐射。在一些实施例中，预定电磁辐射为紫外线(UV)、激光、可见光、x射线、极紫外线(EUV)、深紫外线(DUV)、离子束、电子束等等。在一些实施例中，约100％的预定电磁辐射由第二掩模层103吸收或阻挡。在一些实施例中，第二掩模层103包含铬(Cr)。

在一些实施例中，第二掩模层103为包围若干区域110的边界层。第二掩模层103包含延伸穿过第二掩模层103的若干第二凹槽103a。在一些实施例中，第二凹槽103a对应地安置于第一凹槽102a上。衬底101的前侧101a的一部分由第二凹槽103a暴露。各区域110包含第二凹槽103a。在一些实施例中，预定电磁辐射可穿过第二凹槽103a。在一些实施例中，第一凹槽102a与第二凹槽103耦合。在一些实施例中，第一掩模层102的至少一部分由第二凹槽103a暴露。第二凹槽103a具有呈四边形、矩形、多边形或其它适合形状的俯视剖面(从半导体结构100的俯视视图看的剖面，如图1中所展示)。

第二凹槽103a的宽度W1大体上大于第一凹槽102a的宽度W3。在一些实施例中，第二凹槽103a的宽度W1大体上彼此相同。在一些实施例中，第二凹槽103a的形状大体上彼此相同。在一些实施例中，第二凹槽103a的宽度W1为约5mm到约15mm。在一些实施例中，第二凹槽103a的宽度W1为约8mm到约10mm。

第二掩模层103的至少一部分安置于第二凹槽103a的两者之间。例如，第二掩模层103的一部分安置于第二凹槽103a-1与103a-2之间。第二凹槽103a的各者由第二掩模层103包围或围封。在一些实施例中，第一掩模层102的至少一部分安置于第一凹槽102a的两者之间，且第二掩模层103的部分安置于第一掩模层102的部分上。在一些实施例中，第二凹槽103a-1与103a-2之间所安置的第二掩模层103的部分安置于第一凹槽102a-1与102a-2之间所安置的第一掩模层102的部分上。

在一些实施例中，第二掩模层的部分的宽度W2与第二凹槽103a的宽度W1的比率大体上大于或等于0.001。在一些实施例中，包围各第二凹槽103a的第二掩模层103的宽度W2大体上一致。在一些实施例中，第二掩模层103的宽度W2为约50um到约70um。在一些实施例中，第二掩模层103的宽度W2为约60um。

图3为根据本揭露的各种实施例的半导体结构200的示意性俯视图，且图4为沿图3中的BB'的半导体结构200的示意性剖面图。半导体结构200为包含衬底101、第一掩模层102及第二掩模层103(其配置类似于上文所描述或图1或2中所绘示的配置)的光掩模。

半导体结构200界定有若干区域110。在一些实施例中，半导体结构200界定有4个区域110a、110b、110c及110d。各区域110包含各种形状及大小的第一凹槽102a。为简化描述，图中仅展示各区域110的一个第一凹槽102a。在一些实施例中，第一掩模层102包含4个第一凹槽102a-1、102a-2、102a-3及102a-4，且第二掩模层103包含4个第二凹槽103a-1、103a-2、103a-3及103a-4。第一凹槽102a-1、102a-2、102a-3及102a-4的各者为电路特征件的图像。在一些实施例中，第一凹槽102a-1、102a-2、102a-3及102a-4大体上彼此不同。例如，第一凹槽102a-1、102a-2、102a-3及102a-4为4个不同电路特征件。在一些实施例中，第一凹槽102a-1、102a-2、102a-3及102a-4可由预定电磁辐射投射于半导电衬底或晶片上。在一些实施例中，第一凹槽102a-1、102a-2、102a-3及102a-4经配置以使电路特征件形成于半导电衬底或晶片的不同层上。

在一些实施例中，第二凹槽103a-1、103a-2、103a-3及103a-4的各者包围对应第一凹槽102a-1、102a-2、102a-3及102a-4。在一些实施例中，各区域110由第二掩模层103包围或围封。

图5为根据本揭露的各种实施例的半导体结构300的示意性俯视图，且图6为沿图5中的CC'的半导体结构300的示意性剖面图。在一些实施例中，半导体结构300为包含衬底101、第一掩模层102及第二掩模层103(其配置类似于上文所描述或图1或2中所绘示的配置)的光掩模。

半导体结构300界定有若干区域110。在一些实施例中，半导体结构300界定有9个区域110a、110b、110c、110d、110e、110f、110g、110h及110i。各区域110包含各种形状及大小的第一凹槽102a。为简化描述，图中仅展示各区域110的一个第一凹槽102a。在一些实施例中，第一掩模层102包含9个第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9，且第二掩模层103包含9个第二凹槽103a-1、103a-2、103a-3、103a-4、103a-5、103a-6、103a-7、103a-8及103a-9。在一些实施例中，第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9的各者为电路特征件的图像。在一些实施例中，第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9大体上彼此不同。例如，第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9为9个不同电路特征件。第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9经配置以使电路图案、电组件或电路特征件形成于半导电衬底或晶片的不同层上。

第二凹槽103a-1、103a-2、103a-3、103a-4、103a-5、103a-6、103a-7、103a-8及103a-9的各者包含电路特征件的图像。第二凹槽103a-1、103a-2、103a-3、103a-4、103a-5、103a-6、103a-7、103a-8及103a-9经配置以使电路特征件的图像形成于半导电衬底或晶片的不同层上。例如，第二凹槽103a-1、103a-2、103a-3、103a-4、103a-5、103a-6、103a-7、103a-8及103a-9经配置以使电路特征件的图像形成于半导电衬底或晶片的9个不同层上。

在一些实施例中，第二凹槽103a-1、103a-2、103a-3、103a-4、103a-5、103a-6、103a-7、103a-8及103a-9的各者包围对应第一凹槽102a-1、102a-2、102a-3、102a-4、102a-5、102a-6、102a-7、102a-8及102a-9。在一些实施例中，各区域110由第二掩模层103包围或围封。

在本揭露中，还揭露制造半导体结构100、200或300的方法。在一些实施例中，半导体结构100、200或300由方法400形成。方法400包含若干操作且描述及绘示不应被视为对操作顺序有限制。图7为制造半导体结构100、200或300的方法400的实施例。方法400包含若干操作(401、402、403、404、405、406、407、408、409、410及411)。

在操作401中，提供或接收衬底101，如图7A中所展示。衬底101透射预定电磁辐射。在一些实施例中，衬底101包含前侧101a及与前侧101a对置的后侧101b。在一些实施例中，预定电磁辐射可从前侧101a透射到后侧101b或从后侧101b透射到前侧101a。在一些实施例中，衬底101包含石英、熔融石英、玻璃或其它适合材料。在一些实施例中，预定电磁辐射为紫外线(UV)、激光、可见光、x射线、极紫外线(EUV)、深紫外线(DUV)、离子束、电子束等等。在一些实施例中，衬底101的配置类似于上文所描述或图1到6中所绘示的配置。

在操作402中，将第一掩模层102安置于衬底101上，如图7B中所展示。第一掩模层102安置于衬底101的前侧101a上。第一掩模层102至少部分透射预定电磁辐射。在一些实施例中，第一掩模层102包含钼硅(MoSi)。在一些实施例中，通过旋涂、溅镀、化学气相沉积(CVD)或任何其它适合操作来安置第一掩模层102。在一些实施例中，第一掩模层102的配置类似于上文所描述或图1到6中所绘示的配置。

在操作403中，将第一光刻胶层104安置于第一掩模层102上，如图7C中所展示。第一光刻胶层104涂布于第一掩模层102上。第一光刻胶层104为具有取决于电磁辐射的暴露的化学性质的光敏材料。在一些实施例中，第一光刻胶层104对例如紫外线(UV)的电磁辐射敏感，使得第一光刻胶层104的化学性质在暴露于电磁辐射之后改变。在一些实施例中，通过旋涂或任何其它适合操作来将第一光刻胶层104安置于第一掩模层102上。

在操作404中，图案化第一光刻胶层104以形成若干第一开口104a，如图7D中所展示。通过去除第一光刻胶层104的部分来图案化第一光刻胶层104。在一些实施例中，第一光刻胶层104的部分暴露于电磁辐射，且暴露部分可由显影剂溶液溶解，而未暴露部分不会被显影剂溶液溶解。在去除第一光刻胶层104的暴露部分之后图案化第一光刻胶层104。在一些实施例中，在去除第一光刻胶层104的暴露部分之后形成第一开口104a。在一些实施例中，第一掩模层102的一些部分由第一光刻胶层104的第一开口104a暴露。

在操作405中，去除由第一光刻胶层104暴露的第一掩模层102的部分以形成若干第一凹槽102a，如图7E中所展示。第一开口104a分别对应于第一凹槽102a。在一些实施例中，第一凹槽102a延伸穿过第一掩模层102。在一些实施例中，通过例如等离子体蚀刻、各向异性干式蚀刻、反应性离子蚀刻(RIE)、干式蚀刻等等的适合蚀刻操作来去除由第一光刻胶层104暴露的第一掩模层102的部分。

在操作406中，去除第一光刻胶层104，如图7F中所展示。在一些实施例中，通过例如化学溶剂清除、等离子体灰化、干式剥除及/或其类似者的适合光刻胶层剥除技术来去除第一光刻胶层104。

在操作407中，将第二掩模层103安置于第一掩模层102上，如图7G中所展示。第二掩模层103不透射预定电磁辐射。在一些实施例中，第二掩模层103包含铬(Cr)。在一些实施例中，通过旋涂、溅镀、化学气相沉积(CVD)、物理气相沉积(PVD)或任何其它适合操作来安置第二掩模层103。在一些实施例中，第二掩模层103的配置类似于上文所描述或图1到6中所绘示的配置。

在操作408中，将第二光刻胶层105安置于第二掩模层103上，如图7H中所展示。第二光刻胶层105涂布于第二掩模层103上。第二光刻胶层105为具有取决于电磁辐射的暴露的化学性质的光敏材料。在一些实施例中，第二光刻胶层105对例如紫外线(UV)的电磁辐射敏感，使得第二光刻胶层105的化学性质在暴露于电磁辐射之后改变。在一些实施例中，通过旋涂或任何其它适合操作来将第二光刻胶层105安置于第二掩模层103上。

在操作409中，图案化第二光刻胶层105以形成若干第二开口105a，如图7I中所展示。通过去除第二光刻胶层105的部分来图案化第二光刻胶层105。在一些实施例中，第二光刻胶层105的一些部分暴露于电磁辐射，且暴露部分可由显影剂溶液溶解，而未暴露部分不会被显影剂溶液溶解。在一些实施例中，在去除第二光刻胶层105的暴露部分之后图案化第二光刻胶层105。在去除第二光刻胶层105的暴露部分之后形成第二开口105a。第二掩模层103的一些部分由第二光刻胶层105的第二开口105a暴露。在一些实施例中，第二光刻胶层105的第二开口105a大体上大于第一光刻胶层104的第一开口104a。

在图案化第二光刻胶层105之后，第二光刻胶层105的至少一部分安置于第二开口105a的两者之间。在一些实施例中，第二开口105a的一者的宽度W4为约5mm到约15mm。在一些实施例中，宽度W4为约8mm到约10mm。在一些实施例中，安置于第二开口105a的两者之间的第二光刻胶层105的一部分的宽度W5为约50um到约70um。在一些实施例中，宽度W5为约60um。在一些实施例中，安置于第二开口105a的两者之间的第二光刻胶层105的宽度W5与第二开口105a的一者的宽度W4的比率大体上大于或等于0.001。

在操作410中，去除由第二光刻胶层105暴露的第二掩模层103的部分以形成若干第二凹槽103a，如图7J及7K中所展示。第二开口105a分别对应于第二凹槽103a。第二掩模层103界定有若干区域110。各区域110包含第一凹槽102a的至少一者。在一些实施例中，第二掩模层103为边界层。在一些实施例中，逐一形成第二凹槽103a。例如，首先去除第二掩模层103的左部分以形成第二凹槽103a的一者(如图7J中所展示)，且接着去除第二掩模层的右部分以形成第二凹槽103a的另一者(如图7K中所展示)。在一些实施例中，第二凹槽103a延伸穿过第二掩模层103。在一些实施例中，通过例如湿式蚀刻、等离子体蚀刻、各向异性干式蚀刻、反应性离子蚀刻(RIE)、干式蚀刻等等的适合蚀刻操作来去除由第二光刻胶层105暴露的第二掩模层103的部分。

在操作411中，去除第二光刻胶层105，如图7L中所展示。在一些实施例中，通过例如化学溶剂清除、等离子体灰化、干式剥除及/或其类似者的适合光刻胶层剥除技术来去除第二光刻胶层105。在一些实施例中，形成图1到6中所展示的半导体结构100、200或300。在一些实施例中，半导体结构100、200或300为经配置用于光刻操作的多层掩模(MLM)。

在本揭露中，还揭露制造半导体结构的方法。在一些实施例中，半导体结构由方法500形成。方法500包含若干操作且描述及绘示不应被视为对操作顺序有限制。图8为制造半导体结构的方法500的实施例。方法500包含若干操作(501、502、503、504及505)。

在操作501中，形成或提供光掩模100，如图8A中所展示。在一些实施例中，光掩模100由上述方法400形成。光掩模100包含第一衬底101、第一掩模层102及第二掩模层103。光掩模100界定有若干区域110。第一掩模层102包含若干第一凹槽102a，且第二掩模层103包含若干第二凹槽103a。在一些实施例中，第一凹槽102a-1及102a-2为不同电路特征件。在一些实施例中，第一凹槽102a-1及102a-2可由预定电磁辐射投射于半导电衬底或晶片上。第一凹槽102a-1及102a-2经配置以使电路特征件形成于半导电衬底或晶片的不同层上。第二掩模层103的至少一部分安置于第二凹槽103a的两者之间。在一些实施例中，光掩模100具有类似于上文所描述及图1到6中所展示的半导体结构100、200或300的配置。

在操作502中，提供或接收第二衬底106，如图8B中所展示。第二衬底106包含例如硅或其它适合材料的半导电材料。第二衬底106为晶片。在一些实施例中，第二衬底106为硅衬底或硅晶片。在一些实施例中，第二衬底106包含玻璃或陶瓷。在一些实施例中，第二衬底106为玻璃衬底。

在操作503中，将第三光刻胶层107安置于第二衬底106上，如图8C中所展示。第三光刻胶层107为具有取决于电磁辐射的暴露的化学性质的光敏材料。在一些实施例中，第三光刻胶层107对例如紫外线(UV)的电磁辐射敏感，使得第三光刻胶层107的化学性质在暴露于电磁辐射之后改变。在一些实施例中，通过旋涂或任何其它适合操作来将第三光刻胶层107安置于第二衬底106上。

在操作504中，投射预定电磁辐射穿过光掩模100而朝向第三光刻胶层107以图案化第三光刻胶层107，如图8D中所展示。第二掩模层103的第二凹槽103a-1与第三光刻胶层107的预定位置对准。预定电磁辐射从射源108辐射。在一些实施例中，预定电磁辐射为紫外线(UV)、激光、可见光、x射线、极紫外线(EUV)、深紫外线(DUV)、离子束、电子束等等。在一些实施例中，第一掩模层102至少部分透射预定电磁辐射，第二掩模层103不透射预定电磁辐射。

预定电磁辐射可穿过第一衬底101及第一凹槽102a而到第三光刻胶层107，使得第一凹槽102a的图像可投射于第三光刻胶层107上以图案化第三光刻胶层107。在投射预定电磁辐射之后，穿过第一掩模层102的预定电磁辐射的相位相对于穿过第一衬底101的预定电磁辐射的相位位移180°以提高或改进投射于第三光刻胶层107上的第一凹槽102a的图像的质量。

在一些实施例中，光掩模100或第一凹槽102a-1与第三光刻胶层107或第二衬底106对准，使得第一凹槽102a-1的图像可投射于第三光刻胶层107的预定位置上。通过去除第三光刻胶层107的部分来图案化第三光刻胶层107。在一些实施例中，第三光刻胶层107的一些部分暴露于预定电磁辐射，且暴露部分可由显影剂溶液溶解，而未暴露部分不会被显影剂溶液溶解。在去除第三光刻胶层107的暴露部分之后图案化第三光刻胶层107。

在操作505中，去除由第三光刻胶层107暴露的第二衬底106的部分，如图8E中所展示。由第三光刻胶层107暴露的第二衬底106的部分分别对应于第一凹槽102a。在一些实施例中，去除对应于第一凹槽102a-1的第二衬底106的部分，使得对应于第一凹槽102a-1的电路特征件形成于第二衬底106的第一层上。在一些实施例中，在使第一凹槽102a-1形成于第二衬底106上之后去除第三光刻胶层107，如图8F中所展示。

在一些实施例中，在使第一凹槽102a-1形成于第二衬底106的第一层上之后，使第一凹槽102a-2形成于第二衬底106的第二层上，如图8G到8J中所展示。在一些实施例中，将第四光刻胶层109安置于第二衬底106上，如图8G中所展示。在一些实施例中，第四光刻胶层109具有类似于第三光刻胶层107的配置。

在一些实施例中，在使第一凹槽102a-1形成于第二衬底106的第一层上之后，移动光掩模100以将第一凹槽102a-2的图像投射于第四光刻胶层109上以使对应于第一凹槽102a-2的电路特征件形成于第二衬底106的第二层上，如图8H中所展示。在一些实施例中，光掩模100经移动使得第二掩模层103的第二凹槽103a-2与第二衬底106的预定位置对准。在一些实施例中，在投射预定电磁辐射穿过光掩模100之后，由预定电磁辐射加热第二凹槽103a-1及103a-2。在一些实施例中，第二凹槽103a-1的热膨胀大体上相同于第二凹槽103a-2的热膨胀，因为第二掩模层103包围第二凹槽103a-1及103a-2两者。在一些实施例中，第二凹槽103a-1的位置(如图8D中所展示)与第二凹槽103a-2的位置(如图8H中所展示)垂直对准。在一些实施例中，射源108辐射预定电磁辐射穿过第二凹槽103a-2而朝向第四光刻胶层109以将第一凹槽102a-2投射于第四光刻胶层109上。在一些实施例中，通过去除暴露于预定电磁辐射的第四光刻胶层109的一部分来图案化第四光刻胶层109。

在一些实施例中，去除由第四光刻胶层109暴露的第二衬底106的一部分，如图8I中所展示。在一些实施例中，第一凹槽102a-2形成于第二衬底106的第二层上。在一些实施例中，在形成第一凹槽102a-2之后去除第四光刻胶层109。

在本揭露中，揭露一种半导体结构。所述半导体结构包含：衬底；第一掩模层，其安置于所述衬底上且包含延伸穿过所述第一掩模层的多个第一凹槽；及第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽。所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。因而，界定于所述半导体结构上的各区域由所述第二掩模层包围，且在光刻操作之后，围绕各区域的热应力大体上一致。因此，改进所述半导体结构的区域之间的对准，且还改进通过所述半导体结构来使电路特征件形成于半导电衬底或晶片上的质量。

在一些实施例中，一种制造半导体结构的方法包含：提供掩模，所述掩模包含：第一衬底；第一掩模层，其安置于所述第一衬底上，包含延伸穿过所述第一掩模层的多个第一凹槽；第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽；提供第二衬底，所述第二衬底包含安置于所述第二衬底上的光刻胶层；及投射预定电磁辐射穿过所述掩模而朝向所述光刻胶层，其中所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。

在一些实施例中，所述第一掩模层的至少一部分安置于所述多个第一凹槽的两者之间，且所述第二掩模层的所述部分安置于所述第一掩模层的所述部分上。在一些实施例中，所述第二掩模层的所述部分的宽度与所述多个第二凹槽的一者的宽度的比率大体上大于或等于0.001。在一些实施例中，所述多个第二凹槽的一者的宽度大体上大于所述多个第一凹槽的一者的宽度。在一些实施例中，所述多个第二凹槽的一者的宽度为约5mm到约15mm。在一些实施例中，安置于所述多个第二凹槽的两者之间的所述第二掩模层的所述部分的宽度为50um到约70um。

在一些实施例中，所述第一掩模层包含钼硅(MoSi)。在一些实施例中，所述第二掩模层包含铬(Cr)。在一些实施例中，所述衬底透射所述预定电磁辐射。在一些实施例中，所述衬底包含石英。在一些实施例中，约5％到约20％的所述预定电磁辐射可穿透所述第一掩模层。在一些实施例中，所述预定电磁辐射为紫外线(UV)或激光。

在一些实施例中，一种制造半导体结构的方法包含：提供衬底；将第一掩模层安置于所述衬底上；将第一光刻胶层安置于所述第一掩模层上；图案化所述第一光刻胶层以形成多个第一开口；去除由所述第一光刻胶层暴露的所述第一掩模层的部分以形成延伸穿过所述第一掩模层的多个第一凹槽；去除所述第一光刻胶层；将第二掩模层安置于所述第一掩模层上；将第二光刻胶层安置于所述第二掩模层上；图案化所述第二光刻胶层以形成多个第二开口；去除由所述第二光刻胶层暴露的所述第二掩模层的部分以使多个区域形成于所述衬底上；及去除所述第二光刻胶层，其中所述多个区域的各者包含所述多个第一凹槽的至少一者，所述第一掩模层至少部分透射预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且在图案化所述第二光刻胶层之后，所述第二光刻胶层的至少一部分安置于所述多个第二开口的两者之间。

在一些实施例中，图案化所述第一光刻胶层包含去除所述第一光刻胶层的部分，或图案化所述第二光刻胶层包含去除所述第二光刻胶层的部分。在一些实施例中，所述多个第二开口的一者的宽度为约5mm到约15mm。在一些实施例中，安置于所述多个第二开口的两者之间的所述第二光刻胶层的一部分的宽度与所述多个第二开口的一者的宽度的比率大体上大于或等于0.001。在一些实施例中，所述多个第二开口的一者大体上大于所述多个第一开口的一者。

在一些实施例中，一种制造半导体结构的方法包含：形成光掩模，其包含：提供第一衬底；使第一掩模层形成于所述第一衬底上，其中所述第一掩模层包含延伸穿过所述第一层的多个第一凹槽；使第二掩模层形成于所述第一掩模层上，其中所述第二掩模层包含所述第一衬底上的多个区域；提供第二衬底；将光刻胶层安置于所述第二衬底上；投射预定电磁辐射穿过所述光掩模而朝向所述光刻胶层以图案化所述光刻胶层；及去除由所述光刻胶层暴露的所述第二衬底的部分，其中所述多个区域的各者包含所述多个第一凹槽的至少一者，所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个区域的两者之间。

在一些实施例中，在投射所述预定电磁辐射之后，穿过所述第一掩模层的所述预定电磁辐射的相位相对于穿过所述第一衬底的所述预定电磁辐射的相位位移180°。在一些实施例中，由所述光刻胶层暴露的所述第二衬底的所述部分分别对应于所述多个第一凹槽。

上文已概述若干实施例的特征，使得本领域的技术人员可最好地理解本揭露的方面。本领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施相同目的及/或实现本文所引入的实施例的相同优点的其它程序及结构的基础。本领域的技术人员还应认识到，这些等效构造不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、取代及更改。

符号说明

100 半导体结构/光掩模

101 衬底

101a 前侧

101b 后侧

102 第一掩模层

102a 第一凹槽

102a-1 第一凹槽

102a-2 第一凹槽

102a-3 第一凹槽

102a-4 第一凹槽

102a-5 第一凹槽

102a-6 第一凹槽

102a-7 第一凹槽

102a-8 第一凹槽

102a-9 第一凹槽

103 第二掩模层

103a 第二凹槽

103a-1 第二凹槽

103a-2 第二凹槽

103a-3 第二凹槽

103a-4 第二凹槽

103a-5 第二凹槽

103a-6 第二凹槽

103a-7 第二凹槽

103a-8 第二凹槽

103a-9 第二凹槽

104 第一光刻胶层

104a 第一开口

105 第二光刻胶层

105a 第二开口

106 第二衬底

107 第三光刻胶层

108 射源

109 第四光刻胶层

110 区域

110a 区域

110b 区域

110c 区域

110d 区域

110e 区域

110f 区域

110g 区域

110h 区域

110i 区域

200 半导体结构

300 半导体结构

400 方法

401 操作

402 操作

403 操作

404 操作

405 操作

406 操作

407 操作

408 操作

409 操作

410 操作

411 操作

500 方法

501 操作

502 操作

503 操作

504 操作

505 操作

W1 宽度

W2 宽度

W3 宽度

W4 宽度

W5 宽度。

Claims (1)

1.一种制造半导体结构的方法，其包括：

提供掩模，所述掩模包含：

第一衬底；

第一掩模层，其安置于所述第一衬底上，所述第一掩模层包含延伸穿过所述第一掩模层的多个第一凹槽；

第二掩模层，其安置于所述第一掩模层上且包含延伸穿过所述第二掩模层的多个第二凹槽；

提供第二衬底，所述第二衬底包含安置于所述第二衬底上的光刻胶层；及

投射预定电磁辐射穿过所述掩模而朝向所述光刻胶层，

其中所述第一掩模层至少部分透射所述预定电磁辐射，所述第二掩模层不透射所述预定电磁辐射，且所述第二掩模层的至少一部分安置于所述多个第二凹槽的两者之间。

Images