CN110928082A - 一种阵列基板和显示面板 - Google Patents
一种阵列基板和显示面板 Download PDFInfo
- Publication number
- CN110928082A CN110928082A CN201911059737.XA CN201911059737A CN110928082A CN 110928082 A CN110928082 A CN 110928082A CN 201911059737 A CN201911059737 A CN 201911059737A CN 110928082 A CN110928082 A CN 110928082A
- Authority
- CN
- China
- Prior art keywords
- array substrate
- capacitor
- gate
- trace
- level signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
本发明揭露一种阵列基板和显示面板,通过在栅极走线起始端或在栅极走线首尾两端放置电容,新增的电容位于栅极走线与低电平信号走线的交叠位置,从而可以减小栅极走线受其它信号耦合的程度并抑制噪声信号进入GOA电路,预防GOA级传失效导致的显示横纹。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种可以预防GOA级传失效的阵列基板和显示面板。
背景技术
GOA(Gate On Array,阵列基板行驱动)电路是利用显示装置的阵列基板制程,将栅极驱动电路制作在阵列(Array)基板上。由于GOA电路代替了外接芯片,从而可减少显示装置的制作程序,降低成本;同时,可以节省栅极芯片,提高显示装置的集成度。GOA电路广泛应用于中小尺寸TFT-LCD和OLED显示屏,可根据器件类型分为COMS GOA和NMOS GOA两种。由于NOMS制程成本较低,NMOS GOA的应用更加普遍,NMOS GOA靠电容保持级传信号电压。
在GOA显示技术中,GOA电路由多个GOA单元级联而成,每个GOA单元通过一栅极(Gate)走线逐行送出扫描信号至显示面板,以逐行地开启位于显示面板的阵列基板上的薄膜晶体管,藉此来驱动显示面板的像素(pixel)单元显示灰阶。
请参阅图1,现有阵列基板栅极走线示意图。所述阵列基板包括一边框(border)区101以及一显示(AA)区102。一GOA电路11设置于所述阵列基板上,并对应所述边框区101;所述GOA电路11包括级联的多个GOA单元111,多个GOA单元111之间通过相应的GOA走线112级联。多个像素单元12对应所述显示区102,每个像素单元12受一个薄膜晶体管(Thin FilmTransistor,简称TFT)(未示于图中)的控制,同一行像素单元12对应的TFT的栅极连接至沿水平方向延伸的一栅极走线13(用于传递扫描信号,又称扫描线),同一列像素单元12对应的TFT的漏极连接至沿垂直方向延伸的一数据线(Data line)(未示于图中),每一TFT的源极连接至一对应的像素电极(未示于图中);所述栅极走线13并与对应的所述GOA单元11的输出端直接相连。如果在水平方向的某一栅极走线13上施加足够的正电压,则会使得连接在该条栅极走线13上的所有TFT打开,将数据线上所加载的数据信号电压写入像素电极中,从而驱动显示面板的像素单元12显示灰阶。
在对应所述边框区101且靠近所述显示区102,还设置有沿竖直方向延伸的低电平信号(VGL)走线15;其中,所述栅极走线13位于所述阵列基板的栅极金属膜层(GE),所述低电平信号走线15位于所述阵列基板的源/漏极金属膜层(SD)。
由于NMOS GOA靠电容保持级传信号电压,当该电压受外界影响电压减小,会导致GOA级传失效。另外栅极走线会受到数据线(Data line)、像素(pixel)电极、触控(TP)电极上信号的耦合(couple),产生噪声信号,这样的噪声信号会改变NMOS GOA电容上的级传信号电压,造成显示屏出现显示横纹。
因此,需要对现有阵列基板栅极走线进行改进,以减小栅极走线受其它信号耦合的程度,并抑制噪声信号进入GOA电路,预防GOA级传失效及其导致的显示横纹。
发明内容
本发明的目的在于,针对目前阵列基板栅极走线存在的问题,提供一种阵列基板和显示面板,可以减小栅极走线受其它信号耦合的程度,并抑制噪声信号进入GOA电路,预防GOA级传失效及其导致的显示横纹。
为实现上述目的,本发明提供了一种阵列基板,所述阵列基板包括:一显示区,以及一边框区;所述阵列基板还包括:一GOA电路,设置于所述边框区,所述GOA电路包括级联的多个GOA单元;多个像素单元,设置于所述显示区,每一所述像素单元受控于一薄膜晶体管;多条沿水平方向延伸并贯穿所述显示区的栅极走线,所述栅极走线的起始端与一对应的GOA单元的输出端相连,用于控制对应一行薄膜晶体管的开启/关闭;以及多个第一电容,每一所述第一电容对应设置于一所述栅极走线的起始端与对应的GOA单元的输出端之间。
为实现上述目的,本发明还提供了一种显示面板,包括一阵列基板,所述阵列基板采用本发明所述的阵列基板。
本发明的优点在于:本发明通过在栅极走线起始端或在栅极走线首尾两端放置电容,新增的电容位于栅极走线与低电平信号走线的交叠位置,从而可以减小栅极走线受其它信号耦合的程度并抑制噪声信号进入GOA电路,预防GOA级传失效导致的显示横纹。且新增的电容的容值大小可以通过仿真预先确定,标准是栅极走线起始端或首尾两端放置电容后,像素单元充电率仍可满足需求且不存在错充。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1,现有阵列基板栅极走线示意图;
图2,本发明阵列基板栅极走线第一实施例的示意图;
图3,本发明新增电容第一实施例的膜层结构示意图;
图4,本发明新增电容第二实施例的膜层结构示意图;
图5,本发明阵列基板栅极走线第二实施例的示意图;
图6,本发明显示面板一实施例的示意图。
具体实施方式
下面详细描述本发明的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本发明的说明书和权利要求书以及附图中的术语“第一”“第二”“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情况下可以互换。此外,术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排它的包含。本发明所提到的方向用语,例如:上、下、左、右、前、后、内、外、侧面等,仅是参考附图的方向。以下通过参考附图描述的实施方式及使用的方向用语是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其它工艺的应用和/或其它材料的使用。
本发明可以预防GOA级传失效的阵列基板,在栅极(Gate)走线起始端或在栅极走线首尾两端放置电容,新增的电容位于栅极走线与低电平信号(VGL)走线的交叠位置,从而可以减小栅极走线受其它信号耦合的程度并抑制噪声信号进入GOA电路,预防GOA级传失效导致的显示横纹。其中,栅极走线形成于栅极金属膜层(GE),VGL走线形成于源/漏极金属膜层(SD),GE层与SD层之间设置有层间介电绝缘层(ILD),新增的电容可以由GE层、ILD层及SD层的重叠部分组成;GE层下还设置有栅极绝缘层(GI)以及有源层(Poly),SD层与Poly层之间设置有通孔以连通两层,新增的电容可以由Poly层、GI层、GE层、ILD层及SD层的重叠部分组成。新增的电容的容值为一预设值,其大小可以通过仿真确定,标准是栅极走线起始端或首尾两端放置电容后,像素单元充电率仍可满足需求且不存在错充。
请一并参阅图2-图4,其中,图2为本发明阵列基板栅极走线第一实施例的示意图,图3为本发明新增电容第一实施例的膜层结构示意图,图4为本发明新增电容第二实施例的膜层结构示意图。本实施例所述阵列基板,在栅极走线的起始端与相应GOA单元的输出端之间新增一电容,该新增电容位于Gate走线与VGL走线的交叠位置。
具体的,所述阵列基板包括:一边框区201,以及一显示区202,所述边框区201围绕所述显示区202。所述阵列基板还包括:一GOA电路21,多个像素单元22,多条栅极走线23以及多个第一电容24。
所述GOA电路21设置于所述边框区201,所述GOA电路21包括级联的多个GOA单元211,其中,多个GOA单元211之间通过相应的GOA走线212级联;所述级联的多个GOA单元211可以位于所述边框区201的同一侧,或分别位于所述边框区201的相对的两侧。
所述多个像素单元22设置于所述显示区202,每一所述像素单元22受控于一薄膜晶体管(未示于图中);同一行像素单元22对应的TFT的栅极连接至沿水平方向延伸的一栅极走线23(用于传递扫描信号,又称扫描线),同一列像素单元22对应的TFT的漏极连接至沿垂直方向延伸的一数据线(Data line)(未示于图中),每一TFT的源极连接至一对应的像素电极(未示于图中),
所述多条栅极走线23沿水平方向延伸并贯穿所述显示区202,所述栅极走线23的起始端与一对应的GOA单元211的输出端相连,用于控制对应一行薄膜晶体管的开启/关闭。如果在水平方向的某一栅极走线23上施加足够的正电压,则会使得连接在该条栅极走线23上的所有TFT打开,将相应数据线上所加载的数据信号电压写入相应像素电极中,从而驱动显示面板的相应像素单元22显示灰阶。
每一所述第一电容24对应设置于一所述栅极走线23的起始端与对应的GOA单元211的输出端之间,以减小所述栅极走线受其它信号耦合的程度,并抑制噪声信号进入所述GOA单元211,从而有效预防GOA级传失效导致的显示横纹。
进一步的实施例中,所述第一电容24设置于所述边框区201且靠近所述显示区202。
进一步的实施例中,所述阵列基板还包括:沿竖直方向延伸的一第一低电平信号走线25,设置于所述边框区201且与所述栅极走线23的起始端同侧并靠近所述显示区202;其中,在俯视视角下,所述第一低电平信号走线25的投影与所述栅极走线23的起始部分存在部分重叠形成一第一重叠区域203,所述第一电容24形成于所述第一重叠区域203。所述第一重叠区域203位于所述边框区201且靠近所述显示区202。
进一步的实施例中,所述阵列基板还包括:一栅极金属膜层(GE)31;一层间介电绝缘层(ILD)32,形成于所述栅极金属膜层31上;以及至少一源/漏极金属膜层(SD)33,形成于所述层间介电绝缘层32上,如图3中左侧所示膜层结构剖视图。所述栅极金属膜层31包括所述栅极走线23,所述源/漏极金属膜层33包括所述第一低电平信号走线25;其中,所述栅极走线23的对应所述第一重叠区域203的部分同时作为所述第一电容24的第一极板,所述层间介电绝缘层32的对应所述第一重叠区域203的部分同时作为所述第一电容24的绝缘层,所述第一低电平信号走线25的对应所述第一重叠区域203的部分同时作为所述第一电容24的第二极板,如图3中右侧所示膜层结构俯视图。即,所述第一电容24可以由GE层31、ILD层32及SD层33的重叠部分组成;而所述第一电容24的容值为一预设值,其大小可以通过仿真预先确定,标准是所述栅极走线23起始端增设所述第一电容24后,相应像素单元22的充电率仍可满足需求且不存在错充。可根据需要设计GE层31、ILD层32及SD层33的重叠部分的大小,进而调整所述第一电容24的容值。
进一步的实施例中,所述阵列基板还包括:一有源层(Poly)41;一栅极绝缘层(GI)42,形成于所述有源层41上;一栅极金属膜层(GE)43,形成于所述栅极绝缘层42上;一层间介电绝缘层(ILD)44,形成于所述栅极金属膜层43上;以及至少一源/漏极金属膜层(SD)45,形成于所述层间介电绝缘层44上,且SD层45与Poly层41之间设置有通孔49以连通两层,如图4中左侧所示膜层结构剖视图。所述栅极金属膜层43包括所述栅极走线23,所述源/漏极金属膜层45包括所述第一低电平信号走线25,且所述第一低电平信号走线25通过通孔49与所述有源层41相连;所述栅极走线23的对应所述第一重叠区域203的部分构成所述第一电容24的第一极板,所述层间介电绝缘层44和所述栅极绝缘层42的对应所述第一重叠区域203的部分共同构成所述第一电容24的绝缘层,所述第一低电平信号走线25和所述有源层41的对应所述第一重叠区域203的部分共同构成所述第一电容24的第二极板,如图4中右侧所示膜层结构俯视图。即,所述第一电容24可以由Poly层41、GI层42、GE层43、ILD层44及SD层45的重叠部分组成。同样的,可根据需要设计Poly层41、GI层42、GE层43、ILD层44及SD层45的重叠部分的大小,进而调整所述第一电容24的容值。
请参阅图5,本发明阵列基板栅极走线第二实施例的示意图。与图2所示实施例的不同之处在于,在本实施例中,所述阵列基板在栅极走线的起始端与相应GOA单元的输出端之间新增一第一电容,该新增电容位于Gate走线与Gate走线起始端处的VGL走线的交叠位置;同时,在栅极走线的末尾端新增一第二电容,该新增电容位于Gate走线与Gate走线末尾端处的VGL走线的交叠位置。
具体的,所述阵列基板包括:一边框区201,以及一显示区202,所述边框区201围绕所述显示区202;图中示意出了阵列基板的边缘2011。所述阵列基板还包括:一GOA电路21,多个像素单元22,多条栅极走线23、多个第一电容24以及多个第二电容54。
所述GOA电路21设置于所述边框区201,所述GOA电路21包括级联的多个GOA单元211,其中,多个GOA单元211之间通过相应的GOA走线212级联;所述级联的多个GOA单元211分别位于所述边框区201的相对的两侧。
所述第一电容24的设置方式已详述于图2-图4中,可参考前述,此处不再赘述。
每一所述第二电容54对应设置于一所述栅极走线23的末尾端,以进一步减小所述栅极走线受其它信号耦合的程度,并抑制噪声信号进入所述GOA单元211,从而有效预防GOA级传失效导致的显示横纹。进一步的实施例中,所述第二电容54设置于所述边框区201且靠近所述显示区202。
进一步的实施例中,所述阵列基板还包括:沿竖直方向延伸的一第二低电平信号走线55,设置于所述边框区201且与所述栅极走线23的末尾端同侧并靠近所述显示区202;其中,在俯视视角下,所述第二低电平信号走线55的投影与所述栅极走线23的末尾部分存在部分重叠形成一第二重叠区域503,所述第二电容54形成于所述第二重叠区域503。所述第二重叠区域503位于所述边框区201且靠近所述显示区202。
相应的,所述第二电容54可以由GE层31、ILD层32及SD层33的重叠部分组成,可参考图3中左侧所示膜层结构剖视图。所述栅极金属膜层31包括所述栅极走线23,所述源/漏极金属膜层33进一步包括所述第二低电平信号走线55;其中,所述栅极走线23的对应所述第二重叠区域503的部分同时作为所述第二电容54的第一极板,所述层间介电绝缘层32的对应所述第二重叠区域503的部分同时作为所述第二电容54的绝缘层,所述第二低电平信号走线55的对应所述第二重叠区域503的部分同时作为所述第二电容54的第二极板,可参考图3中右侧所示膜层结构俯视图。
进一步的实施例中,所述第一电容24与所述第二电容54的容值之和为一预设值,其大小可以通过仿真确定,标准是所述栅极走线23起始端增设所述第一电容24以及所述栅极走线23末尾端增设所述第二电容54后,相应像素单元22的充电率仍可满足需求且不存在错充。可根据需要设计GE层31、ILD层32及SD层33的重叠部分的大小,进而调整所述第一电容24和/或所述第二电容54的容值。
相应的,所述第二电容54可以由Poly层41、GI层42、GE层43、ILD层44及SD层45的重叠部分组成,可参考图4中左侧所示膜层结构剖视图。所述栅极金属膜层43包括所述栅极走线23,所述源/漏极金属膜层45进一步包括所述第二低电平信号走线55,且所述第二低电平信号走线55通过通孔49与所述有源层41相连;所述栅极走线23的对应所述第二重叠区域503的部分构成所述第二电容54的第一极板,所述层间介电绝缘层44和所述栅极绝缘层42的对应所述第二重叠区域503的部分共同构成所述第二电容54的绝缘层,所述第二低电平信号走线55和所述有源层41的对应所述第二重叠区域503的部分共同构成所述第二电容54的第二极板,可参考图4中右侧所示膜层结构俯视图。同样的,可根据需要设计Poly层41、GI层42、GE层43、ILD层44及SD层45的重叠部分的大小,进而调整所述第一电容24和/或所述第二电容54的容值,使得所述第一电容24与所述第二电容54的容值之和为一预设值,满足在所述栅极走线23起始端增设所述第一电容24以及所述栅极走线23末尾端增设所述第二电容54后,相应像素单元22的充电率仍可满足需求且不存在错充。
基于同一发明构思,本发明还提供了一种显示面板。请参阅图6,本发明显示面板一实施例的示意图。所述显示面板60包括:一阵列基板61;所述阵列基板61采用图2或图5所述的阵列基板。具体的,所述阵列基板61的结构及有益效果以详述于上述图2与图5所示实施例,此处不再赘述。
采用本发明阵列基板的显示面板,通过在栅极(Gate)走线起始端或在栅极走线首尾两端放置电容,新增的电容位于栅极走线与低电平信号(VGL)走线的交叠位置,从而可以减小栅极走线受其它信号耦合的程度并抑制噪声信号进入GOA电路,预防GOA级传失效导致的显示横纹。新增的电容的容值为一预设值,其大小可以通过仿真确定,标准是栅极走线起始端或首尾两端放置电容后,像素单元充电率仍可满足需求且不存在错充。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板,所述阵列基板包括:一显示区,以及一边框区;其特征在于,所述阵列基板还包括:
一GOA电路,设置于所述边框区,所述GOA电路包括级联的多个GOA单元;
多个像素单元,设置于所述显示区,每一所述像素单元受控于一薄膜晶体管;
多条沿水平方向延伸并贯穿所述显示区的栅极走线,所述栅极走线的起始端与一对应的GOA单元的输出端相连,用于控制对应一行薄膜晶体管的开启/关闭;以及
多个第一电容,每一所述第一电容对应设置于一所述栅极走线的起始端与对应的GOA单元的输出端之间。
2.如权利要求1所述的阵列基板,其特征在于,所有所述第一电容设置于所述边框区且靠近所述显示区。
3.如权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
沿竖直方向延伸的一第一低电平信号走线,设置于所述边框区且与所述栅极走线的起始端同侧并靠近所述显示区;其中,在俯视视角下,所述低电平信号走线的投影与所述栅极走线的起始部分存在部分重叠形成一第一重叠区域,所述第一电容形成于所述第一重叠区域。
4.如权利要求3所述的阵列基板,其特征在于,所述阵列基板包括:
一栅极金属膜层,所述栅极金属膜层包括所述栅极走线;
一层间介电绝缘层,形成于所述栅极金属膜层上;以及
至少一源/漏极金属膜层,形成于所述层间介电绝缘层上,所述源/漏极金属膜层包括所述第一低电平信号走线;
其中,所述栅极走线的对应所述第一重叠区域的部分同时作为所述第一电容的第一极板,所述层间介电绝缘层的对应所述第一重叠区域的部分同时作为所述第一电容的绝缘层,所述第一低电平信号走线的对应所述第一重叠区域的部分同时作为所述第一电容的第二极板。
5.如权利要求3所述的阵列基板,其特征在于,所述阵列基板包括:
一有源层;
一栅极绝缘层,形成于所述有源层上;
一栅极金属膜层,形成于所述栅极绝缘层上,所述栅极金属膜层包括所述栅极走线;
一层间介电绝缘层,形成于所述栅极金属膜层上;以及
至少一源/漏极金属膜层,形成于所述层间介电绝缘层上,所述源/漏极金属膜层包括所述第一低电平信号走线,且所述第一低电平信号走线通过通孔与所述有源层相连;
其中,所述栅极走线的对应所述第一重叠区域的部分构成所述第一电容的第一极板,所述层间介电绝缘层和所述栅极绝缘层的对应所述第一重叠区域的部分共同构成所述第一电容的绝缘层,所述第一低电平信号走线和所述有源层的对应所述第一重叠区域的部分共同构成所述第一电容的第二极板。
6.如权利要求1所述的阵列基板,其特征在于,所述第一电容的容值为一预设值。
7.如权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
多个第二电容,设置于所述边框区且靠近所述显示区,其中,每一所述第二电容对应设置于一所述栅极走线的末尾端。
8.如权利要求7所述的阵列基板,其特征在于,所述阵列基板还包括:
沿竖直方向延伸的一第二低电平信号走线,设置于所述边框区且与所述栅极走线的末尾端同侧并靠近所述显示区;其中,在俯视视角下,所述第二低电平信号走线的投影与所述栅极走线的末尾部分存在部分重叠形成一第二重叠区域,所述第二电容形成于所述第二重叠区域。
9.如权利要求7所述的阵列基板,其特征在于,同一所述所述栅极走线上的所述第一电容与所述第二电容的容值之和为一预设值。
10.一种显示面板,其特征在于,包括:
一阵列基板,所述阵列基板采用如权利要求1~9任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911059737.XA CN110928082B (zh) | 2019-11-01 | 2019-11-01 | 一种阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911059737.XA CN110928082B (zh) | 2019-11-01 | 2019-11-01 | 一种阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110928082A true CN110928082A (zh) | 2020-03-27 |
CN110928082B CN110928082B (zh) | 2022-06-10 |
Family
ID=69850037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911059737.XA Active CN110928082B (zh) | 2019-11-01 | 2019-11-01 | 一种阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110928082B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114677982A (zh) * | 2022-03-29 | 2022-06-28 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板、显示面板与显示装置 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653992B1 (en) * | 2001-02-28 | 2003-11-25 | Varian Medical Systems, Inc. | Method and circuit for reduction of correlated noise |
CN103018991A (zh) * | 2012-12-24 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
WO2013143316A1 (zh) * | 2012-03-29 | 2013-10-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
CN103943081A (zh) * | 2014-03-14 | 2014-07-23 | 京东方科技集团股份有限公司 | 移位寄存器、其制作方法、栅线集成驱动电路及相关装置 |
CN104635392A (zh) * | 2015-01-22 | 2015-05-20 | 上海天马微电子有限公司 | 一种阵列基板、阵列基板的制造方法、显示面板 |
CN104730792A (zh) * | 2015-04-08 | 2015-06-24 | 合肥京东方光电科技有限公司 | 一种阵列基板和显示装置 |
CN106023949A (zh) * | 2016-08-12 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
CN106504719A (zh) * | 2017-01-03 | 2017-03-15 | 合肥京东方光电科技有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN106527002A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种能够提高goa信赖性的阵列基板 |
CN106652875A (zh) * | 2017-01-04 | 2017-05-10 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 |
CN107367876A (zh) * | 2017-08-01 | 2017-11-21 | 深圳市华星光电技术有限公司 | 防静电电路及液晶显示面板 |
CN108020971A (zh) * | 2017-12-22 | 2018-05-11 | 武汉华星光电技术有限公司 | 阵列基板、液晶面板以及液晶显示装置 |
CN108037627A (zh) * | 2017-12-29 | 2018-05-15 | 武汉华星光电技术有限公司 | Goa电路的信号走线结构以及阵列基板、液晶显示面板 |
CN108445684A (zh) * | 2018-02-27 | 2018-08-24 | 上海中航光电子有限公司 | 阵列基板、显示面板与显示装置 |
CN109416902A (zh) * | 2017-04-13 | 2019-03-01 | 京东方科技集团股份有限公司 | 移位寄存器电路及其驱动方法、阵列基板上栅极驱动器电路和触摸感应显示面板 |
WO2019085578A1 (zh) * | 2017-10-31 | 2019-05-09 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
-
2019
- 2019-11-01 CN CN201911059737.XA patent/CN110928082B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653992B1 (en) * | 2001-02-28 | 2003-11-25 | Varian Medical Systems, Inc. | Method and circuit for reduction of correlated noise |
WO2013143316A1 (zh) * | 2012-03-29 | 2013-10-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
CN103018991A (zh) * | 2012-12-24 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN103943081A (zh) * | 2014-03-14 | 2014-07-23 | 京东方科技集团股份有限公司 | 移位寄存器、其制作方法、栅线集成驱动电路及相关装置 |
CN104635392A (zh) * | 2015-01-22 | 2015-05-20 | 上海天马微电子有限公司 | 一种阵列基板、阵列基板的制造方法、显示面板 |
CN104730792A (zh) * | 2015-04-08 | 2015-06-24 | 合肥京东方光电科技有限公司 | 一种阵列基板和显示装置 |
CN106023949A (zh) * | 2016-08-12 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
CN106527002A (zh) * | 2016-12-29 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种能够提高goa信赖性的阵列基板 |
CN106504719A (zh) * | 2017-01-03 | 2017-03-15 | 合肥京东方光电科技有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN106652875A (zh) * | 2017-01-04 | 2017-05-10 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 |
CN109416902A (zh) * | 2017-04-13 | 2019-03-01 | 京东方科技集团股份有限公司 | 移位寄存器电路及其驱动方法、阵列基板上栅极驱动器电路和触摸感应显示面板 |
CN107367876A (zh) * | 2017-08-01 | 2017-11-21 | 深圳市华星光电技术有限公司 | 防静电电路及液晶显示面板 |
WO2019085578A1 (zh) * | 2017-10-31 | 2019-05-09 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN108020971A (zh) * | 2017-12-22 | 2018-05-11 | 武汉华星光电技术有限公司 | 阵列基板、液晶面板以及液晶显示装置 |
CN108037627A (zh) * | 2017-12-29 | 2018-05-15 | 武汉华星光电技术有限公司 | Goa电路的信号走线结构以及阵列基板、液晶显示面板 |
CN108445684A (zh) * | 2018-02-27 | 2018-08-24 | 上海中航光电子有限公司 | 阵列基板、显示面板与显示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114677982A (zh) * | 2022-03-29 | 2022-06-28 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板、显示面板与显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110928082B (zh) | 2022-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9983733B2 (en) | Touch display panel and touch display device | |
CN107742481B (zh) | 一种异形显示面板及显示装置 | |
EP3640927A1 (en) | Array substrate and display screen | |
US9653494B2 (en) | Array substrate, display panel and display apparatus | |
US9632378B2 (en) | Display device | |
JP6105725B2 (ja) | 静電容量方式のインセル型タッチスクリーンパネル及び表示装置 | |
US20160328071A1 (en) | Array substrate and display panel | |
US9208741B2 (en) | Display panel | |
CN108363248B (zh) | 显示面板及其降低电容负载的方法 | |
US20200119050A1 (en) | Display panel and display | |
CN107966860B (zh) | 一种goa电路、显示面板及显示装置 | |
CN108877637B (zh) | 显示面板 | |
CN110928082B (zh) | 一种阵列基板和显示面板 | |
US20110273654A1 (en) | Active device array substrate | |
US10381275B2 (en) | Array substrate and repairing method thereof | |
US10410564B2 (en) | Display device and GOA circuit thereof | |
US20230114530A1 (en) | Array substrate and display panel | |
CN110707100A (zh) | 显示面板 | |
US20080284764A1 (en) | Electronic paper apparatus and its driving circuit and manufacturing method | |
CN115064115A (zh) | 显示面板和显示装置 | |
US9673334B2 (en) | Low temperature poly silicon thin film transistors (LTPS TFTs) and TFT substrates | |
CN108957814B (zh) | 一种液晶显示装置及电路补偿方法 | |
JP2019219629A (ja) | 表示装置 | |
US20240030232A1 (en) | Display panel and display device | |
CN112419886B (zh) | 像素阵列基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |