CN110913228B - 视频处理系统及视频处理方法 - Google Patents

视频处理系统及视频处理方法 Download PDF

Info

Publication number
CN110913228B
CN110913228B CN202010091683.1A CN202010091683A CN110913228B CN 110913228 B CN110913228 B CN 110913228B CN 202010091683 A CN202010091683 A CN 202010091683A CN 110913228 B CN110913228 B CN 110913228B
Authority
CN
China
Prior art keywords
buffer
decoder
cache
intermediate data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010091683.1A
Other languages
English (en)
Other versions
CN110913228A (zh
Inventor
雷超方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Semidrive Technology Co Ltd
Original Assignee
Nanjing Semidrive Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Semidrive Technology Co Ltd filed Critical Nanjing Semidrive Technology Co Ltd
Priority to CN202010091683.1A priority Critical patent/CN110913228B/zh
Publication of CN110913228A publication Critical patent/CN110913228A/zh
Application granted granted Critical
Publication of CN110913228B publication Critical patent/CN110913228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07CTIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C5/00Registering or indicating the working of vehicles
    • G07C5/08Registering or indicating performance data other than driving, working, idle, or waiting time, with or without registering driving, working, idle or waiting time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本申请实施例公开了一种视频处理系统及视频处理方法,属于视频处理技术领域。所述视频处理系统包括:编码器、解码器和缓存器,所述缓存器与所述编码器之间的距离小于第一阈值,所述缓存器与所述解码器之间的距离小于第二阈值;所述缓存器用于缓存第一中间数据和第二中间数据,所述第一中间数据是所述编码器在进行编码操作时生成的,所述第二中间数据是所述解码器在进行解码操作时生成的。本申请实施例可以减少中间数据的传输延时,从而提高编码器和解码器的性能。

Description

视频处理系统及视频处理方法
技术领域
本申请实施例涉及视频处理技术领域,特别涉及一种视频处理系统及视频处理方法。
背景技术
视频处理系统通常包括编码器和解码器,其中,编码器用于对摄像头拍摄得到的待处理数据进行编码,并将编码得到的目标数据存储到硬盘中;解码器用于对待处理数据进行解码,并将解码得到的目标数据输出到显示器进行播放。
在编码器进行编码操作以及解码器进行解码操作时,会产生一些中间数据,这些中间数据往往会在后续编码或解码过程时用到,所以,需要对这些中间数据进行缓存。相关技术中,编码器和解码器将中间数据缓存在系统内存中。
由于系统内存与编码器和解码器之间的距离较远,所以,编码器以及解码器和系统内存之间的数据传输路径较远,这样,编码器和解码器读写中间数据的延时较大,从而影响编码器和解码器的性能。
发明内容
本申请实施例提供了一种视频处理系统及视频处理方法,用于解决将中间数据缓存在系统内存中,影响编码器和解码器的性能的问题。所述技术方案如下:
一方面,提供了一种视频处理系统,所述视频处理系统包括:编码器、解码器和缓存器,所述缓存器与所述编码器之间的距离小于第一阈值,所述缓存器与所述解码器之间的距离小于第二阈值;
所述缓存器用于缓存第一中间数据和第二中间数据,所述第一中间数据是所述编码器在进行编码操作时生成的,所述第二中间数据是所述解码器在进行解码操作时生成的。
在一个可选的实施方式中,所述缓存器包括第一缓存块和第二缓存块;
所述第一缓存块与所述解码器相连,且所述第一缓存块用于缓存所述第二中间数据;
所述第二缓存块分时段与所述编码器和所述解码器中的一个相连,且在所述第二缓存块与所述编码器相连时用于缓存所述第一中间数据,在所述第二缓存块与所述解码器相连时用于缓存所述第二中间数据。
在一个可选的实施方式中,所述第二缓存块包括第一子缓存块和第二子缓存块;
所述第一子缓存块用于缓存第一地址区域内的第一中间数据或第二地址区域内的第二中间数据;
所述第二子缓存块用于缓存第二地址区域内的第一中间数据或第一地址区域内的第二中间数据;
其中,所述第二地址区域中的地址高于所述第一地址区域中的地址。
在一个可选的实施方式中,所述视频处理系统还包括缓存映射控制器和中央处理器,所述缓存映射控制器分别与所述缓存器和所述中央处理器相连;
所述中央处理器用于生成配置指令并向所述缓存映射控制器发送;
所述缓存映射控制器用于根据所述配置指令控制所述第一缓存块与所述解码器相连,并控制所述第二缓存块分时段与所述编码器和所述解码器中的一个相连。
在一个可选的实施方式中,所述中央处理器,还用于获取所述视频处理系统所在车辆的运动状态,根据所述运动状态生成所述配置指令。
在一个可选的实施方式中,
当所述运动状态为行驶状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块与所述编码器相连;
当所述运动状态为停靠状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块中的第一子缓存块与所述编码器相连,所述第二缓存块中的第二子缓存块与所述解码器相连;
当所述运动状态为停止状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块和所述第二缓存块分别与所述解码器相连。
一方面,提供了一种视频处理方法,用于上述所述的视频处理系统中,所述方法包括:
通过所述编码器进行编码操作,将得到的第一中间数据缓存到所述缓存器中,或者,通过所述编码器从所述缓存器中读取所述第一中间数据,根据所述第一中间数据进行编码操作;
通过所述解码器进行解码操作,将得到的第二中间数据缓存到所述缓存器中,或者,通过所述解码器从所述缓存器中读取所述第二中间数据,根据所述第二中间数据进行解码操作。
在一个可选的实施方式中,当所述缓存器包括第一缓存块和第二缓存块,且所述视频处理系统还包括所述缓存映射控制器和所述中央处理器时,所述方法还包括:
通过所述中央处理器生成配置指令,并将所述配置指令发送给所述缓存映射控制器;
通过所述缓存映射控制器根据所述配置指令控制所述第一缓存块与所述解码器相连,并控制所述第二缓存块分时段与所述编码器和所述解码器中的一个相连。
在一个可选的实施方式中,所述通过所述中央处理器生成配置指令,包括:
通过所述中央处理器获取所述视频处理系统所在车辆的运动状态;
通过所述中央处理器根据所述运动状态生成所述配置指令。
在一个可选的实施方式中,
当所述运动状态为行驶状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块与所述编码器相连;
当所述运动状态为停靠状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块中的第一子缓存块与所述编码器相连,所述第二缓存块中的第二子缓存块与所述解码器相连;
当所述运动状态为停止状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块和所述第二缓存块分别与所述解码器相连。
本申请实施例提供的技术方案的有益效果至少包括:
通过在视频处理系统中设置一个缓存器,这样,编码器可以将第一中间数据缓存到该缓存器中,由于该缓存器与编码器之间的距离小于第一阈值,所以,编码器读写该第一中间数据的延时小于编码器从系统内存中读写该第一中间数据的延时,从而可以提高编码器的性能。同理,解码器可以将第二中间数据缓存到该缓存器中,由于该缓存器与解码器之间的距离小于第二阈值,所以,解码器读写该第二中间数据的延时小于解码器从系统内存中读写该第二中间数据的延时,从而可以提高解码器的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的视频处理系统的结构框图;
图2是本申请一个实施例提供的视频处理系统的结构示意图;
图3是本申请一个实施例提供的视频处理系统的结构示意图;
图4是本申请一个实施例提供的视频处理系统的结构示意图;
图5是本申请一个实施例提供的视频处理系统的结构示意图;
图6是本申请一个实施例提供的视频处理方法的方法流程图;
图7是本申请另一实施例提供的视频处理方法的方法流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
请参考图1,其示出了本申请一个实施例提供的视频处理系统的结构框图,该视频处理系统可以包括:编码器110、解码器120和缓存器130;
本实施例中,缓存器130与编码器110之间的距离小于第一阈值,缓存器130与解码器120之间的距离小于第二阈值。
第一阈值小于编码器与系统内存之间的第一距离,这就使得缓存器130与编码器110之间的距离小于该第一距离,所以,缓存器130与编码器110之间的数据传输路径短于编码器110与系统内存之间的数据传输路径,从而可以节省数据的传输延时。同理,第二阈值也小于解码器120与系统内存之间的第二距离,这就使得缓存器130与解码器120之间的距离小于该第二距离,所以,缓存器130与解码器120之间的数据传输路径短于解码器120与系统内存之间的数据传输路径,从而可以节省数据的传输延时。其中,第一阈值和第二阈值可以相同,也可以不同,本实施例不作限定。
本实施例中,缓存器130用于缓存第一中间数据和第二中间数据,第一中间数据是编码器110在进行编码操作时生成的,第二中间数据是解码器120在进行解码操作时生成的。
视频中包括若干个视频帧,则第一中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据,第二中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据,且第一中间数据与第二中间数据不同。
需要说明的是,由于缓存器130可以专门用于缓存中间数据,所以,编码器110和解码器120无需从系统内存中读取中间数据,这就使得中间数据的读写不受系统环境的影响,从而可以获取到稳定的低延时的中间数据。
综上所述,本申请实施例提供的视频处理系统,通过在视频处理系统中设置一个缓存器,这样,编码器可以将第一中间数据缓存到该缓存器中,由于该缓存器与编码器之间的距离小于第一阈值,所以,编码器读写该第一中间数据的延时小于编码器从系统内存中读写该第一中间数据的延时,从而可以提高编码器的性能。同理,解码器可以将第二中间数据缓存到该缓存器中,由于该缓存器与解码器之间的距离小于第二阈值,所以,解码器读写该第二中间数据的延时小于解码器从系统内存中读写该第二中间数据的延时,从而可以提高解码器的性能。
请参考图2,下面对缓存器130的内部结构进行介绍。
本实施例中的缓存器130包括第一缓存块131和第二缓存块132;其中,第一缓存块131与解码器120相连,且第一缓存块131用于缓存第二中间数据;第二缓存块132分时段与编码器110和解码器120中的一个相连,且在第二缓存块132与编码器110相连时用于缓存第一中间数据,在第二缓存块132与解码器120相连时用于缓存第二中间数据。
由于在不同的场景中可能会涉及到不同的视频编解码标准,所以,视频处理系统中可能包括至少一个编码器110和多个解码器120,为了高效的利用缓存器130,可以设置编码器110和解码器120分时段复用缓存器130。
当分时段复用缓存器130时,可以在某一个时段(也可以称为场景)中,将缓存器130中的第二缓存块132与编码器110相连,此时,该第二缓存块132只缓存第一中间数据;在另一个时段(也可以称为场景)中,将缓存器130中的第二缓存块132与解码器120相连,此时,该第二缓存块132只缓存第二中间数据;这样,第二缓存块132可以分时段被编码器110和解码器120中的一个复用,既可以提高第二缓存块132的使用率;也可以避免同时被编码器110和解码器120复用时,缓存的第一中间数据或第二中间数据会被覆盖,从而导致缓存的数据出错的问题。
本实施例中,第二缓存块132包括第一子缓存块1321和第二子缓存块1322;其中,第一子缓存块1321用于缓存第一地址区域内的第一中间数据或第二地址区域内的第二中间数据;第二子缓存块1322用于缓存第二地址区域内的第一中间数据或第一地址区域内的第二中间数据;且第二地址区域中的地址高于第一地址区域中的地址。
其中,一个编码器110可以通过多个缓存接口分别与编码功能区内的多个编码部分相连,每个编码部分中的第一中间数据可以缓存在一个子缓存块中,也可以缓存在至少两个子缓存块中;多个解码器120对应于一个解码功能区,且该解码功能区中的第二中间数据可以缓存在一个子缓存块中,也可以缓存在至少两个子缓存块中。如图2所示,编码部分A中的第一中间数据缓存在两个子缓存块中(子缓存块1和2中);编码部分B中的第一中间数据缓存在两个子缓存块中(子缓存块3和4中);解码器120可以通过总线选择器选择至少一个子缓存块,并将生成的第二中间数据缓存在该至少一个子缓存块中。其中,缓存接口可以是AXI(Advanced eXtensible Interface,高级可扩展接口)协议接口或APB(AdvancedPeripheral Bus,高级外围总线)协议接口或AHB(Advanced High-performance Bus,高级高性能总线)协议接口或标准的RAM(Random Access Memory,随机存取存储器)接口。
当一个编码部分对应于至少两个子缓存块时,可以将该至少两个子缓存块进行拼接。比如,图2中的编码部分A对应于子缓存块1和2,则可以对子缓存块1的地址区域为0~m以及子缓存块2的地址区域m~m+n进行拼接,即可得到0~m+n的地址区域。
在一个可选的实现方式中,可以将第二缓存块132划分为多个子缓存块,并对子缓存块进行编号。在一个实现方式中,可以将编号为偶数的子缓存块作为第一子缓存块,将编号为奇数的子缓存块作为第二子缓存块。那么,图2中的子缓存块2、4、6、……、2x为第一子缓存块1321,子缓存块1、3、5、……、2x-1为第二子缓存块1322,x为大于等于1的正整数。即,缓存块0为第一缓存块131,编号为偶数的子缓存块根据需求分别映射到解码功能区的低地址区域或编码功能区的高地址区域,编号为奇数的子缓存块根据需求分别映射到解码功能区的高地址区域或编码功能区的低地址区域。
本实施例中,还可以对缓存器130中的缓存块进行配置。在这种实现方式中,视频处理系统还包括缓存映射控制器140和中央处理器150,缓存映射控制器140分别与缓存器130和中央处理器150相连;中央处理器150用于生成配置指令并向缓存映射控制器140发送;缓存映射控制器140用于根据配置指令控制第一缓存块131与解码器120相连,并控制第二缓存块132分时段与编码器110和解码器120中的一个相连。
其中,配置指令用于指示缓存器130中的缓存块与编码器110和/或解码器120之间的对应关系。中央控制器150可以通过总线接口向缓存映射控制器140发送配置指令,缓存映射控制器140可以根据配置指令来控制缓存块与对应的编码器110和/或解码器120硬件相连。其中,总线接口可以是APB协议接口或AHB协议接口。
中央处理器150还可以进行自检,在检测到缓存器130配置完成后,指示编码器110进行编码操作,和/或,指示解码器120进行解码操作。
中央处理器150可以根据预定规则生成配置指令。在一种实现方式中,中央处理器150可以获取视频处理系统所在车辆的运动状态,根据该运动状态生成配置指令。其中,运动状态可以包括行驶状态、停靠状态和停止状态,当然,运动状态还可以包括其他状态,本实施例不作限定。
(1)运动状态是行驶状态
当车辆的运动状态是行驶状态时,车辆中的行车记录仪的摄像头会拍摄车辆行驶途中的行驶监控视频,为了提高视频的分辨率,需要进行高分辨率编码;且由于交通规则的限制,且行驶过程中不能进行观看高清视频等影响行驶的行为,所以,可以显示低分辨率的车辆状态信息和行驶导航信息,即可以进行低分辨率解码,因此,可以确定在行驶状态下需要进行高分辨率编码和低分辨率解码。
因此,当运动状态为行驶状态时,配置指令用于指示缓存映射控制器140控制第一缓存块131与解码器120相连,第二缓存块132与编码器110相连。
请参考图3,图3中以视频处理系统中的一个编码器110对应于两个编码部分,且每个编码部分对应于两个子缓存块为例进行说明,则可以配置缓存块0与解码功能区的第一个地址区域对应(即将缓存块0映射到解码功能区的缓存块0映射区),子缓存块1与编码部分A的低地址区域对应(即将子缓存块1映射到编码部分A的子缓存块1射区),子缓存块2与编码部分A的高地址区域对应(即将子缓存块2映射到编码部分A的子缓存块2映射区),子缓存块3与编码部分B的低地址区域对应(即将子缓存块3映射到编码部分B的子缓存块3映射区),子缓存块4与编码部分B的高地址区域对应(即将子缓存块4映射到编码部分B的子缓存块4映射区)。配置完成后,编码功能区和解码功能区的缓存相互独立且互不影响。
之后,编码器110通过第一个缓存接口拼接读写子缓存块1和2,通过第二个缓存接口拼接读写子缓存块3和4。第一解码器120和第二解码器120这两个中的一个依次通过总线接口、总线选择器、缓存接口拼接读写缓存块0。
(2)运动状态是停靠状态
当车辆的运动状态是停靠状态时,车辆中行车记录仪的摄像头会拍摄停靠时的视频,此时可以进行中等分辨率编码;且停靠时用户可能会查看高清的详细地图,因此,可以进行中等分辨率解码,所以,可以确定在停靠状态下需要进行中等分辨率编码和中等分辨率解码。
因此,当运动状态为停靠状态时,配置指令用于指示缓存映射控制器140控制第一缓存块131与解码器120相连,第二缓存块132中的第一子缓存块1321与编码器110相连,第二缓存块132中的第二子缓存块1322与解码器120相连。
请参考图4,图4中以视频处理系统中的一个编码器110对应于两个编码部分,且每个编码部分对应于一个子缓存块为例进行说明,则可以配置缓存块0与解码功能区的第一个地址区域对应(即将缓存块0映射到解码功能区的缓存块0映射区),子缓存块1与编码部分A的低地址区域对应(即将子缓存块1映射到编码部分A的子缓存块1映射区),子缓存块2与解码功能区的第二个地址区域对应(即将子缓存块2映射到解码功能区的子缓存块2映射区),子缓存块3与编码部分B的低地址区域对应(即将子缓存块3映射到编码部分B的子缓存块3映射区),子缓存块4与解码功能区的第三个地址区域对应(即将子缓存块4映射到解码功能区的子缓存块4映射区)。配置完成后,编码功能区和解码功能区的缓存相互独立且互不影响。
之后,编码器110通过第一个缓存接口拼接读写子缓存块1,通过第二个缓存接口拼接读写子缓存块3。第一解码器120和第二解码器120这两个中的一个依次通过总线接口、总线选择器、缓存接口拼接读写缓存块0、子缓存块2和4。
(3)运动状态是停止状态
当车辆的运动状态是停止状态时,车辆中行车记录仪的摄像头不需要拍摄行驶监控视频,此时可以不需要进行编码;且停止时用户可能会看高清电影和/或查看高清的详细地图,因此,可以进行单路高分辨率解码或双路中等分辨率解码,所以,可以确定在停止状态下需要进行单路高分辨率解码或双路中等分辨率解码。
因此,当运动状态为停止状态时,配置指令用于指示缓存映射控制器控制第一缓存块131和第二缓存块132分别与解码器120相连。
请参考图5,可以配置缓存块0与解码功能区的第一个地址区域对应(即将缓存块0映射到解码功能区的缓存块0映射区),子缓存块1与解码功能区的第四个地址区域对应(即将子缓存块1映射到解码功能区的子缓存块1映射区),子缓存块2与解码功能区的第二个地址区域对应(即将子缓存块2映射到解码功能区的子缓存块2映射区),子缓存块3与解码功能区的第五个地址区域对应(即将子缓存块3映射到解码功能区的子缓存块3映射区),子缓存块4与解码功能区的第三个地址区域对应(即将子缓存块4映射到解码功能区的子缓存块4映射区)。
之后,编码器110不进行编码操作。第一解码器120和第二解码器120这两个中的一个依次通过总线接口、总线选择器、缓存接口拼接读写缓存块0、子缓存块1-4。
请参考图6,其示出了本申请一个实施例提供的视频处理方法的方法流程图,该视频处理方法可以应用于上述视频处理系统中。该视频处理方法,可以包括:
步骤601,通过编码器进行编码操作,将得到的第一中间数据缓存到缓存器中,或者,通过编码器从缓存器中读取第一中间数据,根据第一中间数据进行编码操作。
其中,第一中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据。
步骤602,通过解码器进行解码操作,将得到的第二中间数据缓存到缓存器中,或者,通过解码器从缓存器中读取第二中间数据,根据第二中间数据进行解码操作。
其中,第二中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据,且第一中间数据与第二中间数据不同。
需要说明的是,视频处理系统可以单独执行步骤601,也可以单独执行步骤602,还可以同时执行步骤601和602,本实施例不作限定。
需要说明的是,由于缓存器可以专门用于缓存中间数据,所以,编码器和解码器无需从系统内存中读取中间数据,这就使得中间数据的读写不受系统环境的影响,从而可以获取到稳定的低延时的中间数据。
综上所述,本申请实施例提供的视频处理装置,通过在视频处理系统中设置一个缓存器,这样,编码器可以将第一中间数据缓存到该缓存器中,由于该缓存器与编码器之间的距离小于第一阈值,所以,编码器读写该第一中间数据的延时小于编码器从系统内存中读写该第一中间数据的延时,从而可以提高编码器的性能。同理,解码器可以将第二中间数据缓存到该缓存器中,由于该缓存器与解码器之间的距离小于第二阈值,所以,解码器读写该第二中间数据的延时小于解码器从系统内存中读写该第二中间数据的延时,从而可以提高解码器的性能。
请参考图7,其示出了本申请一个实施例提供的视频处理方法的方法流程图,该视频处理方法可以应用于上述视频处理系统中。该视频处理方法,可以包括:
步骤701,通过中央处理器获取视频处理系统所在车辆的运动状态;通过中央处理器根据运动状态生成配置指令。
其中,运动状态可以包括行驶状态、停靠状态和停止状态,当然,运动状态还可以包括其他状态,本实施例不作限定。
(1)运动状态是行驶状态
当车辆的运动状态是行驶状态时,车辆中的行车记录仪的摄像头会拍摄车辆行驶途中的行驶监控视频,为了提高视频的分辨率,需要进行高分辨率编码;且由于交通规则的限制,且行驶过程中不能进行观看高清视频等影响行驶的行为,所以,可以显示低分辨率的车辆状态信息和行驶导航信息,即可以进行低分辨率解码,因此,可以确定在行驶状态下需要进行高分辨率编码和低分辨率解码。
因此,当运动状态为行驶状态时,配置指令用于指示缓存映射控制器控制第一缓存块与解码器相连,第二缓存块与编码器相连。
(2)运动状态是停靠状态
当车辆的运动状态是停靠状态时,车辆中行车记录仪的摄像头会拍摄停靠时的视频,此时可以进行中等分辨率编码;且停靠时用户可能会查看高清的详细地图,因此,可以进行中等分辨率解码,所以,可以确定在停靠状态下需要进行中等分辨率编码和中等分辨率解码。
因此,当运动状态为停靠状态时,配置指令用于指示缓存映射控制器控制第一缓存块与解码器相连,第二缓存块中的第一子缓存块与编码器相连,第二缓存块中的第二子缓存块与解码器相连。
(3)运动状态是停止状态
当车辆的运动状态是停止状态时,车辆中行车记录仪的摄像头不需要拍摄行驶监控视频,此时可以不需要进行编码;且停止时用户可能会看高清电影和/或查看高清的详细地图,因此,可以进行单路高分辨率解码或双路中等分辨率解码,所以,可以确定在停止状态下需要进行单路高分辨率解码或双路中等分辨率解码。
因此,当运动状态为停止状态时,配置指令用于指示缓存映射控制器控制第一缓存块和第二缓存块分别与解码器相连。
步骤702,通过中央处理器将配置指令发送给缓存映射控制器。
中央控制器可以通过总线接口向缓存映射控制器发送配置指令,该总线接口可以是APB协议接口或AHB协议接口。
步骤703,通过缓存映射控制器根据配置指令控制第一缓存块与解码器相连,并控制第二缓存块分时段与编码器和解码器中的一个相连。
缓存映射控制器可以根据配置指令来控制缓存块与对应的编码器和/或解码器硬件相连。其中,第一缓存块与解码器相连、第二缓存块分时段与编码器和解码器中的一个相连的描述详见上文中的说明,此处不作赘述。
步骤704,通过编码器进行编码操作,将得到的第一中间数据缓存到缓存器中,或者,通过编码器从缓存器中读取第一中间数据,根据第一中间数据进行编码操作,该缓存器包括第二缓存块。
其中,第一中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据。
步骤705,通过解码器进行解码操作,将得到的第二中间数据缓存到缓存器中,或者,通过解码器从缓存器中读取第二中间数据,根据第二中间数据进行解码操作,该缓存器包括第一缓存块或该缓存器包括第一缓存块和第二缓存块。
其中,第二中间数据可以包括将要处理的下一个视频帧以及中间运算时需要暂存的数据,且第一中间数据与第二中间数据不同。
需要说明的是,视频处理系统可以单独执行步骤704,也可以单独执行步骤705,还可以同时执行步骤704和705,本实施例不作限定。
需要说明的是,由于缓存器可以专门用于缓存中间数据,所以,编码器和解码器无需从系统内存中读取中间数据,这就使得中间数据的读写不受系统环境的影响,从而可以获取到稳定的低延时的中间数据。
综上所述,本申请实施例提供的视频处理装置,通过在视频处理系统中设置一个缓存器,这样,编码器可以将第一中间数据缓存到该缓存器中,由于该缓存器与编码器之间的距离小于第一阈值,所以,编码器读写该第一中间数据的延时小于编码器从系统内存中读写该第一中间数据的延时,从而可以提高编码器的性能。同理,解码器可以将第二中间数据缓存到该缓存器中,由于该缓存器与解码器之间的距离小于第二阈值,所以,解码器读写该第二中间数据的延时小于解码器从系统内存中读写该第二中间数据的延时,从而可以提高解码器的性能。
需要说明的是:上述实施例提供的视频处理系统在进行视频处理时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将视频处理系统的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的视频处理系统与视频处理方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述并不用以限制本申请实施例,凡在本申请实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请实施例的保护范围之内。

Claims (10)

1.一种视频处理系统,其特征在于,所述视频处理系统包括:编码器、解码器和缓存器,所述缓存器与所述编码器之间的距离小于第一阈值,所述第一阈值小于所述编码器与系统内存之间的第一距离;所述缓存器与所述解码器之间的距离小于第二阈值,所述第二阈值小于所述解码器与所述系统内存之间的第二距离;
所述缓存器用于缓存第一中间数据和第二中间数据,所述第一中间数据是所述编码器在进行编码操作时生成的,所述第二中间数据是所述解码器在进行解码操作时生成的。
2.根据权利要求1所述的视频处理系统,其特征在于,所述缓存器包括第一缓存块和第二缓存块;
所述第一缓存块与所述解码器相连,且所述第一缓存块用于缓存所述第二中间数据;
所述第二缓存块分时段与所述编码器和所述解码器中的一个相连,且在所述第二缓存块与所述编码器相连时用于缓存所述第一中间数据,在所述第二缓存块与所述解码器相连时用于缓存所述第二中间数据。
3.根据权利要求2所述的视频处理系统,其特征在于,所述第二缓存块包括第一子缓存块和第二子缓存块;
所述第一子缓存块用于缓存第一地址区域内的第一中间数据或第二地址区域内的第二中间数据;
所述第二子缓存块用于缓存第二地址区域内的第一中间数据或第一地址区域内的第二中间数据;
其中,所述第二地址区域中的地址高于所述第一地址区域中的地址。
4.根据权利要求2所述的视频处理系统,其特征在于,所述视频处理系统还包括缓存映射控制器和中央处理器,所述缓存映射控制器分别与所述缓存器和所述中央处理器相连;
所述中央处理器用于生成配置指令并向所述缓存映射控制器发送;
所述缓存映射控制器用于根据所述配置指令控制所述第一缓存块与所述解码器相连,并控制所述第二缓存块分时段与所述编码器和所述解码器中的一个相连。
5.根据权利要求4所述的视频处理系统,其特征在于,所述中央处理器,还用于获取所述视频处理系统所在车辆的运动状态,根据所述运动状态生成所述配置指令。
6.根据权利要求5所述的视频处理系统,其特征在于,
当所述运动状态为行驶状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块与所述编码器相连;
当所述运动状态为停靠状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块中的第一子缓存块与所述编码器相连,所述第二缓存块中的第二子缓存块与所述解码器相连;
当所述运动状态为停止状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块和所述第二缓存块分别与所述解码器相连。
7.一种视频处理方法,其特征在于,用于如权利要求1至6中任一所述的视频处理系统中,所述方法包括:
通过所述编码器进行编码操作,将得到的第一中间数据缓存到所述缓存器中,或者,通过所述编码器从所述缓存器中读取所述第一中间数据,根据所述第一中间数据进行编码操作;
通过所述解码器进行解码操作,将得到的第二中间数据缓存到所述缓存器中,或者,通过所述解码器从所述缓存器中读取所述第二中间数据,根据所述第二中间数据进行解码操作。
8.根据权利要求7所述的方法,其特征在于,当所述缓存器包括第一缓存块和第二缓存块,且所述视频处理系统还包括缓存映射控制器和中央处理器时,所述方法还包括:
通过所述中央处理器生成配置指令,并将所述配置指令发送给所述缓存映射控制器;
通过所述缓存映射控制器根据所述配置指令控制所述第一缓存块与所述解码器相连,并控制所述第二缓存块分时段与所述编码器和所述解码器中的一个相连。
9.根据权利要求8所述的方法,其特征在于,所述通过所述中央处理器生成配置指令,包括:
通过所述中央处理器获取所述视频处理系统所在车辆的运动状态;
通过所述中央处理器根据所述运动状态生成所述配置指令。
10.根据权利要求9所述的方法,其特征在于,
当所述运动状态为行驶状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块与所述编码器相连;
当所述运动状态为停靠状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块与所述解码器相连,所述第二缓存块中的第一子缓存块与所述编码器相连,所述第二缓存块中的第二子缓存块与所述解码器相连;
当所述运动状态为停止状态时,所述配置指令用于指示所述缓存映射控制器控制所述第一缓存块和所述第二缓存块分别与所述解码器相连。
CN202010091683.1A 2020-02-14 2020-02-14 视频处理系统及视频处理方法 Active CN110913228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010091683.1A CN110913228B (zh) 2020-02-14 2020-02-14 视频处理系统及视频处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010091683.1A CN110913228B (zh) 2020-02-14 2020-02-14 视频处理系统及视频处理方法

Publications (2)

Publication Number Publication Date
CN110913228A CN110913228A (zh) 2020-03-24
CN110913228B true CN110913228B (zh) 2020-06-05

Family

ID=69814337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010091683.1A Active CN110913228B (zh) 2020-02-14 2020-02-14 视频处理系统及视频处理方法

Country Status (1)

Country Link
CN (1) CN110913228B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182372A (ja) * 2008-01-29 2009-08-13 Victor Co Of Japan Ltd 画像圧縮配信装置、及び画像圧縮配信方法
CN101588497A (zh) * 2009-06-23 2009-11-25 硅谷数模半导体(北京)有限公司 用于lcd过驱动的帧缓冲数据压缩、解压缩方法和电路
CN105472442A (zh) * 2015-12-01 2016-04-06 上海交通大学 一种用于超高清帧率上变换的片外缓存压缩系统
CN106131550A (zh) * 2016-07-25 2016-11-16 合网络技术(北京)有限公司 播放多媒体文件的方法及装置
CN107846597A (zh) * 2016-09-20 2018-03-27 上海澜至半导体有限公司 用于视频解码器的数据缓存方法和装置
CN110322904A (zh) * 2019-07-05 2019-10-11 南京芯驰半导体科技有限公司 压缩图像信息读取控制方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182372A (ja) * 2008-01-29 2009-08-13 Victor Co Of Japan Ltd 画像圧縮配信装置、及び画像圧縮配信方法
CN101588497A (zh) * 2009-06-23 2009-11-25 硅谷数模半导体(北京)有限公司 用于lcd过驱动的帧缓冲数据压缩、解压缩方法和电路
CN105472442A (zh) * 2015-12-01 2016-04-06 上海交通大学 一种用于超高清帧率上变换的片外缓存压缩系统
CN106131550A (zh) * 2016-07-25 2016-11-16 合网络技术(北京)有限公司 播放多媒体文件的方法及装置
CN107846597A (zh) * 2016-09-20 2018-03-27 上海澜至半导体有限公司 用于视频解码器的数据缓存方法和装置
CN110322904A (zh) * 2019-07-05 2019-10-11 南京芯驰半导体科技有限公司 压缩图像信息读取控制方法及装置

Also Published As

Publication number Publication date
CN110913228A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US11175854B2 (en) Data processing systems
KR100852084B1 (ko) 메모리 어드레스 변환 장치, 메모리 어드레스 변환 방법 및 이미지 처리 장치
US20050123046A1 (en) Method and device for sharing MPEG frame buffers
CN110708609A (zh) 一种视频播放方法及装置
JP5194703B2 (ja) データ処理装置及び共有メモリのアクセス方法
CN111953991B (zh) 基于windows平台视频CPU+GPU硬件解码加速系统和方法
JPH09172601A (ja) 動画像復号器におけるフレームメモリ及びsdramに1フレームの画像信号を記録する方法
KR100440715B1 (ko) 비디오 디코딩 방법 및 장치
US7598891B2 (en) Data development device and data development method
CN110913228B (zh) 视频处理系统及视频处理方法
CN108024116B (zh) 一种数据缓存方法及装置
JP2006157873A (ja) データ処理システム、再生装置、コンピュータ、再生方法、プログラムおよび記録媒体
CN115209216A (zh) 视频的播放方法、装置及电子设备
US20130278775A1 (en) Multiple Stream Processing for Video Analytics and Encoding
CN116360672A (zh) 访问存储器的方法、装置和电子设备
US7729591B2 (en) Data processing apparatus, reproduction apparatus, data processing system, reproduction method, program, and storage medium
JP3619079B2 (ja) Dvdオーディオ復号システムのビットストリーム緩衝および多重分離装置
JP2010033507A (ja) メモリコントローラおよび画像処理装置
CN114359029B (zh) 图像处理方法及其装置、系统、存储介质
JP4983160B2 (ja) 動画像処理装置
CN118001715A (zh) 视频帧的处理方法、装置、设备及介质
EP3977272B1 (en) Multimedia system with optimized performance
WO2013100919A1 (en) Intelligent msi-x interrupts for video analytics and encoding
KR20020095755A (ko) 비디오 코덱의 메모리 액세스 장치 및 방법
CN117616398A (zh) Gpu范围界定中的性能开销优化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant