CN110895953B - 储备池元件和神经形态元件 - Google Patents

储备池元件和神经形态元件 Download PDF

Info

Publication number
CN110895953B
CN110895953B CN201910858790.XA CN201910858790A CN110895953B CN 110895953 B CN110895953 B CN 110895953B CN 201910858790 A CN201910858790 A CN 201910858790A CN 110895953 B CN110895953 B CN 110895953B
Authority
CN
China
Prior art keywords
spin
reservoir element
layer
ferromagnetic
ferromagnetic layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910858790.XA
Other languages
English (en)
Other versions
CN110895953A (zh
Inventor
佐佐木智生
柴田龙雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN110895953A publication Critical patent/CN110895953A/zh
Application granted granted Critical
Publication of CN110895953B publication Critical patent/CN110895953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的一个方式的储备池元件包括：包含非磁性的导电体的自旋传导层；相对于自旋传导层位于第1方向，且在从上述第1方向俯视时彼此隔着间隔地配置的多个铁磁性层；和与上述自旋传导层的上述铁磁性层电连接的多个连通配线。

Description

储备池元件和神经形态元件
技术领域
本发明涉及储备池(reservoir)元件和神经形态(neuromorphic)元件。
背景技术
神经形态元件是通过神经网络模仿人类的大脑的元件。神经形态元件人工地模仿人类的大脑中的神经元(neuron)和突触(synapse)的关系。
层次型元件是神经形态元件的一种。层次型元件具有配置成层次状的芯片(大脑中的神经元)和连接它们之间的传递单元(大脑中的突触)。层次型元件通过学习传递单元(突触)，提高问题的正确答案率。学习是指从信息中发现能够在将来使用的知识，并在神经形态元件中对输入的数据进行加权。层次型元件在各层次中进行学习。
但是，各层次中的学习如果芯片(神经元)的数量増加，则成为电路设计的较大负担，成为神经形态元件的消耗电力增加的原因。储备池计算机作为减轻该负担的一种方法被研究中。
储备池计算机是神经形态元件的一种。储备池计算机包括储备池元件和输出部。储备池元件包括彼此相互作用的多个芯片。多个芯片通过输入的信号彼此相互作用，输出信号。连接多个芯片的传递单元被固定权重而不学习。输出部学习来自储备池元件的信号，并输出到外部。储备池计算机通过在储备池元件中压缩数据，在输出部中对数据进行加权，来提高问题的正确答案率。储备池计算机中的学习仅由输出部进行。储备池计算机作为能够使神经形态元件的电路设计简化和消耗电力提高的方法的一种备受期待。
在非专利文献1中记载有使用自旋力矩振荡(STO)元件作为芯片(神经元)的神经形态元件。
现有技术文献
非专利文献
非专利文献1：Jacob Torrejon et al.,Nature,Vol.547,pp.428-432(2017).
非专利文献2：S.Takahashi and S.Maekawa,Phys.Rev.B67(5)、052409(2003).
发明内容
发明要解决的课题
但是，将STO元件用于芯片的神经形态元件需要使各个STO元件的共振频率一致。STO元件的共振频率由于制造误差等有时存在偏差，STO元件彼此有时不充分地相互作用。另外，STO元件通过在层叠方向施加高频电流而进行振荡。在具有绝缘层的STO元件的层叠方向长时间施加高频电流成为STO元件的故障的原因。
本发明是鉴于上述情况而开发的，提供一种稳定地工作的储备池元件和神经形态元件。
用于解决课题的方法
本发明为了解决上述问题，提供以下的方法。
(1)第1方式的储备池元件包括：包含非磁性的导电体的自旋传导层；相对于自旋传导层位于第1方向，且在从上述第1方向俯视时彼此隔着间隔地配置的多个铁磁性层；和与上述自旋传导层的上述铁磁性层电连接的多个连通配线。
(2)上述的储备池元件也可以上述多个铁磁性层各自在从上述第1方向俯视时位于与上述多个连通配线各自重叠的位置。
(3)上述的储备池元件中，也可以包括与上述自旋传导层电连接的基准电位端子。
(4)上述的储备池元件中，也可以上述连通配线包含铁磁性体，构成上述连通配线的铁磁性体的磁化的取向方向，与上述铁磁性层的磁化的取向方向相反。
(5)上述的储备池元件也可以在上述自旋传导层与上述多个铁磁性层之间还具有第1隧道势垒层。
(6)上述的储备池元件也可以在上述自旋传导层与上述连通配线之间还具有第2隧道势垒层。
(7)上述的储备池元件中，也可以上述多个铁磁性层中相邻的两个铁磁性层的距离为构成上述自旋传导层的材料的自旋输运长度以下。
(8)上述的储备池元件中，也可以上述多个铁磁性层中相邻的两个铁磁性层的距离为构成上述自旋传导层的材料的自旋扩散长度以下。
(9)上述的储备池元件中，也可以上述自旋传导层包含选自Cu、Ag、Al的任意元素的金属或合金。
(10)上述的储备池元件中，也可以上述自旋传导层包含选自Si、Ge、C的任意元素的单质或化合物。
(11)上述的储备池元件中，也可以上述多个铁磁性层在从上述第1方向俯视时呈六方格子状排列。
(12)上述的储备池元件中，也可以上述多个铁磁性层形成有多个在从上述第1方向俯视时铁磁性层密排而成的集合体，在上述集合体中，上述铁磁性层呈六方格子状排列。
(13)第2方式的神经形态元件包括：上述方式的储备池元件；与上述储备池元件连接的输入部；和输出部，其与上述储备池元件连接，学习来自上述储备池元件的信号。
发明的效果
本实施方式的储备池元件和神经形态元件能够稳定地工作。
附图说明
图1是第1实施方式的神经形态元件的概念图。
图2是第1实施方式的储备池元件的立体图。
图3是第1实施方式的储备池元件的侧视图。
图4是第1实施方式的储备池元件的俯视图。
图5是第1实施方式的储备池元件的另一例的俯视图。
图6是第1实施方式的储备池元件的另一例的俯视图。
图7是第1实施方式的储备池元件的另一例的俯视图。
图8A是表示第1实施方式的储备池元件的制造方法的截面图。
图8B是表示第1实施方式的储备池元件的制造方法的截面图。
图8C是表示第1实施方式的储备池元件的制造方法的截面图。
图8D是表示第1实施方式的储备池元件的制造方法的截面图。
图9是表示第1实施方式的储备池元件的使用方式的另一例的图。
图10是第1实施方式的储备池元件的另一例的截面图。
图11是第2实施方式的储备池元件的立体图。
图12是第3实施方式的储备池元件的侧视图。
图13是第4实施方式的储备池元件的侧视图。
图14是用于说明神经形态元件的动作的一例的示意图。
图15是用于说明神经形态元件的动作的另一例的示意图。
图16是用于说明神经形态元件的另一例的示意图。
图17是用于说明神经形态元件的另一例的示意图。
图18是第5实施方式的储备池元件的俯视图。
附图标记说明
1、1’、1A、1B、1C、1D、1E、1F、1G 铁磁性层
1A 输入端子
1B 输出端子
2、2’ 自旋传导层
3、3m 连通配线
3C 共用电极层
3G 基准电位端子
4 第1隧道势垒层
5 第2隧道势垒层
10、10A、10B、10C、10D、10E、11、12、13、14 储备池元件
20 输入部
21、22、23、24 输入端子
30 输出部
31、32 输出端子
40 第2输出部
41、42、43 端子
100 神经形态元件
A 集合体
Cp 芯片
HM 硬掩模(hard mask)
I 层间绝缘膜
Sb 基板
Sp 突触
具体实施方式
以下，适当参照附图对本实施方式进行详细地说明。以下说明中使用的附图为了更容易理解特征，方便起见，有时放大表示成为特征的部分，各构成要素的尺寸比率等有时与实际不同。在以下说明中例示的材料、尺寸等为一例，本发明不限定于此，在实现本发明的效果的范围内可实施适当变更。
「第1实施方式」
图1是第1实施方式的神经形态元件的概念图。神经形态元件100具有：输入部20、储备池元件10和输出部30。输入部20和输出部30，与储备池元件10连接。
神经形态元件100将从输入部20输入的信号在储备池元件10中压缩，对在输出部30中压缩后的信号进行加权(学习)，并将信号输出到外部。
输入部20将从外部输入的信号传递到储备池元件10。输入部20包含例如多个传感器。多个传感器感测神经形态元件100的外部的信息，将信息作为信号输入到储备池元件10。信号可以将外部的信息的变化随时间连续地输入到储备池元件10，也可以以规定的时间域分割并输入到储备池元件10。
储备池元件10具有多个芯片Cp。多个芯片Cp相互作用。输入到储备池元件10的信号含有大量信息。信号含有的大量信息通过多个芯片Cp相互作用，压缩为需要的信息。压缩后的信号传递到输出部30。储备池元件10不进行学习。即，多个芯片Cp仅分别相互作用，不对传递多个芯片Cp之间的信号进行加权。
输出部30从储备池元件10的芯片Cp接收信号。输出部30进行学习。输出部30按来自各芯片Cp的每个信号通过学习进行加权。输出部30包含例如非易失性存储器。非易失性存储器例如为磁阻效应元件。输出部30将信号输出到神经形态元件100的外部。
神经形态元件100通过在储备池元件10中压缩数据，在输出部30中对数据进行加权，来提高问题的正确答案率。
另外，神经形态元件100在消耗电力方面表现优异。神经形态元件100中，学习仅由输出部30进行。学习是调整从各芯片Cp传递的信号的权重。信号的权重根据信号的重要度决定。如果随时调整信号的权重，则芯片Cp之间的电路激活(active)。激活的电路越多，神经形态元件100的消耗电力越大。神经形态元件100只要仅最终阶段的输出部30学习即可，在消耗电力方面表现优异。
图2是第1实施方式的储备池元件10的立体图。图3是第1实施方式的储备池元件10的侧视图。图4是第1实施方式的储备池元件10的俯视图。
储备池元件10包括：多个铁磁性层1、自旋传导层2和多个连通配线3。多个铁磁性层1与图1中的芯片Cp对应。
在此，对方向进行规定。将自旋传导层2的扩展的面内中任意的方向设为x方向，将自旋传导层2的扩展的面内中与x方向交叉的(例如，大致正交)方向设为y方向，将与自旋传导层2的扩展的面交叉的(例如，大致正交)方向设为z方向。z方向为第1方向的一例。
自旋传导层2在xy面内连续地扩展。自旋传导层2由非磁性的导电体构成。自旋传导层2传播从铁磁性层1渗入的自旋流。
自旋传导层2由自旋扩散长度和自旋输运长度长的材料构成。自旋扩散长度是注入到自旋传导层2的自旋扩散，直至注入的自旋的信息减半的距离。自旋输运长度是直到在非磁性体内流动的自旋极化电流的自旋流减半的距离。当对自旋传导层2的施加电压小时，自旋扩散长度和自旋输运长度大致一致。另一方面，当对自旋传导层2的施加电压变大时，由于漂移效应，自旋输运长度比自旋扩散长度长。
自旋传导层2例如为金属或半导体。用于自旋传导层2的金属例如为包含选自Cu、Ag、Al、Mg、Zn中任一种元素的金属或合金。用于自旋传导层2的半导体例如为选自Si、Ge、C中任一种的元素的单体或合金。例如举出有Si、Ge、Si-Ge化合物、石墨烯等。
铁磁性层1形成于自旋传导层2的一面。铁磁性层1在z方向上突出，在xy面内相互隔开距离地存在多个。铁磁性层1相对于一个自旋传导层2存在多个。相邻的铁磁性层1例如由层间绝缘膜绝缘。
多个铁磁性层1例如从z方向俯视时排列成六方格子状(参照图4)。输入到铁磁性层1的信号作为自旋流在自旋传导层2内传播。在铁磁性层1排列成六方格子状的情况下，从铁磁性层1输入的信号容易与从其它铁磁性层1输入的信号相互干涉。
多个铁磁性层1的排列不局限于图4的情况。图5～图7是第1实施方式的储备池元件的另一例的俯视图。
图5所示的储备池元件10A的多个铁磁性层1排列成正方格子状。相邻的铁磁性层1之间的距离相等，使输入信号均质化。
图6所示的储备池元件10B的多个铁磁性层1密集成六方格子状。因铁磁性层1的密集度变高，输入到不同的铁磁性层1的信号容易相互干涉。此外，即使在该情况下，铁磁性层1彼此也绝缘。
图7所示的储备池元件10C形成多个铁磁性层1密集的集合体A。在集合体A中，铁磁性层1排列成六方格子状。相邻的铁磁性层1彼此绝缘。储备池元件10C中，输入到构成一个集合体A的铁磁性层1的信号彼此的相互干涉和输入到构成不同的集合体A的铁磁性层1的信号彼此的相互干涉，相互干涉的条件是不同的。在储备池元件10C中，通过调整相互干涉的条件，储备池元件10C强调特定的信号并将其传递到输出部30。
各个铁磁性层1的形状例如为圆柱状(参照图1)。铁磁性层1的形状不局限于圆柱状。铁磁性层1的形状也可以例如为，椭圆柱状、四棱柱、圆锥、椭圆锥、截圆锥、四棱锥台等。
铁磁性层1包含铁磁性体。铁磁性层1包含例如选自Cr、Mn、Co、Fe和Ni的金属，包含一种以上这些金属的合金，包含这些金属和B、C、和N的至少一种以上的元素的合金。铁磁性层1例如为Co-Fe、Co-Fe-B、Ni-Fe、Co-Ho合金(CoHo2)、Sm-Fe合金(SmFe12)。当铁磁性层1包含Co-Ho合金(CoHo2)、Sm-Fe合金(SmFe12)时，铁磁性层1容易成为面内磁化膜。
相邻的两个铁磁性层1的距离优选为构成自旋传导层2的材料的自旋输运长度以下，优选为自旋扩散长度以下。
连通配线3与自旋传导层2的与铁磁性层1的相反侧的面电连接。连通配线3可以与自旋传导层2直接连接，也可以经由其它层连接。图1和图3所示的连通配线3从自旋传导层2在-z方向上突出，在xy面内相互分开地存在多个。
连通配线3包含导电体。连通配线3例如为Cu、Al、Au。相邻的连通配线3被绝缘。
图1和图3所示的连通配线3分别配设于与多个铁磁性层1分别对应的位置。即，各个铁磁性层1和各个连通配线3从z方向俯视时重叠。
接着，对神经形态元件100中的储备池元件10的制造方法的一例进行说明。图8A～图8D是表示第1实施方式的储备池元件10的制造方法的截面图。
首先，在基板Sb上形成孔(ホール)，并在孔内填充导电体(图8A)。基板Sb例如为半导体基板。基板Sb优选例如Si、AlTiC。Si、AlTiC容易得到平坦性优异的表面。例如，使用反应性离子蚀刻(RIE)形成孔。在孔内充电的导电体成为连通配线3。
接着，通过化学机械研磨(CMP)使基板Sb和连通配线3的表面平坦化。在平坦化后的基板Sb、连通配线3上依次层叠自旋传导层2、铁磁性层1’(图8B)。例如使用化学气相沉积法(CVD)层叠自旋传导层2和铁磁性层1’。
接着，在铁磁性层1’的表面的规定位置形成硬掩模HM(图8C)。没有被铁磁性层1’的硬掩模HM覆盖的部分通过RIE或离子铣削除去。通过除去不需要的部分，铁磁性层1’成为多个铁磁性层1。最后，利用层间绝缘膜I对铁磁性层1之间进行保护(图8D)。通过上述流程得到第1实施方式的神经形态元件100。
接着，对神经形态元件100的功能进行说明。图14是用于说明神经形态元件100的动作的一例的示意图。输入部20具有多个输入端子21、22、23、24…。构成输入部20的多个输入端子21、22、23、24…分别与储备池元件10的某个铁磁性层1连接。从外部向输入部20输入输入信号。输入信号例如按每个时间域分割，作为多个信号S1、S2、S3、S4、S5、S6…输入到输入部20。示出了不处理输入信号进行输入的例子，但也可以输入进行了Fast FourierTransform Analysis(FFT analysis)后的信号。FFT analysis能够过滤由噪声引起的小的振幅的信号。当输入端子21、22、23、24接收到外部的信号时，从对应的铁磁性层1A、1B、1C、1D向连通配线3流动电流，将信号S1、S2、S3、S4、S5、S6输入到储备池元件10。输入信号例如以时间序列顺序按信号S1、信号S2、信号S3、信号S4的顺序分割。以被输入信号S1的铁磁性层1A、被输入信号S2的铁磁性层1B、被输入信号S3的铁磁性层1C、被输入信号S4的铁磁性层1D的顺序流动写入电流。在连通配线3分别配设于与多个铁磁性层1分别对应的位置的情况下，电流大多在z方向上流动。
电流因铁磁性层1A、1B、1C、1D而自旋极化，到达自旋传导层2。电荷流动于连通配线3，在自旋传导层2内几乎不流动。自旋流在自旋传导层2内流动。即，自旋从铁磁性层1注入到铁磁性层1附近的自旋传导层2，自旋蓄积于自旋传导层2。蓄积的自旋作为自旋流在自旋传导层2内传播。从铁磁性层1注入的自旋在自旋传导层2内以各个铁磁性层1为基准在周围扩散。
自旋扩散的范围根据电流的施加时间、施加量而变化。这是因为，蓄积于铁磁性层1附近的自旋量和自旋输运长度发生变化。如果电流的施加量多，则自旋输运长度变长，自旋流从铁磁性层1A、1B、1C、1D的附近向广范围传输。
电流从各个铁磁性层1A、1B、1C、1D向连通配线3流动时，自旋流从施加了电流的铁磁性层1A、1B、1C、1D附近的各个位置在自旋传导层2内扩散。从不同的位置传输的自旋流分别相互干涉。例如，从铁磁性层1A传输的自旋流和从铁磁性层1B传输的自旋流相互干涉。从铁磁性层1A传输的自旋流和从铁磁性层1B传输的自旋流，比从铁磁性层1A传输的自旋流和从铁磁性层1C传输的自旋流容易相互干涉。这是因为，铁磁性层1A与铁磁性层1B之间的距离比铁磁性层1A与铁磁性层1C之间的距离近。即，铁磁性层1之间的距离越近，输入的信号S1、S2、S3、S4、S5、S6…彼此越容易干涉。自旋寿命在为Ta、Pt等金属的情况下为数百psec，在为Si等半导体的情况下为数nsec。注入到自旋传导层2的自旋的信息以数百psec～数nsec程度变得不能被读取。因此，时间序列越近的信号S1、S2、S3、S4、S5、S6…越容易相互干涉。因此，优选时间序列越近的信号S1、S2、S3、S4、S5、S6…越输入到距离近的铁磁性层1。例如，优选被输入信号S1的铁磁性层1A与被输入信号S2的铁磁性层1B的距离，比被输入信号S1的铁磁性层1A与被输入信号S3的铁磁性层1C的距离近。
最后，将信号从储备池元件10输出到输出部30。输出部30具有例如多个输出端子31、32、…。多个输出端子31、32…与任意的铁磁性层1连接。图14中，示出了其与连接了输入用的输入端子21、22、23、24…的铁磁性层1A、1B、1C、1D不同的铁磁性层1E、1F连接的例子。输入和输出能够切换，也可以将输出用的输出端子31，32…与连接了输入用的输入端子21、22、23、24…的铁磁性层1A、1B、1C、1D连接。信号作为连通配线3与铁磁性层1之间的电位差被读出。虽然在自旋传导层2内电流不流动，但自旋流流动。当自旋流产生时，自旋传导层2相对于铁磁性层1的自旋的电势(potential)变化，产生电位差。电位差以任意的连通配线3为基准电位，作为基准电位与各个铁磁性层1之间的电位差被读出。
各个铁磁性层1附近的自旋传导层2的电位受到从不同的位置扩散的自旋流的影响。从一个铁磁性层1作为电位差读出的信号包含写入到其它铁磁性层1的信息，且信息被压缩。
最后压缩的信号经由多个输出端子31、32、…传递到输出部30。输出部30通过学习对分别从铁磁性层1读出的信号进行加权。图15是用于说明神经形态元件100的动作的另一例的示意图。图15是输入信号的分割的方法，输入端子21、22、23、24、31、32…的连接部位与图14所示的例不同。图15所示的例没有将输入信号与信号S1、S2、S3、S4…重叠，并时间序列地分割。另外，在图15所示的神经形态元件中也是被输入时间序列越分离的信号S1、S2、S3、S4…的铁磁性层1A、1B、1C、1D，相互的距离越远离的结构。
另外，图16是用于说明神经形态元件的另一例的示意图。图16所示的神经形态元件具有第2输出部40，这一点与图15所示的例子不同。第2输出部40的各个端子41、42、43，经由突触Sp与输出部30的各个输出端子31、32连接。在从输出部30的各个输出端子31、32向第2输出部40的各个端子41、42、43传输信息时，利用突触Sp对数据附加加权。图16所示的神经形态元件在输出部30与第2输出部40之间进行学习。即，图16所示的神经形态元件是深度神经网络的结构。通过神经形态元件为深度神经网络的结构，能够识别更加复杂的信息。
另外，图17是用于说明神经形态元件的另一例的示意图。图17所示的神经形态元件中，储备池元件10并列排列，与各个储备池元件10连接的输出部30共用，这一点与图15所示的例子不同。通过采用这样的结构，也能够同时识别来自多个传感器的输出和信号速度不同的信号，能够实现多模式(multimodal)的储备池元件。
如上所述，第1实施方式的储备池元件10在自旋传导层2内，从各个铁磁性层1传输的自旋流相互干涉。从输入部20输入的信号在自旋传导层2内相互干涉，在自旋传导层2内产生特定的状态。即，从输入部20输入的信号在自旋传导层2内被压缩成一个状态。因此，第1实施方式的神经形态元件100利用储备池元件10适当地压缩信号。通过压缩信号，仅输出部30学习即可，神经形态元件100的消耗电力降低。
另外，第1实施方式的储备池元件10能够进行各种变更。
图9是第1实施方式的储备池元件的另一例的立体图。图9所示的储备池元件10D具有基准电位端子3G，铁磁性层1被分为输入端子1A和输出端子1B。
基准电位端子3G与自旋传导层2电连接。基准电位端子3G优选处于充分远离各个输出端子1B的位置。基准电位端子3G由与连通配线3同样的材料构成。
铁磁性层1被分为用于输入信号的输入端子1A和用于输出信号的输出端子1B。电流从各个输入端子1A向连通配线3流动时，自旋流在自旋传导层2内流动，并相互干涉。输出端子1B将某个瞬间的输出端子1B附近的自旋传导层2中的自旋与输出端子1B的磁化的电势的不同作为电位差输出。以基准电位端子3G为基准，测量各个输出端子1B的电位V1、V2、V3。电位V1、V2、V3成为输出信号。通过由基准电位端子3G固定基准电位，能够进行电位V1、V2、V3的相对评价。
输入端子1A与输出端子1B的最短距离，优选为构成自旋传导层2的材料的自旋输运长度以下，优选为自旋扩散长度以下。通过自旋流充分传输到输出端子1B，输出信号的SN(Signal/Noise)比提高。
另外，在划分输入端子1A和输出端子1B的情况下，在与输出端子1B相对的位置也可以没有连通配线3。另外，如图10所示，与输入端子1A或输出端子1B相对的连通配线3彼此也可以通过共用电极层3C相互连接。
「第2实施方式」
图11是第2实施方式的储备池元件的截面图。第2实施方式的储备池元件11的连通配线3m包含磁性体，这一点与第1实施方式的储备池元件10不同。其它结构与第1实施方式的储备池元件10相同，省略说明。另外，图11中，对与图1相同的结构标注相同的符号。
连通配线3m包含磁性体。连通配线3m只要在靠近自旋传导层2的位置包含磁性体即可。连通配线3m例如也可以为从靠近自旋传导层2的位置起依次层叠铁磁性层和导电层的结构。磁性体能够使用与铁磁性层1同样的材料。
连通配线3m的磁化的取向方向与铁磁性层1的磁化的取向方向相反。在磁化的取向方向不同的铁磁性层1与连通配线3m之间流动电流时，能够有效地注入与自旋传导层2相同方向的自旋。
以铁磁性层1的磁化在+x方向上取向，连通配线3m的磁化在-x方向取向的情况为例进行说明。电流例如依次流动于铁磁性层1、自旋传导层2、连通配线3m。电流从铁磁性层1流向自旋传导层2时，-x方向的自旋从铁磁性层1注入到自旋传导层2。另一方面，电流从自旋传导层2流向连通配线3m时，由于连通配线3m的磁化在-x方向上取向，所以-x方向的自旋从连通配线3m流到自旋传导层2。因此，当连通配线3m包含铁磁性体时，能够有效地注入与自旋传导层2相同方向的自旋。
第2实施方式的储备池元件11能够应用于神经形态元件100。另外，第2实施方式的储备池元件11得到与第1实施方式的储备池元件10同样的效果。另外，第2实施方式的储备池元件11向自旋传导层2有效地供给自旋。因此，促进自旋传导层2内的自旋流的干涉，储备池元件11能够表现更复杂的现象。
「第3实施方式」
图12是第3实施方式的储备池元件的截面图。第3实施方式的储备池元件12具有第1隧道势垒层4，这一点与第1实施方式的储备池元件10不同。其它结构与第1实施方式的储备池元件10相同，省略说明。另外，图10中，对与图1相同的结构标注相同的符号。
第1隧道势垒层4位于铁磁性层1与自旋传导层2之间。第1隧道势垒层4例如在xy面内连续扩展。第1隧道势垒层4也可以仅在铁磁性层1与自旋传导层2之间的位置，在xy面内散布。
第1隧道势垒层4由非磁性体的绝缘体构成。第1隧道势垒层4例如为Al2O3、SiO2、MgO、MgAl2O4等。另外，第1隧道势垒层4也可以为上述材料中的Al、Si、Mg的一部分置换为Zn、Be等的材料等。MgO、MgAl2O4能够在铁磁性层1与自旋传导层2之间实现相干隧道现象，能够从铁磁性层1向自旋传导层2有效地注入自旋。
第1隧道势垒层4的厚度优选低于3nm。如果第1隧道势垒层4的厚度的电阻高，则能够抑制来自自旋传导层2的自旋流的返流。但是，当第1隧道势垒层4的厚度为3nm以上时，作为第1隧道势垒层4的自旋滤波的自旋散射效应不增大而仅电阻变高，噪声会增加。
第1隧道势垒层4与自旋传导层2相比，自旋阻力较大。自旋阻力是定量表示自旋流的流动容易度(自旋弛豫的难度)的量。
自旋阻力Rs用下式定义(参照非专利文献1)。
【式1】
在此，λ为材料的自旋扩散长度，ρ为材料的电阻率，A为材料的截面积。
在非磁性体中，在截面积A相等的情况下，根据式(1)中，作为自旋阻力率的ρλ的值决定自旋阻力的大小。
自旋流动于自旋阻力低的部分。由于第1隧道势垒层4包含绝缘体，所以电阻率大，自旋阻力大。第1隧道势垒层4抑制到达了自旋传导层2的自旋返回铁磁性层1的情况。
第3实施方式的储备池元件12能够应用于神经形态元件100。另外，第3实施方式的储备池元件12得到与第1实施方式的储备池元件10同样的效果。另外，第3实施方式的储备池元件12能够由注入到自旋传导层2的自旋有效地产生自旋流。因此，促进自旋传导层2内的自旋流的干涉，储备池元件12能够表现更复杂的现象。
「第4实施方式」
图13是第4实施方式的储备池元件的截面图。第4实施方式的储备池元件13具有第2隧道势垒层5，这一点与第3实施方式的储备池元件12不同。其它结构与第3实施方式的储备池元件12相同，省略说明。另外，图13中，对与图12相同的结构标注相同的符号。
第2隧道势垒层5位于自旋传导层2与连通配线3之间。第2隧道势垒层5例如在xy面内连续扩展。第2隧道势垒层5也可以仅在铁磁性层1与自旋传导层2之间的位置，在xy面内散布。
第2隧道势垒层5由非磁性体的绝缘体构成。第2隧道势垒层5由与第1隧道势垒层4同样的材料构成。第2隧道势垒层5的厚度与第1隧道势垒层4的厚度同等。
第2隧道势垒层5与自旋传导层2比较，自旋阻力较大。第2隧道势垒层5抑制到达了自旋传导层2的自旋流动于连通配线3的情况。
第4实施方式的储备池元件13能够应用于神经形态元件100。另外，第4实施方式的储备池元件13得到与第1实施方式的储备池元件10同样的效果。另外，第4实施方式的储备池元件13能够由注入到自旋传导层2的自旋有效地产生自旋流。因此，促进自旋传导层2内的自旋流的干涉，储备池元件13能够表现更复杂的现象。
图18是第5实施方式的储备池元件的俯视图。第5实施方式的储备池元件14的自旋传导层2’为圆环状，多个铁磁性层1沿着圆环状的自旋传导层2’散布，这一点与第1实施方式的储备池元件10不同。其它结构与第1实施方式的储备池元件10相同，省略说明。另外，图18中，对与图1相同的结构标注相同的符号。
输入信号例如按每个时间域分割，作为多个信号S1、S2、S3、S4…输入到储备池元件14。例如，信号S1输入到铁磁性层1A，信号S2输入到铁磁性层1B，信号S3输入到铁磁性层1C。信号S1、S2、S3、S4…被转换为自旋流，分别从铁磁性层1A、1B、1C输入到自旋传导层2’。从各个铁磁性层1A、1B、1C扩散的自旋流沿着自旋传导层2’的周向传播，并相互干涉。
自旋传导层2’中的自旋流的干涉例如从铁磁性层1E，1F，1G作为电位差被输出。另外，也可以依次改变对铁磁性层的信号的输入位置和从铁磁性层的信号的输出位置。
以上，对本发明优选的实施方式的一例进行了详细描述，但本发明不限定于该实施方式，在权利要求的范围内记载的本发明的要旨的范围内可以进行各种变形、变更。
例如，也可以组合第1实施方式的储备池元件10～第5实施方式的储备池元件14具有的特征的结构。

Claims (13)

1.一种储备池元件，其特征在于，包括：
包含非磁性的导电体的自旋传导层；
相对于所述自旋传导层位于第1方向，且在从所述第1方向俯视时彼此隔着间隔地配置的多个铁磁性层；和
与所述自旋传导层的所述铁磁性层电连接的多个连通配线，
所述自旋传导层沿着一面连续地扩展，
所述连通配线分别配设于与多个所述铁磁性层分别对应的位置。
2.如权利要求1所述的储备池元件，其特征在于：
所述多个铁磁性层各自在从所述第1方向俯视时位于与所述多个连通配线各自重叠的位置。
3.如权利要求1或2所述的储备池元件，其特征在于：
包括与所述自旋传导层电连接的基准电位端子。
4.如权利要求1或2所述的储备池元件，其特征在于：
所述连通配线包含铁磁性体，
构成所述连通配线的铁磁性体的磁化的取向方向，与所述铁磁性层的磁化的取向方向相反。
5.如权利要求1或2所述的储备池元件，其特征在于：
在所述自旋传导层与所述多个铁磁性层之间还具有第1隧道势垒层。
6.如权利要求1或2所述的储备池元件，其特征在于：
在所述自旋传导层与所述连通配线之间还具有第2隧道势垒层。
7.如权利要求1或2所述的储备池元件，其特征在于：
所述多个铁磁性层中相邻的两个铁磁性层的距离为构成所述自旋传导层的材料的自旋输运长度以下。
8.如权利要求1或2所述的储备池元件，其特征在于：
所述多个铁磁性层中相邻的两个铁磁性层的距离为构成所述自旋传导层的材料的自旋扩散长度以下。
9.如权利要求1或2所述的储备池元件，其特征在于：
所述自旋传导层包含选自Cu、Ag、Al、Mg、Zn的任意元素的金属或合金。
10.如权利要求1或2所述的储备池元件，其特征在于：
所述自旋传导层包含选自Si、Ge、C的任意元素的单质或化合物。
11.如权利要求1或2所述的储备池元件，其特征在于：
所述多个铁磁性层在从所述第1方向俯视时呈六方格子状排列。
12.如权利要求1或2所述的储备池元件，其特征在于：
所述多个铁磁性层形成有多个在从所述第1方向俯视时铁磁性层密排而成的集合体，
在所述集合体中，所述铁磁性层呈六方格子状排列。
13.一种神经形态元件，其包括：
权利要求1～12中任一项所述的储备池元件；
与所述储备池元件连接的输入部；和
输出部，其与所述储备池元件连接，学习来自所述储备池元件的信号。
CN201910858790.XA 2018-09-12 2019-09-11 储备池元件和神经形态元件 Active CN110895953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2018/033800 2018-09-12
PCT/JP2018/033800 WO2020053988A1 (ja) 2018-09-12 2018-09-12 リザボア素子及びニューロモルフィック素子

Publications (2)

Publication Number Publication Date
CN110895953A CN110895953A (zh) 2020-03-20
CN110895953B true CN110895953B (zh) 2023-08-04

Family

ID=68886686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910858790.XA Active CN110895953B (zh) 2018-09-12 2019-09-11 储备池元件和神经形态元件

Country Status (5)

Country Link
US (1) US11665976B2 (zh)
EP (1) EP3640959B1 (zh)
JP (1) JP6625281B1 (zh)
CN (1) CN110895953B (zh)
WO (1) WO2020053988A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11544517B2 (en) * 2020-10-03 2023-01-03 MHG IP Holdings, LLC RFID antenna

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534493B1 (ja) * 2012-08-09 2014-07-02 独立行政法人科学技術振興機構 スピンモータ及びスピン回転部材
CN107194462A (zh) * 2016-03-15 2017-09-22 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络
CN108292705A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
CN108336222A (zh) * 2018-01-19 2018-07-27 华中科技大学 一种基于铁磁材料的忆阻器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004164692A (ja) * 2002-11-08 2004-06-10 Toshiba Corp 磁気記録媒体及びその製造方法
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP2012209358A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
US9165246B2 (en) * 2013-01-29 2015-10-20 Hewlett-Packard Development Company, L.P. Neuristor-based reservoir computing devices
US10395168B2 (en) * 2015-10-26 2019-08-27 International Business Machines Corporation Tunable optical neuromorphic network
US20170330070A1 (en) * 2016-02-28 2017-11-16 Purdue Research Foundation Spin orbit torque based electronic neuron
US10340901B2 (en) * 2017-03-01 2019-07-02 Tdk Corporation Random number generator, random number generation device, neuromorphic computer, and quantum computer
JP7108987B2 (ja) 2017-05-15 2022-07-29 国立大学法人大阪大学 情報処理装置及び情報処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534493B1 (ja) * 2012-08-09 2014-07-02 独立行政法人科学技術振興機構 スピンモータ及びスピン回転部材
CN108292705A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
CN108292703A (zh) * 2015-11-27 2018-07-17 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
CN107194462A (zh) * 2016-03-15 2017-09-22 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络
CN108336222A (zh) * 2018-01-19 2018-07-27 华中科技大学 一种基于铁磁材料的忆阻器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mrigank Sharad等."Spin-Based Neuron Model With Domain-Wall Magnets as Synapse".《IEEE Transactions on Nanotechnology》.2012,第11卷正文第1、3-4节，图3-5. *

Also Published As

Publication number Publication date
US11665976B2 (en) 2023-05-30
CN110895953A (zh) 2020-03-20
EP3640959B1 (en) 2022-06-22
EP3640959A1 (en) 2020-04-22
US20200083433A1 (en) 2020-03-12
JPWO2020053988A1 (ja) 2020-10-22
JP6625281B1 (ja) 2019-12-25
WO2020053988A1 (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6620915B1 (ja) リザボア素子及びニューロモルフィック素子
CN110895952B (zh) 储备池元件和神经形态元件
CN110462814B (zh) 自旋元件及磁存储器
JP2014509389A (ja) 磁界感知デバイス
US20230065198A1 (en) Differentially programmable magnetic tunnel junction device and system including same
CN110895953B (zh) 储备池元件和神经形态元件
Roy Separating read and write units in multiferroic devices
JP2020053532A (ja) メモリスタ回路、メモリスタ制御システム、アナログ積和演算器、及びニューロモーフィックデバイス
JP6819843B1 (ja) 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法
JP6866917B2 (ja) リザボア素子の動作方法
JP6973679B2 (ja) 磁性素子、磁気メモリ、リザボア素子、認識機及び磁性素子の製造方法
US20220130900A1 (en) Arithmetic operation circuit and neuromorphic device
JP7140294B2 (ja) 磁気記録アレイ及びリザボア素子
JP6897888B2 (ja) リザボア素子及びニューロモルフィック素子
Bandyopadhyay et al. A non-volatile all-spin analog matrix multiplier: An efficient hardware accelerator for machine learning
Wei et al. Characteristics of signal propagation in multiferroic majority logic gates subjected to thermal noise
TWI804064B (zh) 磁陣列及磁陣列的製造方法
Rahman et al. A Non-Volatile All-Spin Analog Matrix Multiplier: An Efficient Hardware Accelerator for Machine Learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant