CN110888828A - 一种数据接口复用控制电路 - Google Patents

一种数据接口复用控制电路 Download PDF

Info

Publication number
CN110888828A
CN110888828A CN201911141572.0A CN201911141572A CN110888828A CN 110888828 A CN110888828 A CN 110888828A CN 201911141572 A CN201911141572 A CN 201911141572A CN 110888828 A CN110888828 A CN 110888828A
Authority
CN
China
Prior art keywords
signal
resistor
data interface
level
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911141572.0A
Other languages
English (en)
Inventor
林俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengonda Technology Co Ltd
Original Assignee
Hengonda Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengonda Technology Co Ltd filed Critical Hengonda Technology Co Ltd
Priority to CN201911141572.0A priority Critical patent/CN110888828A/zh
Publication of CN110888828A publication Critical patent/CN110888828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种数据接口复用控制电路，包括数据接口信号输入端，用于跟外部数据接口引脚连接；电平输出端，用于跟模组的开关引脚连接；反馈输入端，用于跟模组的工作信号端连接；信号整流单元，其与数据信号输入端连接，将数据接口信号输入端的电平跳变信号整流成恒定的高电平信号；反馈控制单元，其与反馈输入端连接，还与信号整流单元连接，能将恒定的高电平信号通过旁路接地转换成恒定的低电平信号；输出控制单元，其与电平输出端连接，还与信号整流单元、反馈控制单元连接。本发明的优点在于：实现外设模组的上电或复位等控制，不用重新设计主板，节约设计空间；本发明在不工作的情况下，不会产生额外的功耗。

Description

一种数据接口复用控制电路
技术领域
本发明涉及计算机控制电路技术领域，具体地涉及一种数据接口复用控制电路。
背景技术
随着各类嵌入式电子类产品集成度不断提升，功能日益增多，主控芯片的IO资源受封装和成本限制，数量相对固定，如数据接口；而很多外设模块又需要做电源控制或复位需求，目前面对IO不足的设计时，只能选择重新设计主板或更换方案，主要是通过IO扩展芯片或者更换具有更多管引脚的MCU来替代，这就造成设计难度及成本的增加，特别是在外设模块需要用连接器及连接线扩展的情况下，成本增加较多，浪费整机空间。
发明内容
本发明要解决的技术问题，在于提供一种数据接口复用控制电路，是基于数据接口复用的电源时序控制电路，用于设置在外设模组，实现外设模组自控制。
本发明是这样实现的：一种数据接口复用控制电路，包括：
数据接口信号输入端，用于跟外部数据接口引脚连接；
电平输出端，用于跟模组的开关引脚连接；
反馈输入端，用于跟所述模组的工作信号端连接；
信号整流单元，其与所述数据信号输入端连接，将所述数据接口信号输入端的电平跳变信号整流成恒定的高电平信号；
反馈控制单元，其与所述反馈输入端连接，还与所述信号整流单元连接，能将所述恒定的高电平信号通过旁路接地转换成恒定的低电平信号；
输出控制单元，其与所述电平输出端连接，还与所述信号整流单元、反馈控制单元连接；所述输出控制单元在接收所述恒定的高电平信号时，将所述电平输出端的输出电平由高变低，所述输出控制单元在接收所述恒定的低电平信号时，将所述电平输出端的输出电平由低变高。
进一步地，所述信号整流单元包括电容C1、电容C2、二极管D1与二极管D2，所述输出控制单元包括电阻R1、三极管Q1、电阻R2与电阻R3，所述反馈控制单元包括电阻R4、电容C3、电阻R5与三极管Q2；
所述数据接口信号输入端与电容C1的一端连接，电容C1的另一端与二极管D1的正极端、二极管D2的负极端连接，二极管D1的负极端与电容C2的一端、电阻R2的一端、三级管Q2的集电极端连接，二极管D2的正极端与电容C2的另一端、接地端连接，电阻R1的一端与供电端连接，电阻R1的另一端与三极管Q1的集电极端、所述电平输出端连接，三极管Q1的基极端与电阻R3的一端、电阻R2的另一端连接，三极管Q1的发射极端以及电阻R3的另一端均与接地端连接，电阻R4的一端与所述反馈输入端连接，电阻R4的另一端与电容C3的一端、电阻R5的一端、三级管Q2的基极端连接，电容C3的另一端、电阻R5的另一端、三极管Q2的发射极端均与接地端连接。
进一步地，所述数据接口信号输入端与I2C或I2S或SPI接口的CLK引脚连接。
进一步地，所述数据接口信号输入端与串口的TXD引脚连接。
进一步地，所述电平输出端与模组的复位引脚连接。
本发明具有如下优点：基于数据接口复用的电源时序控制电路，通过采集数据线接口上的电平跳变，整流成恒定的高电平控制信号，控制模组时序引脚，如开关引脚或复位引脚等；模组启动后，通过反馈控制单元关闭输出控制单元，从而实现外设模组的上电或复位等控制，不用重新设计主板，节约设计空间，控制成本；支持但不限于I2C、UART、SPI、I2S等常用IO组成的通讯接口，本发明在不工作的情况下，不会产生额外的功耗，特别适合于对功耗有要求的模组电路上。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明的数据接口复用控制电路的示意图。
图2是本发明用于外设模组的线路连接示意图。
具体实施方式
参阅图1至图2，本发明的数据接口复用控制电路10的实施例一；包括数据接口信号输入端，其为图中的INPUT，与I2C或I2S或SPI接口的CLK引脚连接30；电平输出端，其为图中的PWR_KEY，与模组20的开关引脚201连接；反馈输入端，其为图中的MOUDLE_CTRL，与所述模组20的工作信号端202连接；其中，模组20具体是控制器或控制板或通讯模块或可调电源模块等。
信号整流单元101，其与所述数据信号输入端INPUT连接，将所述数据接口信号输入端INPUT的电平跳变信号整流成恒定的高电平信号；反馈控制单元103，其与所述反馈输入端MOUDLE_CTRL连接，还与所述信号整流单元101连接，能将所述恒定的高电平信号通过旁路接地转变成恒定的低电平信号；输出控制单元102，其与所述电平输出端PWR_KEY连接，还与所述信号整流单元101、反馈控制单元103连接；所述输出控制单元102在接收所述恒定的高电平信号时，将所述电平输出端PWR_KEY的输出电平由高变低，所述输出控制单元102在接收所述恒定的低电平信号时，将所述电平输出端PWR_KEY的输出电平由低变高。
所述信号整流单元101包括电容C1、电容C2、二极管D1与二极管D2，所述输出控制单元102包括电阻R1、三极管Q1、电阻R2与电阻R3，所述反馈控制单元103包括电阻R4、电容C3、电阻R5与三极管Q2；
所述数据接口信号输入端INPUT与电容C1的一端连接，电容C1的另一端与二极管D1的正极端、二极管D2的负极端连接，二极管D1的负极端与电容C2的一端、电阻R2的一端、三级管Q2的集电极端连接，二极管D2的正极端与电容C2的另一端、接地端连接，电阻R1的一端与供电端连接，供电端为图中的VCC，电阻R1的另一端与三极管Q1的集电极端、电平输出端PWR_KEY连接，三极管Q1的基极端与电阻R3的一端、电阻R2的另一端连接，三极管Q1的发射极端以及电阻R3的另一端均与接地端连接，电阻R4的一端与反馈输入端MOUDLE_CTRL连接，电阻R4的另一端与电容C3的一端、电阻R5的一端、三级管Q2的基极端连接，电容C3的另一端、电阻R5的另一端、三极管Q2的发射极端均与接地端连接。
本发明的工作原理：数据接口信号输入端INPUT为主控输入信号，该信号为具备一定频率的方波，该方波信号进入信号整流单元101，即通过电容C1耦合，再经过二级管D1的单向输送，二极管D2进行续流，再由电容C2的储能滤波，在二极管D1与电阻R2的连接点形成一个稳定的电压VA。电压VA进入输出控制单元102，即经过电阻R2与电阻R3的分压后，作用于三极管Q1的基极端，控制三级管Q1导通，此时电平输出端PWR_KEY的输出电平由高变低，形成下降沿作用于模组20的开关引脚201，这样就控制该模组20开机。模组20开机进行工作后，其工作信号端202持续输出高电平给反馈输入端MOUDLE_CTRL即进入反馈控制单元103，该高电平通过电阻R4与电阻R5分压，得到稳定的反馈电压VC，电容C3控制反馈电压VC的稳定时间，该反馈电压VC作用于三极管Q2的基极端，控制三级管Q2导通，此时电压VA因被旁路接地而接近于0，从而三极管Q1关闭，这样电平输出端PWR_KEY的输出电平由低变高；由于模组20的开关引脚201在预定的时间内没有接收下降沿信号，所以模组20开机后就进行正常工作。结合以上描述，由于模组20正常工作，反馈输入端MOUDLE_CTRL持续有高电平，从而三极管Q2就持续处于导通状态，电压VA因被旁路接地而接近于0，即便数据接口信号输入端INPUT还有方波信号输入，三极管Q1还是处于关闭状态，电平输出端PWR_KEY就持续为高电平，模组20正常工作。
本实施例中的电容的容量、电阻的阻值等参数如图1所示。
本发明的数据接口复用控制电路10用于设置在外设模组20，实现外设模组20自控制；不用重新设计主板，节约设计空间；本发明在不工作的情况下，不会产生额外的功耗，特别适合于对功耗有要求的模组20电路上。
本发明的数据接口复用控制电路10的实施例二；所述数据接口信号输入端INPUT与串口的TXD引脚连接；串口的TXD引脚同样输出一定频率的方波，通过信号整流单元101进入输出控制单元102。所述电平输出端PWR_KEY与模组20的复位引脚连接。这样当二极管Q1导通，电平输出端PWR_KEY的输出电平由高变低时，模组20进行复位重启；然后模组20就正常工作，在模组20正常工作期间，反馈输入端MOUDLE_CTRL就持续输出高电平，从而反馈控制单元103就使电压VA旁路接地而接近于0，二极管Q1关闭，电平输出端PWR_KEY就持续为高电平。其他未述部分请参考本发明的实施例一。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (5)

1.一种数据接口复用控制电路，其特征在于：包括：
数据接口信号输入端，用于跟外部数据接口引脚连接；
电平输出端，用于跟模组的开关引脚连接；
反馈输入端，用于跟所述模组的工作信号端连接；
信号整流单元，其与所述数据信号输入端连接，将所述数据接口信号输入端的电平跳变信号整流成恒定的高电平信号；
反馈控制单元，其与所述反馈输入端连接，还与所述信号整流单元连接，能将所述恒定的高电平信号通过旁路接地转换成恒定的低电平信号；
输出控制单元，其与所述电平输出端连接，还与所述信号整流单元、反馈控制单元连接；所述输出控制单元在接收所述恒定的高电平信号时，将所述电平输出端的输出电平由高变低，所述输出控制单元在接收所述恒定的低电平信号时，将所述电平输出端的输出电平由低变高。
2.如权利要求1所述一种数据接口复用控制电路，其特征在于：所述信号整流单元包括电容C1、电容C2、二极管D1与二极管D2，所述输出控制单元包括电阻R1、三极管Q1、电阻R2与电阻R3，所述反馈控制单元包括电阻R4、电容C3、电阻R5与三极管Q2；
所述数据接口信号输入端与电容C1的一端连接，电容C1的另一端与二极管D1的正极端、二极管D2的负极端连接，二极管D1的负极端与电容C2的一端、电阻R2的一端、三级管Q2的集电极端连接，二极管D2的正极端与电容C2的另一端、接地端连接，电阻R1的一端与供电端连接，电阻R1的另一端与三极管Q1的集电极端、所述电平输出端连接，三极管Q1的基极端与电阻R3的一端、电阻R2的另一端连接，三极管Q1的发射极端以及电阻R3的另一端均与接地端连接，电阻R4的一端与所述反馈输入端连接，电阻R4的另一端与电容C3的一端、电阻R5的一端、三级管Q2的基极端连接，电容C3的另一端、电阻R5的另一端、三极管Q2的发射极端均与接地端连接。
3.如权利要求1所述的一种数据接口复用控制电路，其特征在于：所述数据接口信号输入端与I2C或I2S或SPI接口的CLK引脚连接。
4.如权利要求1所述的一种数据接口复用控制电路，其特征在于：所述数据接口信号输入端与串口的TXD引脚连接。
5.如权利要求1所述的一种数据接口复用控制电路，其特征在于：所述电平输出端与模组的复位引脚连接。
CN201911141572.0A 2019-11-20 2019-11-20 一种数据接口复用控制电路 Pending CN110888828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911141572.0A CN110888828A (zh) 2019-11-20 2019-11-20 一种数据接口复用控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911141572.0A CN110888828A (zh) 2019-11-20 2019-11-20 一种数据接口复用控制电路

Publications (1)

Publication Number Publication Date
CN110888828A true CN110888828A (zh) 2020-03-17

Family

ID=69748103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911141572.0A Pending CN110888828A (zh) 2019-11-20 2019-11-20 一种数据接口复用控制电路

Country Status (1)

Country Link
CN (1) CN110888828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117478114A (zh) * 2023-12-28 2024-01-30 深圳市森威尔科技开发股份有限公司 一种复位电路及单io口独立控制的多路复位电路、装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117478114A (zh) * 2023-12-28 2024-01-30 深圳市森威尔科技开发股份有限公司 一种复位电路及单io口独立控制的多路复位电路、装置
CN117478114B (zh) * 2023-12-28 2024-03-08 深圳市森威尔科技开发股份有限公司 一种复位电路及单io口独立控制的多路复位电路、装置

Similar Documents

Publication Publication Date Title
CN102856933A (zh) Usb充电电路
CN101414210B (zh) 电源适配电路
US7710099B2 (en) Power control apparatus for motherboard
CN210804315U (zh) 一种上电自动开机电路及主板
CN103576816B (zh) 开关机控制电路
CN101470682A (zh) Usb自调节驱动方法及电路
CN104270505A (zh) 一种移动终端及移动终端的开机方法
CN211479110U (zh) 一种数据接口复用控制电路
CN110888828A (zh) 一种数据接口复用控制电路
CN101853064A (zh) 节能控制系统
CN104102318A (zh) 电源电路
CN103713912A (zh) 一种计算机自动开机电路
CN101751102B (zh) 开机信号产生装置
CN107544652A (zh) 一种服务器psu电源低电压保护装置及保护方法
CN102213971A (zh) 时序控制电路及具有该时序控制电路的前端总线电源
CN111399617B (zh) 供电控制装置和电子设备
US7594130B1 (en) Circuit for regulating timing sequence
CN110175142B (zh) 一种接口扩展电路及装置
CN101470639B (zh) 启动信号产生装置
CN215987227U (zh) 电脑及其主板和唤醒电路
CN213518246U (zh) 一种控制pcie板卡上电时序的结构
CN110992866A (zh) 显示面板的驱动电路和电子设备的逻辑电路
CN220290178U (zh) 一种用于cpu的模块供电回路及电子设备
CN109729618A (zh) 一种多级延时启动的多输出电路
CN215071615U (zh) 用于电源的输入欠压保护模块及电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination