CN110175142B - 一种接口扩展电路及装置 - Google Patents

一种接口扩展电路及装置 Download PDF

Info

Publication number
CN110175142B
CN110175142B CN201910311248.2A CN201910311248A CN110175142B CN 110175142 B CN110175142 B CN 110175142B CN 201910311248 A CN201910311248 A CN 201910311248A CN 110175142 B CN110175142 B CN 110175142B
Authority
CN
China
Prior art keywords
power supply
connector
circuit
voltage conversion
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910311248.2A
Other languages
English (en)
Other versions
CN110175142A (zh
Inventor
钟宝万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lianzhou International Technology Co Ltd
Original Assignee
Shenzhen Puwei Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Puwei Technology Co ltd filed Critical Shenzhen Puwei Technology Co ltd
Priority to CN201910311248.2A priority Critical patent/CN110175142B/zh
Publication of CN110175142A publication Critical patent/CN110175142A/zh
Application granted granted Critical
Publication of CN110175142B publication Critical patent/CN110175142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种接口扩展电路及装置，包括：用于连接第一外部设备的第一连接器、用于连接第二外部设备的第二连接器、供电接口以及用于选取第一连接器或供电接口对第二连接器进行供电的电源选通电路；其中，供电接口的供电优先级高于第一连接器的供电优先级；电源选通电路的第一电源输入端与供电接口连接，电源选通电路的第二电源输入端与第一连接器的供电引脚连接，电源选通电路的输出端与第二连接器的供电引脚连接；第一连接器的其他引脚与第二连接器的其他引脚一一对应连接。本发明采用多个实施例解决了现有技术中主机设备不能提供足够的电源来满足外部设备的需求，从而导致系统异常的问题。

Description

一种接口扩展电路及装置
技术领域
本发明涉及接口技术领域，尤其涉及一种接口扩展电路及装置。
背景技术
目前，主机设备(如电脑、路由器等)在给外部设备(如无线网卡)供电并与外部设备进行通信时，有可能会由于主机设备所能提供的电源规格不满足外部设备的需求而导致系统异常。
举例而言，在实际应用中，对于一张标准的MINI PCIE网卡来说，其能从主机设备获得的最大峰值功耗不能超过3.3V*1000mA＝3.3W，但在使用MINI PCIE接口的无线网卡时，同时支持2.4G及5G双频WIFI是一种较为常见的规格，其单板功耗将很容易超过3.3W，甚至达到5W。若将此无线网卡接入到一个具有标准MINI PCIE接口的主机设备中，那么主机将不能提供足够的电源来满足网卡的需求，从而导致系统异常。
发明内容
本发明实施例的目的是提供一种接口扩展电路及装置，能有效解决现有技术中主机设备不能提供足够的电源来满足外部设备的需求，从而导致系统异常的问题。
为实现上述目的，本发明一实施例提供了一种接口扩展电路，包括：用于连接第一外部设备的第一连接器、用于连接第二外部设备的第二连接器、供电接口以及用于选取所述第一连接器或所述供电接口对所述第二连接器进行供电的电源选通电路；其中，所述供电接口的供电优先级高于所述第一连接器的供电优先级；
所述电源选通电路的第一电源输入端与所述供电接口连接，所述电源选通电路的第二电源输入端与所述第一连接器的供电引脚连接，所述电源选通电路的输出端与所述第二连接器的供电引脚连接；
所述第一连接器的其他引脚与所述第二连接器的其他引脚一一对应连接。
与现有技术相比，本发明实施例公开的所述的接口扩展电路，通过让所述电源选通电路选取所述第一连接器或所述供电接口对所述第二连接器进行供电，且所述供电接口的供电优先级高于所述第一连接器的供电优先级，这样当主机设备不能提供足够的电源来满足外部设备的需求时，可以将外部设备与第二连接器连接，而第一连接器则与主机设备连接，且供电接口与外部电源连接，这样电源选通电路可以优先选择所述供电接口来对所述外部设备供电，从而确保外部设备的供电不会引起外部设备与主机设备两者系统的异常，进而确保外部设备能够正常与主机设备进行通信。当然，当供电接口不接外部电源时，此时电源选通电路则可以选择主机设备来对外部设备进行供电。
作为上述方案的改进，所述电源选通电路包括：电压转换电路以及受电压转换电路的输出电平控制的开关电路；其中，若所述电压转换电路输出的是高电平，则所述开关电路断开；若所述电压转换电路输出的是低电平，则所述开关电路导通；
所述电压转换电路的输入端与所述供电接口连接，所述电压转换电路的输出端与所述第二连接器的供电引脚连接；
所述开关电路的输入端与所述第一连接器的供电引脚连接，所述开关电路的输出端与所述第二连接器的供电引脚连接，所述开关电路的受控端与所述电压转换电路的输出端连接；
所述电压转换电路的使能端与所述第一连接器的供电引脚连接；其中，所述第一连接器的供电引脚输出高电平时，所述电压转换电路工作；所述第一连接器的供电引脚输出低电平时，所述电压转换电路停止工作。
作为上述方案的改进，所述电压转换电路包括：电压转换芯片以及电压负反馈电路；
所述电压转换芯片的电压输入端与所述供电接口连接，所述电压转换芯片的电压输出端与所述第二连接器的供电引脚连接；所述电压转换芯片的电压负反馈端与所述电压负反馈电路的输出端连接，所述电压负反馈电路的输入端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间；
所述电压转换芯片的使能端与所述第一连接器的供电引脚连接；其中，所述第一连接器的供电引脚输出高电平时，所述电压转换芯片工作；所述第一连接器的供电引脚输出低电平时，所述电压转换芯片停止工作。
作为上述方案的改进，所述电压负反馈电路包括：第一电阻、第二电阻以及第三电阻；
所述第一电阻的第一端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间，所述第一电阻的第二端通过所述第二电阻接地；
所述第三电阻的第一端与所述转换芯片的电压负反馈端连接，所述第三电阻的第二端连接于所述第一电阻与所述第二电阻之间。
作为上述方案的改进，所述电压转换电路还包括：电感；
所述电感连接于所述电压负反馈电路的输入端与所述电压转换芯片的电压输出端之间；
或，
所述电压转换电路还包括：第一电容组；
所述第一电容组的第一端连接于所述供电接口与所述电压转换芯片的电压输入端之间，所述第一电容组的第二端接地；
或，
所述电压转换电路还包括：第二电容组；
所述第二电容组的第一端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间，所述第二电容组的第二端接地；
或，
所述电压转换电路还包括：第四电阻；
所述第一连接器的供电引脚通过所述第四电阻接地；所述电压转换芯片的使能端连接于所述第一连接器的供电引脚与所述第四电阻之间。
作为上述方案的改进，所述开关电路包括：分压电路、第五电阻、第六电阻、第七电阻、第一NPN型三极管、第二NPN型三极管、第三NPN型三极管以及PMOS管；
所述电压转换电路的输出端通过所述第五电阻接地，所述第一NPN型三极管的基极连接于所述电压转换电路的输出端与所述第五电阻之间，所述第一NPN型三极管的集电极通过所述第六电阻与所述第一连接器的供电引脚连接，所述第一NPN型三极管的发射极接地；
所述第二NPN型三极管的基极连接于所述第六电阻与所述第一NPN型三极管的集电极之间，所述第二NPN型三极管的发射极与所述第一NPN型三极管的发射极连接，所述第二NPN型三极管的集电极通过所述分压电路与所述第一连接器的供电引脚连接，所述分压电路的分压输出端与所述第三NPN型三极管的基极连接，所述第三NPN型三极管的集电极与所述第一连接器的供电引脚连接，所述第三NPN型三极管的发射极与所述PMOS管的栅极连接；
所述PMOS管的源极连接于所述第一连接器的供电引脚与所述第三NPN型三极管的集电极之间，所述PMOS管的漏极与所述第二连接器的供电引脚连接；
所述第七电阻的第一端与所述第三NPN型三极管的基极连接，所述第七电阻的第二端与所述第三NPN型三极管的发射极连接。
作为上述方案的改进，所述开关电路还包括：第八电阻；
所述第八电阻连接于所述电压转换电路的输出端与所述第一NPN型三极管的基极之间；
或，
所述开关电路还包括：第九电阻、第二二极管以及第三二极管；
所述第九电阻连接于所述第三NPN型三极管的基极与所述分压电路的分压输出端之间；所述第二二极管的正极连接于所述分压电路的分压输出端与所述第九电阻之间，所述第二二极管的负极连接于所述第九电阻与所述第三NPN型三极管的基极之间；
所述第三二极管的负极与所述第二二极管负极连接，所述第三二极管的正极与所述第七电阻的第二端连接；
或，
所述开关电路还包括：第三电容组；
所述第三电容组的第一端与所述第三NPN型三极管的集电极连接，所述第三电容组的第二端与所述第三NPN型三极管的发射极连接；
或，
所述开关电路还包括：第四电容组；
所述第四电容组的第一端连接于所述PMOS管的漏极与所述第二连接器的供电引脚之间，所述第四电容组的第二端接地。
作为上述方案的改进，所述电源选通电路还包括：第一二极管；
所述电压转换电路的输出端与所述第一二极管的正极连接，所述第一二极管的负极与所述第二连接器的供电引脚连接。
作为上述方案的改进，所述第一连接器为MINI PCIE接口；所述第二连接器为MINIPCIE插槽；所述供电接口为电源插座。
本发明另一实施例提供了一种接口扩展装置，包括所述的接口扩展电路。
与现有技术相比，本发明公开的所述的接口扩展装置，由于采用了所述接口扩展电路，使得所述接口扩展装置可以适配不同电源规格的外部设备。
附图说明
图1是本发明一实施例中一种接口扩展电路的结构示意图；
图2是本发明一实施例中电源选通电路的结构示意图；
图3是本发明一实施例中电压转换电路的结构示意图；
图4是本发明一实施例中开关电路的第一部分的结构示意图；
图5是本发明一实施例中开关电路的第二部分的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，是本发明实施例1提供的一种接口扩展电路的结构示意图。
本发明实施例提供了一种接口扩展电路，包括：用于连接第一外部设备5的第一连接器2、用于连接第二外部设备6的第二连接器3、供电接口4以及用于选取所述第一连接器2或所述供电接口4对所述第二连接器3进行供电的电源选通电路1；其中，所述供电接口4的供电优先级高于所述第一连接器2的供电优先级。
其中，第一连接器2以及第二连接器3可以为插槽也可以为插口，在此不做具体限定。
需要说明的是，在本实施例中以第一连接器2为MINI PCIE接口、第二连接器3为MINI PCIE插槽、供电接口4为DC电源插座、第一外部设备5为主机设备、第二外部设备6为MINI PCIE网卡为例进行说明。其中，当DC电源插座未插入电源或者电源未上电时其输出为低电平，当DC电源插座插入电源并上电后其输出为高电平。当本发明的所有元器件均设置在同一块电路板上时，那么设有该接口转接电路的电路板可以作为直通连接板。
所述电源选通电路1的第一电源输入端与所述供电接口4连接，所述电源选通电路1的第二电源输入端与所述第一连接器2的供电引脚连接，所述电源选通电路1的输出端与所述第二连接器3的供电引脚连接。
所述第一连接器2的其他引脚与所述第二连接器3的其他引脚一一对应连接。其中，MINI PCIE接口的引脚包括：电源引脚以及数据引脚，MINI PCIE接口与MINI PCIE插槽的数据引脚一一对应连接，本实施例中仅将MINI PCIE接口的+3.3V供电引脚单独引出与电源选通电路1连接(本实施例中出现的供电引脚均为MINI PCIE接口的+3.3V供电引脚)，是因为+3.3V为主供电电源，功耗需求最高。而3.3Vaux引脚及1.5V引脚的功耗较低，而且一般这两路电源只适用于特定的网络。比如当MINI PCIE网卡(第二外部设备6)进入休眠状态时，MINI PCIE接口的供电引脚将不需要上电，但3.3Vaux引脚仍需要保持供电状态，以响应后续对MINI PCIE网卡的唤醒操作。保持MINI PCIE网卡与主机设备的3.3Vaux引脚、1.5V引脚直连状态，可以使得两者的电源管理仍然遵循MINI PCIE的规则。
工作原理：
通过让所述电源选通电路1选取所述第一连接器2或所述供电接口4对所述第二连接器3进行供电，且所述供电接口4的供电优先级高于所述第一连接器2的供电优先级，这样当主机设备不能提供足够的电源来满足外部设备的需求时，可以将外部设备与第二连接器3连接，而第一连接器2则与主机设备连接，且供电接口与外部电源连接，这样电源选通电路1可以优先选择所述供电接口4来对所述外部设备供电，从而确保外部设备的供电不会引起外部设备与主机设备两者系统的异常，进而确保外部设备能够正常与主机设备进行通信。当然，当供电接口不接外部电源时，此时电源选通电路则可以选择主机设备来对外部设备进行供电。
参见图2，作为上述方案的改进，所述电源选通电路1包括：电压转换电路11以及受电压转换电路11的输出电平控制的开关电路12；其中，若所述电压转换电路11输出的是高电平，则所述开关电路12断开；若所述电压转换电路11输出的是低电平，则所述开关电路12导通。
所述电压转换电路11的输入端与所述供电接口4连接，所述电压转换电路11的输出端与所述第二连接器3的供电引脚连接。
所述开关电路12的输入端与所述第一连接器2的供电引脚连接，所述开关电路12的输出端与所述第二连接器3的供电引脚连接，所述开关电路12的受控端与所述电压转换电路11的输出端连接。
所述电压转换电路11的使能端与所述第一连接器2的供电引脚连接；其中，所述第一连接器2的供电引脚输出高电平时，所述电压转换电路11工作；所述第一连接器2的供电引脚输出低电平时，所述电压转换电路11停止工作。
具体地，当MINI PCIE插槽(第二连接器3)接有MINI PCIE网卡(第二外部设备6)，此时MINI PCIE网卡需要供电，所以主机设备(第一外部设备5)控制MINI PCIE接口(第一连接器2)的供电引脚输出高电平，使得电压转换电路11工作。又由于电源插座(供电接口4)接有外置电源7，所以电压转换电路11输出高电平，控制开关电路12断开，此时外置电源7对MINI PCIE插槽进行供电，从而对MINI PCIE网卡进行供电。由于MINI PCIE网卡可以由外置电源7进行供电，使得主机设备的电源得到了扩展，不再受限于主机设备电源的功耗，从而使得主机设备可以适配不同规格的MINI PCIE网卡。
另一优选的实施例，当电源插座未接有外置电源7时，电压转换电路11输出低电平，控制开关电路12导通，此时主机设备通过MINI PCIE接口对MINI PCIE插槽进行供电，从而对MINI PCIE网卡进行供电。
参见图3，作为上述方案的改进，所述电压转换电路11包括：电压转换芯片U1以及电压负反馈电路111。其中，电压转换芯片U1为DC-DC芯片。
所述电压转换芯片U1的电压输入端与所述供电接口4连接，所述电压转换芯片U1的电压输出端与所述第二连接器3的供电引脚连接；所述电压转换芯片U1的电压负反馈端与所述电压负反馈电路111的输出端连接，所述电压负反馈电路111的输入端连接于所述电压转换芯片U1的电压输出端与所述第二连接器3的供电引脚之间，所述电压转换芯片U1的接地端接地，所述电压转换芯片U1的升压端通过第一电容C15与所述电压转换芯片U1的电压输出端连接。
所述电压转换芯片U1的使能端与所述第一连接器2的供电引脚连接；其中，所述第一连接器2的供电引脚输出高电平时，所述电压转换芯片U1工作；所述第一连接器2的供电引脚输出低电平时，所述电压转换芯片U1停止工作。
具体地，当MINI PCIE插槽(第二连接器3)接有MINI PCIE网卡(第二外部设备6)，此时MINI PCIE网卡需要供电，所以主机设备(第一外部设备5)控制MINI PCIE接口(第一连接器2)的供电引脚输出高电平，MINI PCIE接口的供电引脚通过电压转换芯片U1的使能端控制电压转换芯片U1工作，对供电接口4以及第一连接器2进行选择，从而选择主机设备或者外置电源7对第二连接器3进行供电。
又由于电压转换芯片U1的电压负反馈端与电压负反馈电路111的输出端连接，电压负反馈电路111的输入端连接于电压转换芯片U1的电压输出端与第二连接器3的供电引脚之间，当供电接口4有外置电源7供电时，可以通过电压负反馈电路111对电压转换芯片U1的输出电压进行调整，同时使得电压转换芯片U1的输出更加稳定。
作为上述方案的改进，所述电压负反馈电路111包括：第一电阻R12、第二电阻R10以及第三电阻R13。
所述第一电阻R12的第一端连接于所述电压转换芯片U1的电压输出端与所述第二连接器3的供电引脚之间，所述第一电阻R12的第二端通过所述第二电阻R10接地。
所述第三电阻R13的第一端与所述转换芯片的电压负反馈端连接，所述第三电阻R13的第二端连接于所述第一电阻R12与所述第二电阻R10之间。
具体地，当电压转换芯片U1工作时，电压转换芯片U1的输出端流出电流经过第一电阻R12，一部分电流通过第二电阻R10接地，一部分经过第三电阻R13反馈至电压转换芯片U1，从而调整电压转换芯片U1的输出电压。具体可以表示为：VOUT＝VFB*(1+R12/R10)，其中VFB为反馈电压。
作为上述方案的改进，所述电压转换电路11还包括：电感L1；所述电感L1连接于所述电压负反馈电路111的输入端与所述电压转换芯片U1的电压输出端之间。
具体地，电感L1连接于第一电容C15的输出端与电压负反馈电路111的输入端之间，由于在电压转换电路11中连接有电感使得电路更稳定。
作为上述方案的改进，所述电压转换电路11还包括：第一电容组112；所述第一电容组112的第一端连接于所述供电接口4与所述电压转换芯片U1的电压输入端之间，所述第一电容组112的第二端接地。
具体地，本实施例中电容组的数量为至少一个，其中，第一电容组112为三个电容，由于在电压转换电路11中连接第一电容组112，使得电压转换电路11具有滤波的功能。
作为上述方案的改进，所述电压转换电路11还包括：第二电容组113；所述第二电容组113的第一端连接于所述电压转换芯片U1的电压输出端与所述第二连接器3的供电引脚之间，所述第二电容组113的第二端接地。
具体地，本实施例中电容组的数量为至少一个，其中，第二电容组113为三个电容，由于在电压转换电路11中连接第二电容组113，使得电压转换电路11具有滤波的功能。
作为上述方案的改进，所述电压转换电路11还包括：第四电阻R15；所述第一连接器2的供电引脚通过所述第四电阻R15接地；所述电压转换芯片U1的使能端连接于所述第一连接器2的供电引脚与所述第四电阻R15之间。
具体地，第四电阻R15的存在使得当主机设备(第一外部设备5)因断电、休眠等原因导致MINI PCIE接口(第一连接器2)的供电引脚未上电时，电压转换芯片U1的输出也为低电平，不会使得MINI PCIE网卡进入错误的工作状态，避免了系统发生异常。
在本实施例中电压转换电路11还包括：第十电阻，第十电阻的第一端连接于第一连接器2的供电引脚与第四电阻R15之间，第十电阻的第二端与电压转换芯片U1的使能端连接。
参见图4和图5，作为上述方案的改进，所述开关电路12包括：分压电路121、第五电阻R7、第六电阻R5、第七电阻R4、第一NPN型三极管Q3、第二NPN型三极管Q4、第三NPN型三极管Q1以及PMOS管Q2。
所述电压转换电路11的输出端通过所述第五电阻R7接地，所述第一NPN型三极管Q3的基极连接于所述电压转换电路11的输出端与所述第五电阻R7之间，所述第一NPN型三极管Q3的集电极通过所述第六电阻R5与所述第一连接器2的供电引脚连接，所述第一NPN型三极管Q3的发射极接地。
所述第二NPN型三极管Q4的基极连接于所述第六电阻R5与所述第一NPN型三极管Q3的集电极之间，所述第二NPN型三极管Q4的发射极与所述第一NPN型三极管Q3的发射极连接，所述第二NPN型三极管Q4的集电极通过所述分压电路121与所述第一连接器2的供电引脚连接，所述分压电路121的分压输出端与所述第三NPN型三极管Q1的基极连接，所述第三NPN型三极管Q1的集电极与所述第一连接器2的供电引脚连接，所述第三NPN型三极管Q1的发射极与所述PMOS管Q2的栅极连接。
所述PMOS管Q2的源极连接于所述第一连接器2的供电引脚与所述第三NPN型三极管Q1的集电极之间，所述PMOS管Q2的栅极与所述第三NPN型三极管Q1的发射极连接，所述PMOS管Q2的漏极与所述第二连接器3的供电引脚连接。
所述第七电阻R4的第一端与所述第三NPN型三极管Q1的基极连接，所述第七电阻R4的第二端与所述第三NPN型三极管Q1的发射极连接。
具体地，所述分压电路121包括：第一分压电阻R1以及第二分压电阻R2，所述第一分压电阻R1的第一端与所述第一连接器2的供电引脚连接，所述第一分压电阻R1的第二端与所述第二分压电阻R2的第一端连接，所述第二分压电阻R2的第二端与所述第二NPN型三极管Q4的集电极连接，所述第三NPN型三极管Q1的基极连接于所述第一分压电阻R1的第二端与所述第二分压电阻R2的第一端之间。
作为上述方案的改进，所述开关电路12还包括：第八电阻R6。
所述第八电阻R6连接于所述电压转换电路11的输出端与所述第一NPN型三极管Q3的基极之间。
具体地，当供电接口4接有外置电源7时，此时第一NPN型三极管Q3基极上的电压经第五电阻R7与第八电阻R6分压后为高电平，第一NPN型三极管Q3的集电极与发射极导通，第六电阻R5为限流电阻，此时第二NPN型三极管Q4的基极为低电平，第二NPN型三极管Q4的集电极与发射极不导通；第二NPN型三极管Q4的集电极经分压电路121上拉至第一连接器2的供电引脚，第二NPN型三极管Q4的集电极为高电平。此时PMOS管Q2的栅极与源极电压相等，PMOS管Q2不导通。第二连接器3由外置电源7供电。
当外置电源7未插入或者未上电时，则电压转换电路11的输出电平为低，此时第一NPN型三极管Q3基极上的电压为低，第一NPN型三极管Q3的集电极与发射极不导通；Q4的基极经第六电阻R5上拉至高电平，第二NPN型三极管Q4的集电极与发射极导通，即图4与图5中出现的Detect为低电平；PMOS管Q2的栅极经分压电路121及第七电阻R4被Detect拉至低电平，PMOS管Q2的栅极电压低于源极电压，PMOS管Q2的源极与漏极导通。第二连接器3由第一连接器2的供电引脚供电。
作为上述方案的改进，所述开关电路12还包括：第九电阻R3、第二二极管D2以及第三二极管D3。
所述第九电阻R3连接于所述第三NPN型三极管Q1的基极与所述分压电路121的分压输出端之间；所述第二二极管D2的正极连接于所述分压电路121的分压输出端与所述第九电阻R3之间，所述第二二极管D2的负极连接于所述第九电阻R3与所述第三NPN型三极管Q1的基极之间。
所述第三二极管D3的负极与所述第二二极管D2负极连接，所述第三二极管D3的正极与所述第七电阻R4的第二端连接。
具体地，通过上述的连接方式，使得开关电路12的电压更加稳定。
作为上述方案的改进，所述开关电路12还包括：第三电容组C5；所述第三电容组的第一端与所述第三NPN型三极管Q1的集电极连接，所述第三电容组的第二端与所述第三NPN型三极管Q1的发射极连接。
具体地，本实施例中电容组的数量为至少一个，其中，第三电容组为一个电容，由于在开关电路12中连接第三电容组，使得开关电路12具有滤波的功能，从而使得电路更稳定。
作为上述方案的改进，所述开关电路12还包括：第四电容组122；所述第四电容组122的第一端连接于所述PMOS管Q2的漏极与所述第二连接器3的供电引脚之间，所述第四电容组122的第二端接地。
具体地，本实施例中电容组的数量为至少一个，其中，第四电容组122为两个电容，由于在开关电路12中连接第四电容组122，使得开关电路12具有滤波的功能，从而使得电路更稳定。
作为上述方案的改进，所述电源选通电路1还包括：第一二极管D1。
所述电压转换电路11的输出端与所述第一二极管D1的正极连接，所述第一二极管D1的负极与所述第二连接器3的供电引脚连接。
具体地，当电源选通电路1选通供电接口4进行供电时，第一二极管D1导通；当电源选通电路1选通第一连接器2的供电引脚进行供电时，第一二极管D1不导通。由于第一二极管D1为单向导通二极管，当供电接口4未上电时，可以避免电压转换电路11的输出电压被强制拉高从而引起故障。
本发明实施例还提供了一种接口扩展装置，包括上述实施例中任一所述的接口扩展电路。
与现有技术相比，本发明公开的所述的接口扩展装置，由于采用了所述接口扩展电路，使得所述接口扩展装置可以适配不同电源规格的外部设备。当然，当供电接口不接外部电源时，此时电源选通电路1则可以选择主机设备来对外部设备进行供电。并且当接口转接电路的元器件均设置在同一块电路板上时，那么接口扩展装置还可以作为直通连接板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种接口扩展电路，其特征在于，包括：用于连接第一外部设备的第一连接器、用于连接第二外部设备的第二连接器、供电接口以及用于选取所述第一连接器或所述供电接口对所述第二连接器进行供电的电源选通电路；其中，所述供电接口的供电优先级高于所述第一连接器的供电优先级；
所述电源选通电路的第一电源输入端与所述供电接口连接，所述电源选通电路的第二电源输入端与所述第一连接器的供电引脚连接，所述电源选通电路的输出端与所述第二连接器的供电引脚连接；
所述第一连接器的其他引脚与所述第二连接器的其他引脚一一对应连接；
其中，所述电源选通电路包括：电压转换电路以及受电压转换电路的输出电平控制的开关电路，所述电压转换电路包括：电压转换芯片以及电压负反馈电路；所述第一连接器的供电引脚输出高电平时，所述电压转换芯片工作；所述第一连接器的供电引脚输出低电平时，所述电压转换芯片停止工作。
2.如权利要求1所述的接口扩展电路，其特征在于，所述电源选通电路包括：电压转换电路以及受电压转换电路的输出电平控制的开关电路；其中，若所述电压转换电路输出的是高电平，则所述开关电路断开；若所述电压转换电路输出的是低电平，则所述开关电路导通；
所述电压转换电路的输入端与所述供电接口连接，所述电压转换电路的输出端与所述第二连接器的供电引脚连接；
所述开关电路的输入端与所述第一连接器的供电引脚连接，所述开关电路的输出端与所述第二连接器的供电引脚连接，所述开关电路的受控端与所述电压转换电路的输出端连接；
所述电压转换电路的使能端与所述第一连接器的供电引脚连接；其中，所述第一连接器的供电引脚输出高电平时，所述电压转换电路工作；所述第一连接器的供电引脚输出低电平时，所述电压转换电路停止工作。
3.如权利要求2所述的接口扩展电路，其特征在于，所述电压转换电路包括：电压转换芯片以及电压负反馈电路；
所述电压转换芯片的电压输入端与所述供电接口连接，所述电压转换芯片的电压输出端与所述第二连接器的供电引脚连接；所述电压转换芯片的电压负反馈端与所述电压负反馈电路的输出端连接，所述电压负反馈电路的输入端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间；
所述电压转换芯片的使能端与所述第一连接器的供电引脚连接；其中，所述第一连接器的供电引脚输出高电平时，所述电压转换芯片工作；所述第一连接器的供电引脚输出低电平时，所述电压转换芯片停止工作。
4.如权利要求3所述的接口扩展电路，其特征在于，所述电压负反馈电路包括：第一电阻、第二电阻以及第三电阻；
所述第一电阻的第一端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间，所述第一电阻的第二端通过所述第二电阻接地；
所述第三电阻的第一端与所述转换芯片的电压负反馈端连接，所述第三电阻的第二端连接于所述第一电阻与所述第二电阻之间。
5.如权利要求3所述的接口扩展电路，其特征在于，所述电压转换电路还包括：电感；
所述电感连接于所述电压负反馈电路的输入端与所述电压转换芯片的电压输出端之间；
或，
所述电压转换电路还包括：第一电容组；
所述第一电容组的第一端连接于所述供电接口与所述电压转换芯片的电压输入端之间，所述第一电容组的第二端接地；
或，
所述电压转换电路还包括：第二电容组；
所述第二电容组的第一端连接于所述电压转换芯片的电压输出端与所述第二连接器的供电引脚之间，所述第二电容组的第二端接地；
或，
所述电压转换电路还包括：第四电阻；
所述第一连接器的供电引脚通过所述第四电阻接地；所述电压转换芯片的使能端连接于所述第一连接器的供电引脚与所述第四电阻之间。
6.如权利要求2至5任一项所述的接口扩展电路，其特征在于，所述开关电路包括：分压电路、第五电阻、第六电阻、第七电阻、第一NPN型三极管、第二NPN型三极管、第三NPN型三极管以及PMOS管；
所述电压转换电路的输出端通过所述第五电阻接地，所述第一NPN型三极管的基极连接于所述电压转换电路的输出端与所述第五电阻之间，所述第一NPN型三极管的集电极通过所述第六电阻与所述第一连接器的供电引脚连接，所述第一NPN型三极管的发射极接地；
所述第二NPN型三极管的基极连接于所述第六电阻与所述第一NPN型三极管的集电极之间，所述第二NPN型三极管的发射极与所述第一NPN型三极管的发射极连接，所述第二NPN型三极管的集电极通过所述分压电路与所述第一连接器的供电引脚连接，所述分压电路的分压输出端与所述第三NPN型三极管的基极连接，所述第三NPN型三极管的集电极与所述第一连接器的供电引脚连接，所述第三NPN型三极管的发射极与所述PMOS管的栅极连接；
所述PMOS管的源极连接于所述第一连接器的供电引脚与所述第三NPN型三极管的集电极之间，所述PMOS管的栅极与所述第三NPN型三极管的发射极连接，所述PMOS管的漏极与所述第二连接器的供电引脚连接；
所述第七电阻的第一端与所述第三NPN型三极管的基极连接，所述第七电阻的第二端与所述第三NPN型三极管的发射极连接。
7.如权利要求6所述的接口扩展电路，其特征在于，所述开关电路还包括：第八电阻；
所述第八电阻连接于所述电压转换电路的输出端与所述第一NPN型三极管的基极之间；
或，
所述开关电路还包括：第九电阻、第二二极管以及第三二极管；
所述第九电阻连接于所述第三NPN型三极管的基极与所述分压电路的分压输出端之间；所述第二二极管的正极连接于所述分压电路的分压输出端与所述第九电阻之间，所述第二二极管的负极连接于所述第九电阻与所述第三NPN型三极管的基极之间；
所述第三二极管的负极与所述第二二极管负极连接，所述第三二极管的正极与所述第七电阻的第二端连接；
或，
所述开关电路还包括：第三电容组；
所述第三电容组的第一端与所述第三NPN型三极管的集电极连接，所述第三电容组的第二端与所述第三NPN型三极管的发射极连接；
或，
所述开关电路还包括：第四电容组；
所述第四电容组的第一端连接于所述PMOS管的漏极与所述第二连接器的供电引脚之间，所述第四电容组的第二端接地。
8.如权利要求2所述的接口扩展电路，其特征在于，所述电源选通电路还包括：第一二极管；
所述电压转换电路的输出端与所述第一二极管的正极连接，所述第一二极管的负极与所述第二连接器的供电引脚连接。
9.如权利要求1所述的接口扩展电路，其特征在于，所述第一连接器为MINI PCIE接口；所述第二连接器为MINI PCIE插槽；所述供电接口为DC电源插座。
10.一种接口扩展装置，其特征在于，包括如权利要求1至9任一所述的接口扩展电路。
CN201910311248.2A 2019-04-18 2019-04-18 一种接口扩展电路及装置 Active CN110175142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910311248.2A CN110175142B (zh) 2019-04-18 2019-04-18 一种接口扩展电路及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910311248.2A CN110175142B (zh) 2019-04-18 2019-04-18 一种接口扩展电路及装置

Publications (2)

Publication Number Publication Date
CN110175142A CN110175142A (zh) 2019-08-27
CN110175142B true CN110175142B (zh) 2021-03-23

Family

ID=67689639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910311248.2A Active CN110175142B (zh) 2019-04-18 2019-04-18 一种接口扩展电路及装置

Country Status (1)

Country Link
CN (1) CN110175142B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055780B (zh) * 2021-04-02 2023-03-07 广东朝阳电子科技股份有限公司 共用蓝牙耳机温度检测端口的并联型输入端口扩展电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753982A (en) * 1996-06-03 1998-05-19 Twinhead International Corp. Apparatus for supplying power to a peripheral device from computer system
JP3819658B2 (ja) * 1999-12-27 2006-09-13 三洋電機株式会社 共通シリアルバスコネクターを具えた携帯電子機器
CN2435782Y (zh) * 2000-08-15 2001-06-20 乌鲁木齐特力电信实业发展有限公司 一种可逆变供电的智能化计算机电源
CN101281417B (zh) * 2007-04-06 2011-11-09 鸿富锦精密工业（深圳）有限公司 电源切换装置
CN207924620U (zh) * 2017-12-29 2018-09-28 歌尔科技有限公司 供电电路和头戴显示系统

Also Published As

Publication number Publication date
CN110175142A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN105549671B (zh) 用于改善稳压器效用的系统和装置以及相关方法
CN104242630A (zh) 电源供应装置
CN111641254A (zh) 一种热冗余转冷冗余备用电源自动切换电路
US20100277146A1 (en) Computer power supply and standby voltage discharge circuit thereof
CN110175142B (zh) 一种接口扩展电路及装置
CN212992031U (zh) 一种线性电源失电检测电路
CN203225836U (zh) 一种零功耗待机电路及显示终端
US9853535B2 (en) External power supply and system connection detection unit applied thereto
CN201039333Y (zh) 电压转换电路及具有所述转换电路的电视机
CN211266579U (zh) 供电控制电路和供电设备
CN106992501B (zh) 一种防输出误接电源的直流电源及其led灯具和控制系统
CN212969038U (zh) 过压保护电路及电子设备
CN102902336B (zh) 主板的电源连接模块、主板及其电子设备
CN111009958B (zh) 一种供电控制电路
CN110535342B (zh) 一种电压控制装置和系统
CN200997651Y (zh) 稳压电路及具有所述稳压电路的电视机
CN107844186B (zh) 电源供电系统
CN102346527A (zh) 电脑系统
CN107148119B (zh) 一种闪光灯模组及终端
CN110850762A (zh) 一种电源上下电的远程控制系统及方法
CN216489889U (zh) 一种电源自动切换续电电路及终端设备
CN114421772B (zh) 一种多场景兼容供电的配电装置、配电方法
CN216121901U (zh) 冗余电路、冗余电源及显示设备
CN214480941U (zh) 供电电路、供电装置以及电视主板
CN214254275U (zh) 一种电气设备用继电器控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 5 / F, fulizhen building, No.1, Kefa Road, high tech park, Nanshan District, Shenzhen, Guangdong 518000

Patentee after: Shenzhen Lianzhou International Technology Co.,Ltd.

Address before: 5 / F, fulizhen building, No.1, Kefa Road, high tech park, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: SHENZHEN PUWEI TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder