CN110865955B - 多路全双工串口的高可靠合并转发系统 - Google Patents

多路全双工串口的高可靠合并转发系统 Download PDF

Info

Publication number
CN110865955B
CN110865955B CN201911131165.1A CN201911131165A CN110865955B CN 110865955 B CN110865955 B CN 110865955B CN 201911131165 A CN201911131165 A CN 201911131165A CN 110865955 B CN110865955 B CN 110865955B
Authority
CN
China
Prior art keywords
data
module
serial port
serial
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911131165.1A
Other languages
English (en)
Other versions
CN110865955A (zh
Inventor
鲁毅
曾永红
付彦淇
王晓璐
王晖
赵斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201911131165.1A priority Critical patent/CN110865955B/zh
Publication of CN110865955A publication Critical patent/CN110865955A/zh
Application granted granted Critical
Publication of CN110865955B publication Critical patent/CN110865955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明属于网络通信技术领域，具体涉及一种多路全双工串口的高可靠合并转发系统，与现有技术相比较，本发明适宜应用于有一定距离要求的PCB板间有线通信中。该技术方案可以利用现代较为方便的可编程逻辑器件部署实现，也可采用定制ASIC方式实现，可以灵活方便的帮助系统解决上述问题。并且，该技术方案具备较强的系统纠错能力；具有更好的直流平衡特性，便于在高速串行通信的接收端能够准确的解串；同时还能提供更高的带宽。

Description

多路全双工串口的高可靠合并转发系统
技术领域
本发明属于网络通信技术领域，具体涉及一种多路全双工串口的高可靠合并转发系统，其适宜应用于有一定距离要求的PCB板间有线通信中。
背景技术
在工业控制领域，串口是一种常见的通信接口，用于传输带宽较小、无实时性要求的数据传输。对于需要多个串口连接的控制系统设备，存在以下几个问题：
1)设备间线缆连接复杂，要求接口预留数量多；
2)主机接口扩展方式复杂；
3)处理主机部署在高干扰环境下，串口传输本身存在抗干扰能力弱；
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种多路全双工串口的高可靠合并转发系统。
(二)技术方案
为解决上述技术问题，本发明提供一种多路全双工串口的高可靠合并转发系统，所述高可靠合并转发系统应用于串口通信系统中，所述串口通信系统包含一个控制主机和多个数据产生源；所述控制主机部署在远端，通过差分线缆与所述高可靠合并转发系统的通信接口连接，其他数据产生源，通过全双工串口与高可靠合并转发系统的通信接口连接；
所述高可靠合并转发系统将该串口通信系统中多个数据产生源产生的数据按照约定规则打包后，通过通信方式发送给控制主机，实现数据转发。
其中，所述高可靠合并转发系统包含：串口管理及超时模块、包生成模块、RS编码模块、数据切片模块、8b/10b编码模块、并串转换模块、单端转差分模块；
所述串口管理模块中包含与多个数据产生源连接的串口；
所述包生成模块用于将从多路串口接收到的数据打包成指定格式的数据包，插入标签用于区分不同串口的数据；
所述RS编码模块用于对待发送的数据包进行RS编码，从而加入纠错机制，在选择不同强度的RS编码器条件下，将能获得能力不同的系统纠错能力；
所述数据切片模块用于将经过RS编码的数据包切片成适合8b/10b模块数据的短数据报，数据切片模块的输出为1个字节；
所述8b/10b编码模块用于将8b数据转换为10b数据；转换后的数据具有更好的直流平衡特性，便于在高速串行通信的接收端，能够准确的解串，并提取出时钟信息；
所述并串转换模块用于将直流平衡后的10bit数据转换为串行数据流；
所述单端转差分模块用于将单端数据转换成为差分数据流发送出去，由此提供更高的带宽。
其中，所述包生成模块在将数据包打包完成后，在数据包的尾部插入CRC32校验数据。
其中，所述高可靠合并转发系统提供两种转发模式，一种是优先模式，一种是均等模式，面向两种不同的使用场景。
其中，所述优先模式适用于产生数据的数据产生源有优先级差别的场景；
在优先模式下，需要高优先级的数据产生源在需要独占通信带宽向控制主机发送大量数据时，需要通过与之互联的串口发送约定的关键命令字；
所述串口管理及超时模块在收到关键命令字后，对其所包含的所有串口进行优先权限设置，向获得优先权的数据产生源发送约定的确认命令，指示当前串口可以发送数据，最先发送该关键命令字的数据产生源获得优先发送数据的权限，独占通信带宽；
同时，所述串口管理及超时模块向其他数据源发送约定的独占命令，表明当前通信信道被独占，要求其他数据源暂停发送动作；
然后，所述包生成模块会按照约定的包格式，将该数据产生源的数据接收完成后，打包发送出去。
当获得优先权的串口数据全部被转发完毕后，该串口的优先权自动取消。
其中，所述均等模式适用于产生数据的数据产生源之间通信紧迫度相同，且码流不连续，间隔时间可满足超时轮询的最小时间要求的场景；
默认情况下，所述串口管理及超时模块对其所包含的所有串口设置为均等模式；
具有相同优先权的串口轮流获得数据发送权限，每一个数据产生源一次发送的时间由串口管理及超时模块指定；
当一次轮询结束后，所有本轮接收到的数据在包生成模块中按照约定格式，封装成完整的数据包；
一次轮询结束后，且没有代表关键命令字的优先模式请求的条件下，所述串口管理及超时模块开始下一次轮询接收工作。
(三)有益效果
与现有技术相比较，本发明提供一种多路全双工串口的高可靠合并转发系统，其适宜应用于有一定距离要求的PCB板间有线通信中。该技术方案可以利用现代较为方便的可编程逻辑器件部署实现，也可采用定制ASIC方式实现，可以灵活方便的帮助系统解决上述问题。并且，该技术方案具备较强的系统纠错能力；具有更好的直流平衡特性，便于在高速串行通信的接收端能够准确的解串；同时还能提供更高的带宽。
附图说明
图1为本发明技术方案的系统实现架构图。
图2为本发明技术方案的时钟域描述示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为解决现有技术问题，本发明提供一种多路全双工串口的高可靠合并转发系统，所述系统可以利用现代较为方便的可编程逻辑器件部署实现，也可采用定制ASIC方式实现，可以灵活方便的帮助串口通信系统解决现存问题；
所述高可靠合并转发系统应用于串口通信系统中，所述串口通信系统包含一个控制主机和多个数据产生源；所述控制主机部署在远端，通过差分线缆与所述高可靠合并转发系统的高可靠通信接口连接，其他数据产生源，通过全双工串口与高可靠合并转发系统的高可靠通信接口连接；
所述高可靠合并转发系统将该串口通信系统中多个数据产生源产生的数据按照约定规则打包后，通过高可靠的通信方式发送给控制主机，实现数据转发；通常，所述高可靠合并转发系统属于系统通信接口卡的一部分。
其中，所述高可靠合并转发系统包含：串口管理及超时模块、包生成模块、RS编码模块(即里德所罗门编码模块)、数据切片模块、8b/10b编码模块、并串转换模块、单端转差分模块；
所述串口管理模块中包含与多个数据产生源连接的串口，以及配置用微控制器或逻辑连接的片上总线接口，以及均等模式下使用串口仲裁逻辑和超时定时器；
所述包生成模块用于将从多路串口接收到的数据打包成指定格式的数据包，插入标签用于区分不同串口的数据；
所述RS编码模块用于对待发送的数据包进行RS编码，从而加入纠错机制，在选择不同强度的RS编码器条件下，将能获得能力不同的系统纠错能力；
所述数据切片模块用于将经过RS编码的数据包切片成适合8b/10b模块数据的短数据报，数据切片模块的输出为1个字节；
所述8b/10b编码模块用于将8b数据转换为10b数据；转换后的数据具有更好的直流平衡特性，便于在高速串行通信的接收端，能够准确的解串，并提取出时钟信息；
所述并串转换模块用于将直流平衡后的10bit数据转换为串行数据流；
所述单端转差分模块用于将单端数据转换成为差分数据流发送出去，由此提供更高的带宽。
其中，所述包生成模块在将数据包打包完成后，在数据包的尾部插入CRC32校验数据。
其中，所述高可靠合并转发系统提供两种转发模式，一种是优先模式，一种是均等模式，面向两种不同的使用场景。
其中，所述优先模式适用于产生数据的数据产生源有优先级差别的场景；
在优先模式下，需要高优先级的数据产生源在需要独占通信带宽向控制主机发送大量数据时，需要通过与之互联的串口发送约定的关键命令字；
所述串口管理及超时模块在收到关键命令字后，对其所包含的所有串口进行优先权限设置，向获得优先权的数据产生源发送约定的确认命令，指示当前串口可以发送数据，最先发送该关键命令字的数据产生源获得优先发送数据的权限，独占通信带宽；
同时，所述串口管理及超时模块向其他数据源发送约定的独占命令，表明当前通信信道被独占，要求其他数据源暂停发送动作；
然后，所述包生成模块会按照约定的包格式，将该数据产生源的数据接收完成后，打包发送出去。
当获得优先权的串口数据全部被转发完毕后，该串口的优先权自动取消。所述串口管理及超时模块对其所包含的所有串口切换至均等模式。
其中，所述均等模式适用于产生数据的数据产生源之间通信紧迫度相同，且码流不连续，间隔时间可满足超时轮询的最小时间要求的场景；
默认情况下，所述串口管理及超时模块对其所包含的所有串口设置为均等模式；
具有相同优先权的串口轮流获得数据发送权限，每一个数据产生源一次发送的时间由串口管理及超时模块指定；
当一次轮询结束后，所有本轮接收到的数据在包生成模块中按照约定格式，封装成完整的数据包；
一次轮询结束后，且没有代表关键命令字的优先模式请求的条件下，所述串口管理及超时模块开始下一次轮询接收工作。
此外，本发明还提供一种多路全双工串口的高可靠合并转发方法，所述高可靠合并转发方法基于前述高可靠合并转发系统来实施，所述高可靠合并转发系统应用于串口通信系统中，所述串口通信系统包含一个控制主机和多个数据产生源；所述控制主机部署在远端，通过差分线缆与所述高可靠合并转发系统的通信接口连接，其他数据产生源，通过全双工串口与高可靠合并转发系统的通信接口连接；
所述高可靠合并转发系统将该串口通信系统中多个数据产生源产生的数据按照约定规则打包后，通过通信方式发送给控制主机，实现数据转发；
所述方法包括如下步骤：
步骤1：所述包生成模块将从多路串口接收到的数据打包成指定格式的数据包，插入标签用于区分不同串口的数据；
步骤2：所述RS编码模块对待发送的数据包进行RS编码，从而加入纠错机制，在选择不同强度的RS编码器条件下，将能获得能力不同的系统纠错能力；
步骤3：所述数据切片模块将经过RS编码的数据包切片成适合8b/10b模块数据的短数据报，数据切片模块的输出为1个字节；
步骤4：所述8b/10b编码模块将8b数据转换为10b数据；转换后的数据具有更好的直流平衡特性，便于在高速串行通信的接收端，能够准确的解串，并提取出时钟信息；
步骤5：所述并串转换模块将直流平衡后的10bit数据转换为串行数据流；
步骤6：所述单端转差分模块用于将单端数据转换成为差分数据流发送出去，由此提供更高的带宽。
其中，所述步骤1中，包生成模块在将数据包打包完成后，在数据包的尾部插入CRC32校验数据。
其中，所述高可靠合并转发系统提供两种转发模式，一种是优先模式，一种是均等模式，面向两种不同的使用场景。
其中，所述优先模式适用于产生数据的数据产生源有优先级差别的场景；
在优先模式下，需要高优先级的数据产生源在需要独占通信带宽向控制主机发送大量数据时，需要通过与之互联的串口发送约定的关键命令字；
所述串口管理及超时模块在收到关键命令字后，对其所包含的所有串口进行优先权限设置，向获得优先权的数据产生源发送约定的确认命令，指示当前串口可以发送数据，最先发送该关键命令字的数据产生源获得优先发送数据的权限，独占通信带宽；
同时，所述串口管理及超时模块向其他数据源发送约定的独占命令，表明当前通信信道被独占，要求其他数据源暂停发送动作；
然后，所述包生成模块会按照约定的包格式，将该数据产生源的数据接收完成后，打包发送出去。
当获得优先权的串口数据全部被转发完毕后，该串口的优先权自动取消；所述串口管理及超时模块对其所包含的所有串口切换至均等模式。
所述均等模式适用于产生数据的数据产生源之间通信紧迫度相同，且码流不连续，间隔时间可满足超时轮询的最小时间要求的场景；
默认情况下，所述串口管理及超时模块对其所包含的所有串口设置为均等模式；
具有相同优先权的串口轮流获得数据发送权限，每一个数据产生源一次发送的时间由串口管理及超时模块指定；
当一次轮询结束后，所有本轮接收到的数据在包生成模块中按照约定格式，封装成完整的数据包；
一次轮询结束后，且没有代表关键命令字的优先模式请求的条件下，所述串口管理及超时模块开始下一次轮询接收工作。
其中，所述多个数据产生源的数量大于等于两个。
其中，所述多个数据产生源的数量为两个。
实施例
本发明的实施例如图1及图2所示。
发送数据的具体流程是：
串口接收到的数据按照指定的包格式封装成数据包存放在包生成模块中。
包生成模块打包好的数据按照RS编码模块的输入数据带宽要求输入到模块中进行编码。
编码完成的数据通过切片模块分割成单字节数据流交付给8b/10b编码模块获取数据流的DC平衡特性。
并串转换模块将具备DC平衡特性的10bit数据转换成1bit数据流发送至单端转差分模块。
单端转差分模块负责实现物理层的发送动作。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种多路全双工串口的高可靠合并转发系统，其特征在于，所述高可靠合并转发系统应用于串口通信系统中，所述串口通信系统包含一个控制主机和多个数据产生源；所述控制主机部署在远端，通过差分线缆与所述高可靠合并转发系统的通信接口连接，其他数据产生源，通过全双工串口与高可靠合并转发系统的通信接口连接；
所述高可靠合并转发系统将该串口通信系统中多个数据产生源产生的数据按照约定规则打包后，通过通信方式发送给控制主机，实现数据转发；
所述高可靠合并转发系统包含：串口管理及超时模块、包生成模块、RS编码模块、数据切片模块、8b/10b编码模块、并串转换模块、单端转差分模块；
所述串口管理及超时模块中包含与多个数据产生源连接的串口；
所述包生成模块用于将从多路串口接收到的数据打包成指定格式的数据包，插入标签用于区分不同串口的数据；
所述RS编码模块用于对待发送的数据包进行RS编码，从而加入纠错机制，在选择不同强度的RS编码器条件下，将能获得能力不同的系统纠错能力；
所述数据切片模块用于将经过RS编码的数据包切片成适合8b/10b模块数据的短数据报，数据切片模块的输出为1个字节；
所述8b/10b编码模块用于将8b数据转换为10b数据；转换后的数据具有更好的直流平衡特性，便于在高速串行通信的接收端，能够准确的解串，并提取出时钟信息；
所述并串转换模块用于将直流平衡后的10bit数据转换为串行数据流；
所述单端转差分模块用于将单端数据转换成为差分数据流发送出去，由此提供更高的带宽。
2.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述包生成模块在将数据包打包完成后，在数据包的尾部插入CRC32校验数据。
3.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述高可靠合并转发系统提供两种转发模式，一种是优先模式，一种是均等模式，面向两种不同的使用场景。
4.如权利要求3所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述优先模式适用于产生数据的数据产生源有优先级差别的场景；
在优先模式下，需要高优先级的数据产生源在需要独占通信带宽向控制主机发送大量数据时，需要通过与之互联的串口发送约定的关键命令字；
所述串口管理及超时模块在收到关键命令字后，对其所包含的所有串口进行优先权限设置，向获得优先权的数据产生源发送约定的确认命令，指示当前串口可以发送数据，最先发送该关键命令字的数据产生源获得优先发送数据的权限，独占通信带宽；
同时，所述串口管理及超时模块向其他数据源发送约定的独占命令，表明当前通信信道被独占，要求其他数据源暂停发送动作；
然后，所述包生成模块会按照约定的包格式，将该数据产生源的数据接收完成后，打包发送出去；
当获得优先权的串口数据全部被转发完毕后，该串口的优先权自动取消。
5.如权利要求4所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述均等模式适用于产生数据的数据产生源之间通信紧迫度相同，且码流不连续，间隔时间可满足超时轮询的最小时间要求的场景；
默认情况下，所述串口管理及超时模块对其所包含的所有串口设置为均等模式；
具有相同优先权的串口轮流获得数据发送权限，每一个数据产生源一次发送的时间由串口管理及超时模块指定；
当一次轮询结束后，所有本轮接收到的数据在包生成模块中按照约定格式，封装成完整的数据包；
一次轮询结束后，且没有代表关键命令字的优先模式请求的条件下，所述串口管理及超时模块开始下一次轮询接收工作。
6.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述数据切片模块的输出为1个字节。
7.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述8b/10b编码模块转换后的数据具有更好的直流平衡特性，便于在高速串行通信的接收端，能够准确的解串，并提取出时钟信息。
8.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述多个数据产生源的数量大于等于两个。
9.如权利要求1所述的多路全双工串口的高可靠合并转发系统，其特征在于，所述多个数据产生源的数量为两个。
CN201911131165.1A 2019-11-19 2019-11-19 多路全双工串口的高可靠合并转发系统 Active CN110865955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911131165.1A CN110865955B (zh) 2019-11-19 2019-11-19 多路全双工串口的高可靠合并转发系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911131165.1A CN110865955B (zh) 2019-11-19 2019-11-19 多路全双工串口的高可靠合并转发系统

Publications (2)

Publication Number Publication Date
CN110865955A CN110865955A (zh) 2020-03-06
CN110865955B true CN110865955B (zh) 2023-03-10

Family

ID=69655029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911131165.1A Active CN110865955B (zh) 2019-11-19 2019-11-19 多路全双工串口的高可靠合并转发系统

Country Status (1)

Country Link
CN (1) CN110865955B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2747584Y (zh) * 2004-08-25 2005-12-21 上海协同科技股份有限公司 一种电力负荷监控管理系统终端用抄表模块
CN103616927A (zh) * 2013-11-08 2014-03-05 安徽康海时代科技有限公司 一种数据通讯服务器
CN107211593B (zh) * 2010-01-21 2015-04-15 西北工业大学 基于fpga的光传统一通信总线编码设计方法
CN105847077A (zh) * 2016-03-17 2016-08-10 华为技术有限公司 一种检测多路串行数据冲突的方法及装置、设备
CN106201946A (zh) * 2016-06-29 2016-12-07 北京航天自动控制研究所 一种基于fpga和dsp的星载电子系统数据接口系统
CN106383472A (zh) * 2016-10-27 2017-02-08 北京宇航系统工程研究所 一种集成化高可靠高精度长期监测系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2747584Y (zh) * 2004-08-25 2005-12-21 上海协同科技股份有限公司 一种电力负荷监控管理系统终端用抄表模块
CN107211593B (zh) * 2010-01-21 2015-04-15 西北工业大学 基于fpga的光传统一通信总线编码设计方法
CN103616927A (zh) * 2013-11-08 2014-03-05 安徽康海时代科技有限公司 一种数据通讯服务器
CN105847077A (zh) * 2016-03-17 2016-08-10 华为技术有限公司 一种检测多路串行数据冲突的方法及装置、设备
CN106201946A (zh) * 2016-06-29 2016-12-07 北京航天自动控制研究所 一种基于fpga和dsp的星载电子系统数据接口系统
CN106383472A (zh) * 2016-10-27 2017-02-08 北京宇航系统工程研究所 一种集成化高可靠高精度长期监测系统

Also Published As

Publication number Publication date
CN110865955A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
US9059724B2 (en) Differential decoder
US9992125B2 (en) Single-lane, twenty-five gigabit ethernet
WO2011003329A1 (zh) 64b/66b编解码装置及实现64b/66b编解码的方法
CN110838892B (zh) 多路全双工串口的高可靠合并转发方法
CN108667845B (zh) 一种低延迟的处理机载以太网音频流的系统和方法
US7480282B2 (en) Methods and apparatus for controlling ethernet packet transfers between clock domains
EP1690351A2 (en) Communications bus having low latency interrupts and control signals, hotpluggability error detection and recovery and bandwidth allocation
CN102143185A (zh) 数据传输方法和数据传输装置
US10649947B2 (en) Stack timing adjustment for serial communications
CN104572337B (zh) 一种芯片间的数据传输方法
CN206585575U (zh) 一种可见光网卡装置
CN110865955B (zh) 多路全双工串口的高可靠合并转发系统
CN101039323B (zh) 多速率多协议比特流处理器
WO2000044126A1 (fr) Procede et dispositif de transmission
CN109462530B (zh) 一种基于RS422总线和Slip协议的飞机数字音频传输方法
JP2001024712A (ja) 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置
US9742701B2 (en) Attachment unit interfaces for non-identical data rate links
JP7192195B2 (ja) コードブロックストリームの受信方法、コードブロックストリームの送信方法、および通信装置
US20080310450A1 (en) Method of Passing a Constant Bit Rate Digital Signal Through an Ethernet Interface and System for Carrying Out the Method
CN106888173B (zh) 通用高效消息通信系统及其方法
CN101707592B (zh) Spi4接口数据包的处理方法
CN112685350B (zh) 一种1394链路层芯片内部数据路由调度电路及其调度方法
CN201042016Y (zh) 多速率多协议比特流处理器
KR20180020164A (ko) 라인 동작 검출기를 구비한 ｕａｒｔ
KR100670041B1 (ko) 고속 이더넷 수신 데이터 오류 정정 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant